الجملة 1: بالاضافة للصفات الثابتة المستخدمة في التصميم، SystemVerilog يقدم صفات ديناميكية، صفات رابطة و صفوف: الجملة الثانية: SystemVerilog يقدم زادة المصفوفات الستاتية، المصفوفات الديناميكية والصفوف إضافة للمصفوفة الارتباطية المستخدمة في التصميم. سؤال: الجملة 1 والجملة 2 يعبروا عن نفس المعنى؟ إيه أو لا؟