URISC
URISC (от , также "OISC" — ) — теоретическая архитектура процессора, набор команд в которой поддерживает только одну-единственную инструкцию, при этом обеспечивает полноту по Тьюрингу; предельный случай RISC.

Самый популярный вариант единственной инструкции — «вычесть и пропустить следующую инструкцию, если вычитаемое было больше уменьшаемого» (codice_1 — ); близкий вариант — «вычесть и перейти, если результат не положительный» (codice_2 — ).

Также возможен вариант, при котором доступна только одна инструкция — пересылка (codice_3), а для выполнения операций используется АЛУ, размещённое в памяти.

Ещё один вариант единственной инструкции — codice_4 (), которая содержит три адреса, копирует один бит из первого по второму адресу памяти и передаёт управление на третий адрес. Поскольку последовательность инструкций может приготовить адрес, на который перейдёт управление (самомодифицирующийся код), BBJ-процессор способен выполнять любые вычисления, которые может выполнить обычный компьютер.

Существуют и другие варианты реализации URISC.
Q1303814
архитектура процессора
Concept
Q197970
полноту по Тьюрингу
Concept
Q189376
RISC
Concept
Q817862
перейти
Concept
Q192903
АЛУ
Concept
Q2165944
самомодифицирующийся код
UNK
Q2365430
URISC
Concept
Q2365430
URISC
Concept
+1^^http://www.w3.org/2001/XMLSchema#decimal
1
NUMBER
+2^^http://www.w3.org/2001/XMLSchema#decimal
2
NUMBER
+3^^http://www.w3.org/2001/XMLSchema#decimal
3
NUMBER
+4^^http://www.w3.org/2001/XMLSchema#decimal
4
NUMBER
subclass of