エミッタ結合論理
350px|thumb|right|Motorola ECL 10,000 シリーズの基本ゲート回路図

エミッタ結合論理（エミッタけつごうろんり、）は、単一入力のバイポーラトランジスタ差動増幅回路を駆使して高速性を実現した論理回路の実現方式のひとつで、汎用ロジックICファミリもある。エミッタ電流を制限することでトランジスタが飽和することを防ぎ、ベース領域のキャリア蓄積をさせない為、高速性を保つ。エミッタを結合した対の2つの脚の間で電流を操るため、ECLを "current-steering logic" (CSL)、"current-mode logic" (CML)、"current-switch emitter-follower" (CSEF) logicと呼ぶこともある。

ECLではトランジスタを非飽和領域内で動作させ、入出力電圧のLO/HIの差は小さく（0.8V）、入力インピーダンスが高く、出力抵抗は低い。結果としてトランジスタは素早く状態遷移でき、ゲート遅延が小さく、ファンアウト能力が高い。さらに出力が相補的である（YとYのように常に反対の出力がある）ために余分なインバータを挿入する必要がなく、回路全体の伝播遅延も短縮できる。ECLの欠点は、常に電流が流れ続けるため電力消費が大きく、発熱量も多いという点である。

エミッタ結合論理と等価な回路をFETで構成したものを ソース結合FET論理（source-coupled FET logic、SCFL）と呼ぶ。

ECLの変種として全ての信号経路やゲート入力が差動形となっているものがあり、DCS (differential current switch) 論理と呼ぶ。
350px|thumb|right|Motorola ECL 10,000 シリーズの基本ゲート回路図
UNK
Q188946
バイポーラトランジスタ
Concept
Q1056298
差動増幅回路
Concept
Q170451
論理回路
Concept
Q173359
汎用ロジックIC
UNK
Q664575
インバータ
Concept
Q176097
FET
Concept
Q2708162
差動形
UNK
Q173552
エミッタ結合論理
UNK
Q173552
エミッタ結合論理
UNK
2035-01-01T00:00:00Z^^http://www.w3.org/2001/XMLSchema#dateTime
35
DATE
2010-01-01T00:00:00Z^^http://www.w3.org/2001/XMLSchema#dateTime
10
DATE
2000-01-01T00:00:00Z^^http://www.w3.org/2001/XMLSchema#dateTime
00
DATE
2020-02-01T00:00:00Z^^http://www.w3.org/2001/XMLSchema#dateTime
2
DATE
2020-08-01T00:00:00Z^^http://www.w3.org/2001/XMLSchema#dateTime
8
DATE
+350^^http://www.w3.org/2001/XMLSchema#decimal
350
NUMBER
+10.000^^http://www.w3.org/2001/XMLSchema#decimal
10,000
NUMBER
+2^^http://www.w3.org/2001/XMLSchema#decimal
2
NUMBER
+0.8^^http://www.w3.org/2001/XMLSchema#decimal
0.8
NUMBER
subclass of