Verilog
Verilog（ヴェリログ）は、IEEE 1364として標準化されているハードウェア記述言語（Hardware Description Language; HDL）である。最も重要な用途は、デジタル回路をレジスタ転送レベルで設計・検証することである。また、アナログ回路やの検証や、の設計にも使用されている。

もともとVerilogは電子回路シミュレーションを行うシミュレータであり、それに使用する言語であった。文法は、プログラミング言語のC言語やPascalに似ている。

後継言語はSystemVerilogで、おおむねVerilogのスーパーセットである。System Verilogの規格と統合して、「IEEE/IEC 62530:2011 SystemVerilog - Unified Hardware Design, Specification, and Verification Language」と呼ばれる標準になっている。
Q173341
ハードウェア記述言語
Concept
Q173156
デジタル回路
Concept
Q1484552
レジスタ転送レベル
UNK
Q174925
アナログ回路
Concept
Q1270401
電子回路シミュレーション
Concept
Q9143
プログラミング言語
Concept
Q15777
C言語
Concept
Q81571
Pascal
Concept
Q1387402
SystemVerilog
MEDIA
Q827773
Verilog
MEDIA
Q827773
Verilog
MEDIA
Q827773
Verilog
MEDIA
Q827773
Verilog
MEDIA
Q827773
Verilog
MEDIA
Q827773
Verilog
MEDIA
2013-01-01T00:00:00Z^^http://www.w3.org/2001/XMLSchema#dateTime
13
DATE
2064-01-01T00:00:00Z^^http://www.w3.org/2001/XMLSchema#dateTime
64
DATE
2062-01-01T00:00:00Z^^http://www.w3.org/2001/XMLSchema#dateTime
62
DATE
2053-01-01T00:00:00Z^^http://www.w3.org/2001/XMLSchema#dateTime
53
DATE
2020-01-01T00:00:00Z^^http://www.w3.org/2001/XMLSchema#dateTime
20
DATE
2011-01-01T00:00:00Z^^http://www.w3.org/2001/XMLSchema#dateTime
11
DATE
+1364^^http://www.w3.org/2001/XMLSchema#decimal
1364
NUMBER
+62530^^http://www.w3.org/2001/XMLSchema#decimal
62530
NUMBER
+2011^^http://www.w3.org/2001/XMLSchema#decimal
2011
NUMBER
instance of
instance of
influenced by
influenced by
instance of
instance of
instance of
instance of
influenced by
influenced by
influenced by
influenced by
influenced by
influenced by
instance of
instance of
influenced by
influenced by
instance of
instance of
influenced by
influenced by
instance of
instance of
influenced by
influenced by
instance of
instance of
influenced by
influenced by
instance of
instance of
influenced by
influenced by