William Stallings Arquitetura e Organização de Computadores 8 a Edição. Capítulo 12 Estrutura e função do processador - PDF
Download "William Stallings Arquitetura e Organização de Computadores 8 a Edição. Capítulo 12 Estrutura e função do processador"
Carla Teves Azenha
1 William Stallings Arquitetura e Organização de Computadores 8 a Edição Capítulo 12 Estrutura e função do processador slide 1
2 Estrutura da CPU CPU precisa: Buscar instruções. Interpretar instruções. Obter dados. Processar dados. Gravar dados. slide 2
3 CPU com barramento de sistemas slide 3
4 Estrutura interna da CPU slide 4
5 Registradores CPU precisa ter algum espaço de trabalho (armazenamento temporário). Registradores chamados. Número e função variam entre projetos de processador. Uma das principais decisões de projeto. Alto nível de hierarquia de memória. slide 5
6 Registradores visíveis ao usuário Uso geral. Dados. Endereços. Códigos condicionais. slide 6
7 Registradores de uso geral Podem ser de propósito geral verdadeiro. Podem ser restritos. Podem ser usados para dados ou endereçamento. Dados: Acumulador. Endereçamento: Segmento. slide 7
8 Torne-os de uso geral: Aumente flexibilidade e opções do programador. Aumente tamanho de instrução e complexidade. Torne-os especializados: Instruções menores (mais rápidas). Menos flexibilidade. slide 8
9 Quantos registradores de uso geral? Entre Menos= mais referências à memória. Mais não reduz as referências à memória e ocupa espaço no processador. Veja também RISC. slide 9
10 Registradores de código condicional Conjuntos de bits individuais. P.e., resultado da última operação foi zero. Podem ser lidos (implicitamente) por programas. P.e., Jump if zero. Não podem (normalmente) ser alterados por programas. slide 10
11 Registradores de controle e estado Contador de programa. Registrador de decodificação de instrução. Registrador de endereço de memória. Registrador de buffer de memória. Revisão: o que todos eles fazem? slide 11
12 Modo supervisor Intel anel zero. Modo kernel. Permite execução de instruções privilegiadas. Usado pelo sistema operacional. Não disponível aos programas do usuário. slide 12
13 Outros registradores Podem ter registradores apontando para: Blocos de controle de processo (ver S/O). Vetores de interrupção (ver S/O). N.B. Projeto da CPU e projeto do sistema operacional são bastante interligados. slide 13
14 Ciclo de instrução Revisão. Stallings, Capítulo 3. slide 14
15 Ciclo indireto Pode exigir acesso à memória para obter operandos. Endereçamento indireto requer mais acessos à memória. Pode ser imaginado como subciclo de instrução adicional. slide 15
16 Ciclo de instrução com indireção slide 16
17 Diagrama de estado do ciclo da instrução slide 17
18 Fluxo de dados (busca de instrução) Depende do projeto da CPU. Em geral: Busca: PC contém endereço da próxima instrução. Endereço movido para MAR. Endereço colocado no barramento de endereço. Unidade de controle solicita leitura de memória. Resultado colocado no barramento de dados, copiado para MBR, depois para IR. Enquanto isso, PC incrementado em 1. slide 18
19 Fluxo de dados (busca de dados) IR é examinado. Se endereçamento indireto, ciclo indireto é realizado. N bits da extrema direita do MBR transferidos para MAR. Unidade de controle solicita leitura de memória. Resultado (endereço do operando) movido para MBR. slide 19
20 Fluxo de dados (ciclo de busca) slide 20
21 Fluxo de dados (execução) Pode tomar muitas formas. Depende da instrução sendo executada. Pode incluir: Leitura/escrita da memória. Entrada/saída. Transferências de registradores. Operações da ALU. slide 21
22 Fluxo de dados (interrupção) Simples. Previsível. PC atual salvo para permitir retomada após interrupção. Conteúdo do PC copiado para MBR. Local especial da memória (p.e., ponteiro de pilha) carregado no MAR. MBR gravado na memória. PC carregado com endereço da rotina de tratamento de interrupção. Próxima instrução (primeira do tratador de interrupção) pode ser obtida. slide 22
23 Busca antecipada (prefetch) Busca acessando memória principal. Execução normalmente não acessa memória principal. Pode buscar próxima instrução durante execução da instrução atual. Chamada busca antecipada da instrução. slide 23
24 Desempenho melhorado Mas, não dobrado: Busca normalmente mais curta que a execução. Busca antecipada de mais de uma instrução? Qualquer salto ou desvio significa que as instruções com busca antecipada não são as instruções solicitadas. Acrescente mais estágios para melhorar o desempenho. slide 24
25 Pipelining Buscar instrução. Decodificar instrução. Calcular operandos (ou seja, EAs). Buscar operandos. Executar instruções. Escrever resultado. Sobrepor estas operações. slide 25
26 Diagrama de tempo para a operação do pipeline da instrução slide 26
27 Efeito de desvio condicional na operação do pipeline na instrução slide 27
28 Fatores de aceleração com pipeline da instrução slide 28
29 Previsão de desvio RISC, controle microprogramado e muita X86 e ARM No semestre que vem em arquitetura de computadores slide 29
30 Pipeline de Intel Leitura: Da cache ou da memória externa. Colocadas em um de 2 buffers de busca antecipada de 16 bits. Enche buffer com novos dados quando antigos são consumidos. Em média, 5 instruções lidas por carga. Independente de outros estágios para manter buffers cheios. Estágio de decodificação 1: Opcode e informação de modo de endereçamento. No máximo 3 primeiros bytes da instrução. Pode direcionar estágio D2 para obter restante da instrução. Estágio de decodificação 2: Expande opcode para sinais de controle. Cálculo de modos de endereçamento complexos. Execução: Operações da ALU, acesso a cache, atualização de registrador. Escrita: Atualiza registradores e flags. Resultados enviados à cache e buffers de escrita da interface de barramento. slide 30
31 Registradores do Pentium 4 slide 31
32 Registradores de controle de x86 slide 32
33 Leitura recomendada Exemplos de processador. Stallings, Capítulo 12. Sites Web e especificações de fabricante. slide 33
Univ ersidade Feder al do Rio de Janei ro Informáti ca DCC/IM. Pipeline. Gabriel P. Silva. Gabriel P. Silva
Univ ersidade Feder al do Rio de Janei ro Informáti ca DCC/IM Arquitetura de Computadores II Pipeline Introdução Pipeline é uma técnica de implementação de processadores que permite a sobreposição temporal
Microprocessadores. Cap. 2 Microprocessador, operação de hardware e computação
Microprocessadores Cap. 2 Microprocessador, operação de hardware e computação Sumário 2.1 Arquiteturas microprocessadas 2.2. Diagrama de blocos (arquitetura, registradores, ALU, etc.) 2.3. Barramentos
As características comuns, encontradas na maioria dos processadores RISC são as seguintes:
4 2. COMPARAÇÃO DAS ARQUITETURAS RISC 2.1 - Introdução Os microprocessadores RISC se distinguem por uma série de características comuns, que resultam em uma solução de baixo custo e alto desempenho. Contudo,