본 발명은 출력신호에 그리취(Glitch)가 발생하는 것을 방지함과 동시에 트랜지스터의 수를 줄여 집적도를 향상시키도록 한 멀티플렉서에 관한 것으로서, 전원단과 접지단 사이에 직렬로 구성되고 각 게이트 단자에 공통으로 제 1 입력신호가 인가되는 제 1 PMOS 트랜지스터 및 제 1 NMOS 트랜지스터와, 상기 제 1 PMOS 트랜지스터의 소오스 단자와 제 1 NMOS 트랜지스터의 소오스 단자 사이에 직렬로 구성되고 각 게이트에 공통으로 데이터 셀렉트 신호가 인가되는 제 2 PMOS 트랜지스터 및 제 2 NMOS 트랜지스터와, 상기 제 1 PMOS 트랜지스터의 드레인 단자와 제 1 NMOS 트랜지스터의 드레인 단자에 공통으로 연결되고 전원단과 접지단 사이에 직렬로 구성되며 각 게이트 단자에 공통으로 제 2 입력신호가 인가되는 제 3 PMOS 트랜지스터 및 제 3 NMOS 트랜지스터와, 상기 제 3 PMOS 트랜지스터의 소오스 단자와 제 3 NMOS 트랜지스터의 소오스 단자 사이에 직렬로 구성되고 각 게이트 다자에 데이터 셀렉트 신호의 반전된 신호가 인가되는 제 4 PMOS 트랜지스터 및 제 4 NMOS 트랜지스터와, 상기 제 2 PMOS 트랜지스터와 제 2 NMOS 트랜지스터 및 제 4 PMOS 트랜지스터와 제 4 NMOS 트랜지스터의 출력단에 연결되어 출력신호를 출력하는 래치 회로를 포함하여 구성됨을 특징으로 한다. 본 발명은 멀티플렉서(Multiplexor)에 관한 것으로, 특히 그리취(Glitch) 출력을 근원적으로 없앰과 동시에 사용되는 트랜지스터 수를 줄이고 고유 딜레이(Intrinsic Delay)를 줄여서 회로의 성능을 향상시키고 집적도를 높이는데 적당한 멀티플렉서에 관한 것이다. 일반적으로 멀티플렉서는 많은 입력선 중의 하나로부터 2진 정보를 선택하여 단일 출력선으로 연결시켜 주는 조합회로이다. 특정 입력선의 선택은 선택 변수들의 집합에 의해 제어된다. 보통 2n개의 입력선과 n개의 선택 변수가 있는데 이 선택 변수의 조합의 비트 조합에 의하여 입력을 선택하게 된다. 도 1에 도시한 바와 같이, 제 1 입력신호(A)와 데이터 셀렉트 신호(Data Select Signal)(Sel)를 각각 입력으로 받아 논리 연산하여 출력하는 제 1 AND 게이트(11)와, 상기 데이터 셀렉트 신호(Sel)를 반전시키어 출력하는 제 1 인버터(12)와, 제 2 입력신호(B)와 제 1 인버터(12)의 출력신호를 각각 입력으로 받아 논리 연산하여 출력하는 제 2 AND 게이트(13)와, 상기 제 1, 제 2 AND 게이트(11,13)의 출력신호를 각각 입력으로 받아 논리 연산하여 출력하는 NOR 게이트(14)와, 상기 NOR 게이트(14)에서 출력되는 신호를 반전시키어 출력신호(Z)를 출력하는 제 2 인버터(15)를 포함하여 구성된다. 도 2에서와 같이 제 1 입력신호(A), 제 2 입력신호(B)가 "High"일 때 데이터 셀렉트 신호(Sel)가 "High"에서 "Low"로 전이하게 되면, 회로 구조상 제 1 인버터(12)의 출력이 "High"가 될 때까지는 딜레이(Delay)만큼 Sel 및 /Sel이 같은 값 "Low"를 갖는 기간이 존재하게 된다. 상기 기간 동안에는 제 1 입력신호(A), 제 2 입력신호(B)에 상관없이 출력신호(Z)를 제 1 인버터(12)의 딜레이만큼 "Low"로 작동(Force)하여 그리취(Glitch)가 발생한다. 본 발명은 상기와 같은 문제점을 해결하기 위해 안출한 것으로 출력신호에 그리취가 발생하는 것을 방지함과 동시에 트랜지스터의 수를 줄여 집적도를 향상시키도록 한 멀티플렉서를 제공하는데 그 목적이 있다. 상기와 같은 목적을 달성하기 위한 본 발명에 의한 멀티플렉서는 전원단과 접지단 사이에 직렬로 구성되고 각 게이트 단자에 공통으로 제 1 입력신호가 인가되는 제 1 PMOS 트랜지스터 및 제 1 NMOS 트랜지스터와, 상기 제 1 PMOS 트랜지스터의 소오스 단자와 제 1 NMOS 트랜지스터의 소오스 단자 사이에 직렬로 구성되고 각 게이트에 공통으로 데이터 셀렉트 신호가 인가되는 제 2 PMOS 트랜지스터 및 제 2 NMOS 트랜지스터와, 상기 제 1 PMOS 트랜지스터의 드레인 단자와 제 1 NMOS 트랜지스터의 드레인 단자에 공통으로 연결되고 전원단과 접지단 사이에 직렬로 구성되며 각 게이트 단자에 공통으로 제 2 입력신호가 인가되는 제 3 PMOS 트랜지스터 및 제 3 NMOS 트랜지스터와, 상기 제 3 PMOS 트랜지스터의 소오스 단자와 제 3 NMOS 트랜지스터의 소오스 단자 사이에 직렬로 구성되고 각 게이트 단자에 데이터 셀렉트 신호의 반전된 신호가 인가되는 제 4 PMOS 트랜지스터 및 제 4 NMOS 트랜지스터와, 상기 제 2 PMOS 트랜지스터와 제 2 NMOS 트랜지스터 및 제 4 PMOS 트랜지스터와 제 4 NMOS 트랜지스터의 출력단에 연결되어 출력신호를 출력하는 래치 회로를 포함하여 구성됨을 특징으로 한다. 도 3에서와 같이, 전원단(Vdd)과 접지단(Vss) 사이에 직렬로 구성되고 각 게이트 단자에 공통으로 제 1 입력신호(A)가 인가되는 제 1 PMOS 트랜지스터(21) 및 제 1 NMOS 트랜지스터(22)와, 상기 제 1 PMOS 트랜지스터(21)의 소오스 단자와 제 1 NMOS 트랜지스터(22)의 소오스 단자 사이에 직렬로 구성되고 각 게이트에 공통으로 데이터 셀렉트 신호(Sel)가 인가되는 제 2 PMOS 트랜지스터(23) 및 제 2 NMOS 트랜지스터(24)와, 상기 제 1 PMOS 트랜지스터(21)의 드레인 단자와 제 1 NMOS 트랜지스터(22)의 드레인 단자에 공통으로 연결되고 전원단(Vdd)과 접지단(Vss) 사이에 직렬로 구성되며 각 게이트 단자에 공통으로 제 2 입력신호(B)가 인가되는 제 3 PMOS 트랜지스터(25) 및 제 3 NMOS 트랜지스터(26)와, 상기 제 3 PMOS 트랜지스터(25)의 소오스 단자와 제 3 NMOS 트랜지스터(26)의 소오스 단자 사이에 직렬로 구성되고 각 게이트 단자에 데이터 셀렉트 신호의 반전된 신호(/Sel)가 인가되는 제 4 PMOS 트랜지스터(27) 및 제 4 NMOS 트랜지스터(28)와, 상기 제 2 PMOS 트랜지스터(23)와 제 2 NMOS 트랜지스터(24) 및 제 4 PMOS 트랜지스터(27)와 제 4 NMOS 트랜지스터(28)의 출력단에 연결되어 출력신호(Z)를 출력하는 래치 회로(29)를 포함하여 구성된다. 여가서 상기 데이터 셀렉트 신호(Sel)는 인버터(30)에 의해 반전되고, 상기 래치 회로(29)는 두 개의 인버터가 피드백(Feedback)되도록 직렬로 구성된다. 도 4에서와 같이, 제 1 입력신호(A)와 제 2 입력신호(B)가 모드 "High"일 때 데이터 셀렉트 신호(Sel)가 "Low"로 전이하면 이때 인버터(30)의 출력 노드(Node)인 /Sel는 인버터(30)의 시간 지연 후에 "Low"에서 "High"로 전이하게 된다. 상기 데이터 셀렉트 신호(Sel)가 "High"에서 "Low"로 전이하는 시점부터 /Sel이 시간 지연 후 "Low"에서 "High"로 되기까지 Sel과 /Sel는 같이 "Low"값을 갖느다. 한편, Sel과 /Sel가 동시에 "Low"일 때 제 1 PMOS 트랜지스터(21), 제 3 PMOS 트랜지스터(25), 제 2 NMOS 트랜지스터(24), 제 4 NMOS 트랜지스터(28)는 오프(OFF)이며, 제 2 PMOS 트랜지스터(23), 제 4 PMOS 트랜지스터(27), 제 1 NMOS 트랜지스터(22), 제 3 NMOS 트랜지스터(26)는 온(ON)상태가 된다. 따라서 노드(ZN)는 전원단(Vdd)이나 접지단(Vss) 어느 쪽으로도 경로(Path)가 형성되지 않고 Z-스테이트(Z-state)를 유지하게 되며, 이때 출력신호(Z)는 래치 회로(29)에 의해 그 전 값인 "High"를 그대로 유지하게 된다. 첫째, 데이터 셀렉트 신호가 변화하는 시점에서도 그리치를 발생시키지 않기 때문에 데이터 셀렉터로서 뿐만 아니라 클럭 셀렉터로서도 유요하게 사용할 수 있고 동작 스피드(Speed)를 향상시킬 수 있다. 상기 제 2 PMOS 트랜지스터와 제 2 NMOS 트랜지스터 및 제 4 PMOS 트랜지스터와 제 4 NMOS 트랜지스터의 출력단에 연결되어 출력신호를 출력하는 래치 회로를 포함하여 구성됨을 특징으로 하는 멀티플렉서.