Can you summarize the following document?
        
  SRAM由儲存矩陣、地址譯碼器和讀/寫控制電路組成,容量的擴充套件有兩個方面:位數的擴充套件用晶片的並聯,字數的擴充套件可用外加譯碼器控制晶片的片選輸入端。SRAM中的每一bit儲存在由4個場效電晶體(M1, M2, M3, M4)構成兩個交叉耦合的反相器中。另外兩個場效電晶體(M5, M6)是儲存基本單元到用於讀寫的位線(Bit Line)的控制開關。 反相器是一種電路器件,其輸出是輸入的邏輯非。如圖所示的CMOS靜態反相器,由兩個互補的金氧半導體場效電晶體(MOSFET)組成,源極連線在高電平的是P溝道場效電晶體,源極連線在低電平的是N溝道場效電晶體。輸入電路接在兩個場效電晶體的柵極上,輸出電路從兩個場效電晶體的連線處接出。當輸入低電平,則P溝道場效電晶體開通,N溝道場效電晶體關閉,輸出高電平。當輸入高電平,則N溝道場效電晶體開通,P溝道場效電晶體關閉,輸出低電平。這就實現了“反相”輸出。  一個SRAM基本單元有0 and 1兩個電平穩定狀態。SRAM基本單元由兩個CMOS反相器組成。兩個反相器的輸入、輸出交叉連線,即第一個反相器的輸出連線第二個反相器的輸入,第二個反相器的輸出連線第一個反相器的輸入。這就能實現兩個反相器的輸出狀態的鎖定、儲存,即儲存了1個位元的狀態。  除了6管的SRAM,其他SRAM還有8管、10管甚至每個位元使用更多的電晶體的實現。這可用於實現多埠(port)的讀寫訪問,如視訊記憶體或者暫存器堆的多口SRAM電路的實現。  一般說來,每個基本單元用的電晶體數量越少,其佔用面積就越小。由於矽晶片(silicon wafer)的生產成本是相對固定的,因此SRAM基本單元的面積越小,在矽晶片上就可以製造更多的位元儲存,每位元儲存的成本就越低。  記憶體基本單元使用少於6個電晶體是可能的—如3管甚至單管,但單管儲存單元是DRAM,不是SRAM。  訪問SRAM時,字線(Word Line)加高電平,使得每個基本單元的兩個控制開關用的電晶體M與M開通,把基本單元與位線(Bit Line)連通。位線用於讀取或寫入基本單元的儲存的狀態。雖然不是必須兩條取反的位線,但是這種取反的位線有助於改善噪聲容限.  與動態儲存器(DRAM)相比,SRAM的頻寬有很大改進—由於兩條位線是反相,這種差分訊號使得SRAM的抗噪聲干擾能力很強。而DRAM的位線連線到儲存電容,受困於電荷共享(charge sharing)使得其位線訊號上下波動。另一項差別使得SRAM更快是其地址線各位元是同時工作選擇出目標儲存單元的字線,而DRAM往往為了降低成本,是先送出低半段的地址線的各位元,然後再送出高半段的地址線的各bit,這降低了DRAM封裝的地址引腳的數量。  有"m"條地址線與"n"條資料線的SRAM,其儲存容量是2個字(word),2×"n"bit.每個字的長度至少是64bit。

  SRAM的基本單元有3種狀態:"standby" (電路處於空閒), "reading"(讀取)與"writing"(寫入). SRAM的讀取或寫入模式必須分別具有"readability"(可讀)與"write stability"(寫入穩定)。  如果字線沒有被選為高電平,那麼作為控制用的M與M兩個電晶體處於斷路,把基本單元與位線隔離。由M – M組成的兩個反相器繼續保持其狀態,只要保持與高、低電平的連線。  假定儲存的內容為1,即在Q處的電平為高。讀取週期開始時,兩條位線預充值為邏輯1,隨後字線WL充高電平,使得兩個訪問控制電晶體M與M通路。第二步是儲存在Q的值與位元線BL的預充值相同,所以BL保持邏輯1,而Q與BL的預充值不同,使得BL經由M與M放電而變成邏輯0(即Q的高電平使得電晶體M通路)。在位線BL一側,電晶體M與M通路,把位線連線到V所代表的邏輯1(M作為P溝道場效電晶體,由於柵極加了Q的低電平而M通路)。如果儲存的內容為0,相反的電路狀態將會使BL為1而BL為0.只需要BL與BL有一個很小的電位差,讀取的放大電路將會辨識出哪條位線是1哪條是0.敏感度越高,讀取速度越快。  寫入週期開始時,把要寫入的狀態載入到位線。如果要寫入0,則設定BL為1且BL為0。隨後字線WL載入為高電平,位線的狀態被載入SRAM的基本單元。這是通過位線輸入驅動能力設計的比基本單元相對較弱的電晶體更為強壯,使得位線狀態可以覆蓋基本單元交叉耦合的反相器的以前的狀態。

  訪問時間為70ns的RAM在位址設定完成且有效之後,會在70ns之內將資料輸出。資料將繼續保持有效約5-10 ns。起、落時間將影響有效時間槽(timeslot)約5 ns.如果先讀入低半段地址,將會多耗費30 ns。

  

  SRAM是比DRAM更為昂貴,但更為快速、非常低功耗(特別是在空閒狀態)。因此SRAM首選用於頻寬要求高,或者功耗要求低,或者二者兼而有之。SRAM比起DRAM更為容易控制,也更是隨機訪問。由於複雜的內部結構,SRAM比DRAM的佔用面積更大,因而不適合用於更高儲存密度低成本的應用,如PC記憶體。

  SRAM功耗取決於它的訪問頻率。如果用高頻率訪問SRAM,其功耗比得上DRAM。有的SRAM在全頻寬時功耗達到幾個瓦特量級。另一方面,SRAM如果用於溫和的時脈頻率的微處理器,其功耗將非常小,在空閒狀態時功耗可以忽略不計—幾個微瓦特級別。  SRAM用於:

  工業與科學用的很多子系統,汽車電子等等都用到了SRAM。現代裝置中很多都嵌入了幾千位元組的SRAM。實際上幾乎所有實現了電子使用者介面的現代裝置都可能用上了SRAM,如玩具。數碼相機、手機、音響合成器等往往用了幾兆位元組的SRAM。 實時訊號處理電路往往使用雙口(dual-ported)的SRAM。

  SRAM用於PC、工作站、路由器以及外設:內部的CPU快取記憶體,外部的突發模式使用的SRAM快取,硬碟緩衝區,路由器緩衝區,等等。LCD顯示器或者印表機也通常用SRAM來快取資料。SRAM做的小型緩衝區也常見於CDROM與CDRW的驅動器中,通常為256 KiB或者更多,用來緩衝音軌資料。線纜調變解調器及類似的連線於計算機的裝置也使用了SRAM。

  搭建自己的處理器的業餘愛好者更願意選用SRAM,這是由於其易用性的工作介面。沒有DRAM所需的重新整理週期;地址匯流排與資料匯流排直接訪問而不是像DRAM那樣多工分別訪問。SRAM通常只需3個控制訊號:Chip Enable (CE), Write Enable (WE)與Output Enable(OE)。對於同步SRAM,還需要時鐘訊號(Clock,CLK)。

  

  非揮發性SRAM(Non-volatile SRAM,nvSRAM)具有SRAM的標準功能,但在失去電源供電時可以保住其資料。非揮發性SRAM用於網路、航天、醫療等需要關鍵場合—保住資料是關鍵的而且不可能用上電池。

  非同步SRAM(Asynchronous SRAM)的容量從4 Kb到64 Mb。SRAM的快速訪問使得非同步SRAM適用於小型的cache很小的嵌入式處理器的主記憶體,這種處理器廣泛用於工業電子裝置、測量裝置、硬碟、網路裝置等等。
靜態隨機存取儲存器(Static Random Access Memory,SRAM)是隨機存取儲存器的一種。所謂的「靜態」,是指這種儲存器只要保持通電,裡面儲存的資料就可以恆常保持。相對之下,動態隨機存取記憶體(DRAM)裡面所儲存的資料就需要週期性地更新。然而,當電力供應停止時,SRAM儲存的資料還是會消失(被稱為volatile memory),這與在斷電後還能儲存資料的ROM或快閃記憶體是不同的。