Can you summarize the following document?
        
  同步時序電路中所有儲存元件都在時鐘脈衝CP的統一控制下,用觸發器作為儲存元件。幾乎現在所有的時序邏輯都是“同步邏輯”:有一個“時鐘”訊號,所有的內部記憶體('內部狀態')只會在時鐘的邊沿時候改變。在時序邏輯中最基本的儲存元件是正反器。  同步邏輯最主要的優點是它很簡單。每一個電路里的運算必須要在時鐘的兩個脈衝之間固定的間隔內完成,稱為一個 '時鐘週期'。只有在這個條件滿足下(不考慮其他的某些細節),電路才能保證是可靠的。  同步邏輯也有兩個主要的缺點:

  觸發器是一種具有記憶能力、構成時序邏輯的基本單元電路。一個觸發器能“儲存”一位二進位制數字資訊:“0”或“1”。

  非同步時序邏輯是循序邏輯的普遍本質,但是由於它的彈性關係,他也是設計上困難度最高的。最基本的儲存元件是鎖存器。鎖存器可以在任何時間改變它的狀態,依照其他的鎖存器訊號的變動,他們新的狀態就會被產生出來。非同步電路的複雜度隨著邏輯閘的增加,而複雜性也快速的增加,因此他們大部分僅僅使用在小的應用。然而,電腦輔助設計工具漸漸的可以簡化這些工作,允許更復雜的設計。  也可能建造出混合的電路,包含有同步的觸發器和非同步的鎖存器(它們都是雙穩態元件)。
在數位電路理論中,時序邏輯電路是指電路任何時刻的穩態輸出不僅取決於當前的輸入,還與前一時刻輸入形成的狀態有關。這跟組合邏輯電路相反,組合邏輯的輸出只會跟目前的輸入成一種函式關係。換句話說,時序邏輯擁有儲存元件(記憶體)來儲存資訊,而組合邏輯則沒有。