Can you summarize the following document?
        
  在結構圖中,資料選擇器的符號是一個等腰梯形,其中較長的底上為數個輸入引腳,較短的底上為一個輸出引腳。右圖即為一個2選1資料選擇器的結構圖和其等效簡化圖。Sel引腳可以選擇需要的訊號。  此外,在很多資料選擇器裡,還有一個“使能”引腳用於控制器件的有效或者無效。

  在數位電路設計中,選擇端的輸入訊號是數字訊號。在2選1資料選擇器的例子中,選擇端輸入低電平0,則輸出引腳會輸出formula_1上的輸入訊號;反之,當選擇端輸入高電平1,則輸出引腳會輸出formula_2上的輸入訊號。當輸入引腳的數目更多時,情況與上面類似,不過所需的選擇端引腳數目變為formula_3個,這裡formula_4是輸入引腳的個數。 一個2選1資料選擇器有如下的布林函式,formula_5和formula_6分別表示兩個輸入訊號,formula_7為選擇訊號,formula_8為輸出訊號,則有  注意,並非所有的邏輯函式直接具有以上的形式,但是所有的邏輯函式都可以使用夏農展開(Shannon's expansion)的方法將它變換為上面這種形式。邏輯函式formula_10可以用下面的真值表表示: 這個真值表顯示,當formula_11,那麼formula_12;而當formula_13,則formula_14。在具體的電路中,實現一個這樣的2選1資料選擇器需要2個與門、一個或門和一個非門。  更大型的資料選擇器也較常見,而且正如上面描述的,formula_15個輸入引腳需要formula_3個選擇引腳。其他常見的型別有4選1、8選1和16選1等。由於數字邏輯採用二進位制的數字訊號,輸入引腳的個數通常是2的冪。  4選1資料選擇器的布林函式如下:  這樣的資料選擇器可以由如下的電路實現:

  大型的資料選擇器可以由較小的資料選擇器級聯來實現。例如,一個8選1資料選擇器可以由兩個4選1資料選擇器組成,一個4選1資料選擇器可以由兩個2選1資料選擇器組成。在前者中,兩個4選1選擇器的輸出端連線到2選1選擇器,並且兩個4選1選擇器和一個2選1選擇器的選擇端的引腳平行地接出,視為“8選1資料選擇器”的“3個選擇引腳”。

  7400系列有若干種積體電路具有資料選擇器功能,列表如下:

  資料選擇器同樣可被用作可程式設計邏輯器件。通過指定輸入訊號的排列,使用者可以建立一個定製的邏輯電路。選擇引腳充當了邏輯輸入的功能。當生產成本和模組化有限的時候,這種方式十分有用。  在硬體描述語言中,可以採用資料流或者行為語句對資料選擇器進行描述。例如,在Verilog中,可以使用條件運算子codice_1或者使用codice_2條件結構或codice_3選擇結構來實現資料選擇器。
在電子技術(特別是數位電路)中,資料選擇器(英語:Data Selector),或稱多路複用器(英語:multiplexer,簡稱:英語:MUX),是一種可以從多個模擬或數字輸入訊號中選擇一個訊號進行輸出的器件。 一個有 2 輸入端的資料選擇器有 "n" 個可選擇的輸入-輸出線路,可以通過控制端來選擇其中一個訊號被選擇作為輸出。 資料選擇器主要用於增加一定量的時間和頻寬內的可以通過網路傳送的資料量。