Can you summarize the following document?
        
  儘管多數時候被稱作「匯流排」,但是QPI是一種點對點互聯結構。它被設計成與超微半導體自2003年使用的超傳輸(HyperTransport)匯流排競爭。 英特爾在它下屬的麻省微處理器研究中心(Massachusetts Microprocessor Design Center,MMDC)開發設計QPI,由以前曾在DEC Alpha的開發團隊的成員進行。這個原先來自DEC的開發團隊此前曾在康柏電腦和惠普工作,後來被英特爾挖角。而關於QPI的研究早在2004年就開始了。  QPI的首次實作是英特爾自家的Nehalem微架構。在2008年11月發售的桌上型平臺處理器Core i7-900系列和X58晶片組上、在2009年3月釋出伺服器平臺的Xeon X5500系列處理器。後來,2010年2月釋出的Itanium 2處理器(核心代號「Tukwila」),也使用了QPI。

  QPI通常作為一個系統架構的組成部分,英特爾稱之為「快速通道架構」("QuickPath architecture"),這個架構的實作英特爾又稱之為「快速通道技術」("QuickPath technology")。在QPI最簡單的佈置形態——單處理器主機板上,QPI可用來將像是北橋晶片、南橋晶片的IO Hub和處理器對等連線,像是早期Core i7-900系列與X58晶片組之間的連線。在一些更復雜的架構的例子中,多個QPI連結可將一個以上的處理器或一個以上的IO Hub甚至主機板網路上的路由集線器對等連線起來,允許各個元件通過這個網路來與另一個元件進行通訊。和HyperTransport匯流排類似,搭載快速互聯架構的處理器亦需要內建記憶體控制器,支援非均勻存取架構。  每個QPI包括有兩個20連線的點對點資料通道,每個通道一個傳送方向,而每一方向還配備單獨的時鐘訊號對(傳送TX,接收RX),與資料訊號一起形成共42個訊號,如此一來達成全雙工運作。每個時鐘訊號採用差動訊號的形式傳送,因此QPI的訊號線共84條。20條連線被劃分為四等份,每份5條連線。QPI中基本資料傳送單元是80位元大小的QPI資料封包,每兩個時鐘週期完成一次一個QPI資料封包的傳送,在這兩個時鐘週期內,一個QPI資料封包是分為四次傳送,每次傳送20位元,即一個時鐘週期內傳送兩次。每個80位元的QPI資料封包內有8位元用於錯誤糾正,8位元是「鏈路層報頭」,剩下的64位元才是包含的真實有效的資料。QPI的頻寬的計算上,建議計算每兩個時鐘週期每方向傳送的有效資料量,由於QPI是雙向傳送的,因此每方向在兩個時鐘週期內都會有包含64位元(8位元組)有效資料的資料封包的傳送。  儘管最初QPI僅實現四象限連結,但QPI的規格容許其它實作。每個象限可以獨立使用。在高可靠度伺服器上,一個QPI連結可以在降階模式中運作。如果20+1訊號中一個或多個鏈路失效,介面將剩餘的鏈路以10+1或最低5+1訊號來繼續運作,如果時鐘失效,甚至會為資料訊號重新分配時鐘。  最初實現四象限鏈路的是Nehalem架構的4核心處理器,使用完整的四象限連結QPI介面達成25.6GB/s的頻寬,提供兩倍於英特爾自家的X48晶片組上使用的1600MHz FSB的理論頻寬。  儘管最早Core i7-900系列全面使用QPI,但其它Nehalem架構至桌上型處理器和行動型處理器,像是Core i3、Core i5以及其它Core i7系列(Lynnfield核心、Clarksfield核心以及其後續核心型號)的處理器,這些處理器因無需參與到多處理器系統上(從市場取向上也沒有必要加入該特性),因此任何外部存取方式上都沒有使用QPI,儘管這些處理器內部仍然使用QPI,用以連線處理器內的「Uncore」(「Uncore」指的是處理器晶片的一部分,包含記憶體控制器、PCI-E控制器、以及內建GPU,乃至整個北橋),這種設計可見於基於Westmere微架構的Clarkdale核心及Arrandale核心型號上(即首代Core i3、i5)而這些系列的處理器,北橋已經移到處理器內部作為「Uncore」(或稱「片上北橋」)的一部分,和處理器核心直接連線,無需再以前端匯流排介面連線,處理器的外部連結通過片上北橋/Uncore使用較慢的DMI(2.5GT/s至5.0GT/s的吞吐量)或PCI-e匯流排介面,用來連線南橋/PCH或其它形式的外部裝置。Nehalem/Westmere微架構上,Uncore/片上北橋與處理器核心尚用QPI連線,而Sandy Bridge微架構以後的桌上型平臺以及行動平臺之處理器上則採用基於QPI衍生的環形匯流排鏈路連線,同時也保證快取一致性。

  QPI的運作時脈有2.4GHz、2.93GHz、3.2GHz或4.0GHz(4.0GHz用於企業級的Sandy Bridge-E/EP核心的處理器上)。每個特定鏈路的時脈取決於鏈路終端的元件之效能以及印刷電路板上訊號路徑的訊號特徵,亦即可根據所連線元件的資料吞吐量需求自行調整時脈,提高資源利用效率。最初,非極致版本的Core i7-900系列的處理器出廠預設的QPI時脈被限定在2.4GHz。由於採用了雙倍資料率技術(DDR),位元的傳送在時鐘脈衝訊號的上升沿和下降沿都進行,因此,資料傳送的實際時脈是時鐘時脈的兩倍。  英特爾以80位元的QPI資料封包封裝的64位元實際有效資料的傳送量計數,來描述資料吞吐量和頻寬。然而,由於單向傳送和單向接收鏈路對是同步進行的,亦即全雙工作業,英特爾後來將結果數字改為原來的兩倍。因此,英特爾描述中,一個運作於3.2GHz時脈速率的20通道的QPI連結對(傳送和接收)擁有6.4GT/s的資料傳送速率,25.6GB/s的頻寬,而同樣通道數的QPI運作於2.4GHz時資料傳送速率是4.8GT/s,頻寬19.2GB/s。更通常地,根據這個定義,一個兩端連結的20通道QPI每時鐘週期傳送8位元組,每方向4位元組。  頻寬計算:(以運作於3.2GHz時脈速率下,吞吐量6.4GT/s) 或:  如此類推,2.4GHz或4.8GT/s、4.0GHz或8.0GT/s、2.93GHz或5.86GT/s的也可以計算出頻寬。

  QPI的協定定義了五層結構,分為物理層、鏈路層、路由層、傳輸層以及協定層。但是,在一些僅兩節點的點對點QPI配置組態上,像是Core i7-900系列和Xeon雙處理器平臺(DP)系列的處理器,不需要傳輸層,路由層是最小最簡單的兩節點組態。
快速通道互聯(英語:Intel QuickPath Interconnect,縮寫:QPI),是一種由英特爾開發並使用的點對點處理器互聯架構,用來實現CPU之間的互聯。英特爾在2008年開始用QPI取代以往用於至強、安騰處理器的前端匯流排(FSB)。初期,英特爾給這種連線架構的名稱是「公共系統介面」(Common System Interface,CSI),它的早期設計形態亦被稱為Yet Another Protocol(YAP)和YAP+。