def elaborate(self, platform):
    m = Module()
    m.submodules.bridge = self._bridge
    m.submodules.cache = self._cache
    m.submodules.core = self.core
    m.d.comb += [self._cache.intr_bus.adr.eq(self._data_bus.adr), self._cache.intr_bus.cyc.eq(self._data_bus.cyc), self._cache.intr_bus.stb.eq(self._data_bus.stb), self._cache.intr_bus.sel.eq(self._data_bus.sel), self._cache.intr_bus.we.eq(self._data_bus.we), self._cache.intr_bus.dat_w.eq(self._data_bus.dat_w), self._cache.intr_bus.cti.eq(self._data_bus.cti), self._cache.intr_bus.bte.eq(self._data_bus.bte), self._data_bus.ack.eq(self._cache.intr_bus.ack), self._data_bus.dat_r.eq(self._cache.intr_bus.dat_r), self.core.ctrl_bus.adr.eq(self._ctrl_bus.adr), self.core.ctrl_bus.cyc.eq(self._ctrl_bus.cyc), self.core.ctrl_bus.stb.eq(self._ctrl_bus.stb), self.core.ctrl_bus.sel.eq(self._ctrl_bus.sel), self.core.ctrl_bus.we.eq(self._ctrl_bus.we), self.core.ctrl_bus.dat_w.eq(self._ctrl_bus.dat_w), self._ctrl_bus.ack.eq(self.core.ctrl_bus.ack), self._ctrl_bus.dat_r.eq(self.core.ctrl_bus.dat_r)]
    return m
def elaborate(self, platform):
    m = Module()
    m.submodules.bridge = self._bridge
    m.submodules.cache = self._cache
    m.submodules.core = self.core
    m.d.comb += [self._cache.intr_bus.adr.eq(self._data_bus.adr), self._cache.intr_bus.cyc.eq(self._data_bus.cyc), self._cache.intr_bus.stb.eq(self._data_bus.stb), self._cache.intr_bus.sel.eq(self._data_bus.sel), self._cache.intr_bus.we.eq(self._data_bus.we), self._cache.intr_bus.dat_w.eq(self._data_bus.dat_w), self._cache.intr_bus.cti.eq(self._data_bus.cti), self._cache.intr_bus.bte.eq(self._data_bus.bte), self._data_bus.ack.eq(self._cache.intr_bus.ack), self._data_bus.dat_r.eq(self._cache.intr_bus.dat_r), self.core.ctrl_bus.adr.eq(self._ctrl_bus.adr), self.core.ctrl_bus.cyc.eq(self._ctrl_bus.cyc), self.core.ctrl_bus.stb.eq(self._ctrl_bus.stb), self.core.ctrl_bus.sel.eq(self._ctrl_bus.sel), self.core.ctrl_bus.we.eq(self._ctrl_bus.we), self.core.ctrl_bus.dat_w.eq(self._ctrl_bus.dat_w), self._ctrl_bus.ack.eq(self.core.ctrl_bus.ack), self._ctrl_bus.dat_r.eq(self.core.ctrl_bus.dat_r)]
    return m