08:35瑞起、初のUWBゲームパットを先行予約開始。19:21ドワンゴ、ZEN大学設立。【特集】LANケーブルなんて自分で作ればいいじゃない。Proで試してみた要注意。NANDフラッシュ技術の世代推移(予測)。2018年までは実績。NANDフラッシュメモリ技術の高密度化と大容量化が止まらない。止まらないどころか、その勢いは加速しつつあるようにすら見える。NANDフラッシュ技術が視野に入ってきた。NANDフラッシュメモリの開発状況は以下のようである。ワード線の積層数で64層のメモリセルスタックと、1個のメモリセルに4bitを記憶するQLC(4bit/セル)方式を組み合わせたシリコンダイ当たり1Tbitの大容量NANDフラッシュメモリが量産に入っている。96層のQLC方式でシリコンダイ当たり1.33Tbitの大容量NANDフラッシュの開発が発表された。NANDフラッシュを開発ロードマップに載せてきた。Hynixが基調講演で示した開発ロードマップ。Handy氏がFMSの講演で示した開発ロードマップ。NANDフラッシュの開発スケジュールを予測した開発ロードマップとして見えてきた最大のワード線積層数は512層である。512層とQLC方式を組み合わせると、64層とQLC方式の組み合わせの8倍に相当する、シリコンダイ当たり8Tbit(8,192Gbitあるいは1TB)を原理的には実現できる。16枚のシリコンダイを1個のパッケージに封止すると、ワンチップ(ワンパッケージ)当たりで16TBとなる。このチップを2.5インチSSDに実装することを考えよう。1枚の基板に8個ずつを両面実装すると、16個のフラッシュメモリチップをSSDに内蔵できる。するとSSDの記憶容量は256TBになる。16個のチップ(256枚のシリコンダイ)を搭載することは、技術的には容易である。高い密度も、技術的には可能だ。32枚のシリコンダイを1個のパッケージに封止する。32個のチップをプリント基板に実装する。すると2.5インチSSDの記憶容量は、512TBになる。気が遠くなりそうなほどの、膨大な記憶容量である。現状の開発ペースが「今後も続く」と仮定すると、この膨大な記憶容量を原理的に実現可能な時期は2023年頃となる。今(2018年)から、わずかに5年後である。まとめると、「シングルダイが8Tbit(1TB)、シングルチップが16TB、2.5インチSSDが512TB」だ。相当に強気な予測だと感じるのだが、単純にこれまでの開発ペースを近未来に延長することで導かれる結果であり、実現の可能性はゼロではない。NANDが128TBの超大容量SSDを実現へ)で以下のように記述した。「ところが今年(2017年)のFMSにおけるキーノート講演は、前年の2倍というハイペースは維持したものの、やや勢いが鈍ったようなプレゼンだった。......(中略)......一方で、倍々ゲームのように新しい開発成果が毎年、披露されていくというのもかなり異常なことなので、ペースが落ち着いたとも言える」。NANDフラッシュとQLC方式の多値化技術を組み合わせることだ。前者は3次元積層の極限、後者は多値化の極限である。実現の可能性はすでに見えている」。NANDフラッシュ技術の開発ペースは一服すると予想していた。ところが現実には、開発ペースは鈍るどころか、むしろ加速しているようにすら見える。NAND技術の開発競争で東芝-WD連合とSamsungが激突)。NANDフラッシュ技術であり、2017年12月の国際学会IEDM、あるいは2018年2月の国際学会ISSCCで技術概要が公表されるのは予定通りとも言える動きで、驚きはなかった。重要なのはこれらは学会発表の試作品であり、商業生産のアナウンスではないことだ。開発ペースが加速されていくのは今年の5月以降である。4月の時点で、商業生産に入っているシリコンダイの最大容量は512Gbitだった。NAND”採用SSD)。この発表によって、商業生産品の最大記憶容量は1Tbitへと一気に倍増した。NANDフラッシュの量産に入ったと報道機関向けに発表した(リリース)。シリコンダイ当たりの記憶容量は256Gbitとやや少ないものの、製品化されたダイのワード線積層数では過去最高を実現した。NANDで1.33Tbit実現のSSD向け96層チップをサンプル出荷)。2018年内には量産に入る見込みだ。NANDフラッシュの量産を開始したと発表した(リリース)。Intel-Micron連合に続く、1Tbitダイの量産発表である。Samsungは今年のFMSには参加していない。前年までの恒例行事とも言えたSamsungの基調講演は存在せず、展示会への出展もなかった。NANDフラッシュ開発状況を比べると、最大の進展はQLC(4bit/セル)方式の多値記憶技術が商業生産に入ったことだろう。2017年までは、QLC方式は開発課題であり、商業生産の主役はTLC(3bit/セル)方式だった。それが2018年8月の時点ではIntel-Micron連合とSamsungがQLC方式の量産に入っており、東芝-WD連合とSK-Hynixも量産スケジュールに、QLC方式のシリコンダイを組み込み済みである。NANDフラッシュは完全に手駒となった。NANDフラッシュにおける大容量化と高密度化は、QLC方式が前提となる。NANDフラッシュの大手ベンダーすべてが、ワード線の積層数を96層と高層化してきたことだろう。NANDフラッシュを開発したと表明していたのは、東芝-WD連合だけだった。2018年8月のFMS開催直後で状況はどのように変わったか。NANDフラッシュの量産に入っている。NAND開発を発表した。高層化の切り札となっているのは、メモリセルスタックを複数のモジュール(「ティアー」と呼ぶ)に分割して積み重ねる技術である。NANDフラッシュは、48層のティアーを2つ重ねた「2ティアー」技術によって実現されている。NANDフラッシュから導入された。96層を超えるワード線層数は、2個以上のティアーを重ねることで開発する。NANDフラッシュは、64層のティアー2個、あるいは48層のティアー3個(この場合は144層となる)によって開発するとみられる。