08:35瑞起、初のUWBゲームパットを先行予約開始。19:21ドワンゴ、ZEN大学設立。【特集】LANケーブルなんて自分で作ればいいじゃない。Proで試してみた要注意。M)は、Coreプロセッサとしての性能を維持しながらファンレスタブレットの設計を可能にするインパクトのあるモノだった。その「Broadwell」を物理的に支えるのが、新たに導入した14nmの製造プロセスルールだ。14nmプロセスにおける最大の課題はモバイル製品への最適化だ。今回発表されたIntelの14nmプロセスは何よりも消費電力あたりの性能を高めることにフォーカスされており、それが故にBroadwellの低消費電力を実現することができるようになっている。従来は1年程度遅れていたSoC版についても半年程度の遅れで導入できるようになっており、Intelが急速にビジネスの立ち上げを目指しているタブレット向けや、苦戦が伝えられてきたスマートフォン向けのSoCに関しても大きな武器となる可能性が高い。第2世代に進化したトライゲート・トランジスタのメリットを活かした14nmIntelが公開した同社の14nmプロセスの概要は以下のようになっている。/縮小率に誤解を招く表現がありましたので修正しました。Intelは22nmプロセス世代より、ゲートが3D形状に構成されている、いわゆるトライゲート・トランジスタを導入している。この構造のトランジスタは、FinFETと呼ばれるのが一般化しており、トライゲート・トランジスタはIntelによる呼称となるが、今回はIntelの話題なので表現をトライゲート・トランジスタに統一している。ゲートというのはトランジスタ内部の構造で、ソースとドレインの間にある、電流を流すか、流さないかを調整する“門”に相当する。電流を流すか流さないかという仕組みを利用してマイクロプロセッサはさまざまな演算をするようになっている。32nm以前のプロセスではこのトランジスタのゲートが平面に構成された構造(いわゆるプレーナ構造)が採用されてきたが、22nmプロセス世代でフィンと呼ばれるヒレのような出っ張った部分が構造物として用意され、これもゲートとして利用できるようになっている(ゲートが3方向に構成されるのでトライゲート・トランジスタと呼ばれている)。14nmプロセスでは、このトライゲート・トランジスタがさらに進化している。1つ目の特徴はフィンの間隔が短くなっていることだ。従来の22nm世代ではフィンの間隔が60nmだったのに対して、14nmでは42nmへと30%短くなっている。ゲート長そのものも22nm世代では90nmだったのが、14nmでは70nmへと22%短くなっており、これらよりトランジスタの密度を上げることが可能になる。フィンの高さ自体も高くなっており、22nm世代が34nmだったのに対して、14nm世代では42nmと23%高くなった。間隔が縮まり、より高くなったフィンはトランジスタの性能向上に大きく貢献することになる。ダイの各層を接続するインターコネクトに関しても、22nm世代では最小で80nmだったのに対して、14nmでは最小で52nmと35%短くなっている。Intelではこれらのトライゲート・トランジスタの進化を総称して「第2世代トライゲート・トランジスタ」と呼んでいる。これらの進化により、SRAMのセルを製造した場合には、22nm世代では0.108μ平方mになるのに対して、14nm世代では0.0588μ平方mになる。大雑把に言えばダイサイズが54%で済むということになる。現在22nmで130平方mmでのダイサイズで製造できているマイクロプロセッサがあるとすれば、それを14nmで製造すると70平方mm程度で収まる計算になる(実際にはメモリセルを製造する場合とロジックを製造する場合には異なるので、このままではない、あくまでイメージと考えて欲しい)。一般的に半導体メーカーのプロセスは、20/22nm世代、28/32nm世代、40/45nm世代のように、フルスケールとそれからわずかに微細化した世代が1つの世代として語られることが多い。これまでの例で言えば、Intelがフルスケール(45nm、32nm、22nmなど)をまず導入し、ファウンダリなどが40/28nmなどの若干微細化された世代のプロセスルールを導入することが多かった。これは、Intelが他社に先行して新世代を導入し、その後でファンダリなどが若干進化した世代を数年後に導入するためにこうなっているのだが、この14/16nmプロセス世代では16nmではなく、最初からより微細化された14nmプロセスを導入することになる。サンジェイ・ナタラジャン氏は「我々はゲート長×メタル長で世代毎に53%の微細化を実現するという目標を実現し続けており、その結果として今回は14nmとなった。それを実現できたのも、22nmでトライゲート・トランジスタを導入し、14nmではさらにそれを進化させることができたからだ」と述べ、TSMCなどの競合他社が次世代でトライゲート・トランジスタ(FinFET)を導入しても16nmに留まる見通しであることを指摘し、アドバンテージがあることを強調した。【8月13日14時20分修正】初出時、SRAMダイサイズの例の値に誤りがありましたので修正しました。22nmと14nmでのフィンの間隔や長さなどを比較した模式図トライゲート・トランジスタはHigh-Kメタルゲートで絶縁されている22nmと14nmのゲートを顕微鏡で撮影した画像22nmと14nmのインターコネクタの比較SRAMを22nmと14nmで製造した結果ムーアの法則に従ってスケーリングした結果として22nmから14nmへと進化した。これに対して競合他社は20nmから16nmへのスケーリングになる可能性が高いトランジスタ性能の向上や電力の削減により電力効率は2倍になっているIntelによれば、14nmプロセス導入のメリットは、トランジスタ性能の向上、リーケージ電流(漏れ電流)の削減、アクティブ電力の削減、そしてそれらを合わせた電力効率の改善になるという。Mではそのメリットが大きいという。Broadwell-Yでは、回路設計なども含めて14nmプロセスに最適化されており、その特徴であるアクティブ電力とリーク電流の削減や、低電圧動作時の性能に最適化された設計などにより電力効率は2倍と、これまでのプロセスの微細化時に比べて電力効率の改善率が高いと言う。製造コストだが、同じウェハ1枚を製造すると考えると、22nmプロセスよりも高くなると言う。これは近年の製造プロセスでは一般的な話で、半導体メーカーにとってはより微細化されたプロセスを導入する度に膨大な開発コストがかかるようになっている。余談になるが、世界的にこの初期投資コストは問題になりつつあり、現状では世界的に高性能な最先端プロセスを開発することができるのは、Intel、TSMC、そしてIBMとそのパートナー(GLOBALFOUNDRIESやUMCなど)から成るIBMアライアンスの3グループに集約されつつある。IntelやTSMCなどの巨大製造企業はともかくとして、中小のファウンダリでは初期投資が1社では回収できないレベルになりつつあるからだ。トランジスタ1つあたりの製造コストは世代を経る毎に減少しており、より多くのトランジスタを安価に製造できるようにはなっている。その意味では、未だにムーアの法則は活きている、と言うことはできる。全てのセグメントでリーク電流が減っている14nm14nmではトランジスタ性能が向上し、アクティブ電力が削減される。その結果として電力効率が改善されるBroadwell-Yは14nmに最適化されており、通常よりも大きな電力効率の改善が実現できているウェハ1枚単位での製造コストは上がっているが、トランジスタ1つあたりの製造コストは下がり続けている14nmの歩留まりの立ち上がりは順調、2015年前半の需要を満たせるレベルへBroadwellの歩留まりを示すスライド。22nm世代に比べるとやや緩やかだが、すでに大量出荷ができる段階まで歩留まりが上がってきているIntelのナタラジャン氏は「14nm製品の歩留まりは非常に順調。将来的にはさらなる改善があると考えている。オレゴンのD1Xで量産に入っており、今後2014年中にアリゾナで、2015年にはアイルランドのファブで量産に入ることができる」と述べる。Intelの工場展開は、有名なコピーイグザクトリと呼ばれる、建物の構造(工員用トイレの位置まで)まで完全にコピーして展開される戦略に基づいて行なわれており、D1Xでの開発の成果が米国アリゾナ州に建設されたFab42、アイルランドのダブリン市郊外に建設されたFab24へと完璧にコピーされる。開発の役割を果たすD1Xも、量産工場の役割も兼ねており、最初の14nmプロセスの製品はここで製造され世界中に出荷される。ナタラジャン氏は「生産の歩留まりは、2015年の前半に予想される14nm製品の立ち上がりを満たすと考えている」と述べ、14nmの立ち上がりが想定通りに進んでいることを強調した。実際、公開されたスライドには、22nmの歩留まりの立ち上がりよりも若干遅いものの、今年の後半には22nmプロセスの時と同程度の立ち上がりが予想されるという予測グラフが示されており、歩留まりは特に問題なさそうだ。すると、元々2014年の前半に発表が予定されていたBroadwellの予定が遅れ、Broadwell-Yが今年中に、それ以外のBroadwellが2015年になってしまった理由は、少なくとも新しいプロセスの立ち上がりではない可能性が高い。Broadwellのスケジュールがなぜ後ろ倒しになってしまったのか、Intelに近い関係者も非常に口が堅く本当のところは分からない。プロセスが原因ではないとすれば、あとはロジック、例えば回路周りなどになんらかの問題があって、それをやり直したというあたりかもしれない。ロジックだけでなくプロセスもモバイルファーストへ最後に、Intelにとって14nmプロセスがどういう意味があるのか、それについて触れておこう。フェローのマーク・ボア氏に今回の14nmプロセスの社内コードネームを聞いたとき、「14nmはP1272、SoC版がP1273になる。今回はあまりこうした社内名を外には言っていない。言えば、高性能なプロセスの方もモバイルに最適化しており、両者の差は小さくなっているからだ」と説明してくれた。従来の22nmプロセスでは通常版がP1270、SoCに利用されるバージョンがP1271となっており、マーケティング関連のスライドでもそれは明確に分けられて説明されていた。ボア氏によれば14nmでは通常版とSoC向けの差が小さく、どちらもモバイルにフォーカスしたプロセスになっていると言う。実際、P1273、P1272に半年遅れで生産に入ることができるともボア氏は語ってくれた。22nm以前のプロセスではSoC版が約1年遅れとなっていたのに比べると、そのギャップが小さくなっていることが生産時期からも分かるだろう。Trail」が登場することになる。今までは、PC向けのプロセッサと比較して1年~1年半近く遅れていたのに比べれば、間隔が短いのは大きな驚きであるが、それはBroadwell自体が半年遅れたこと、そして高性能版とSoC向けのプロセスのギャップが小さくなったこと、その2つが合わさった結果であると言える。いずれにせよ、こうして見ていくと、製造技術の観点からも、Intelが全社を挙げてモバイルシフトを敷いてきていることはよく分かる。それが出遅れてしまったモバイル市場で大きく巻き返す上で、大きな武器になるのはもはや繰り返す必要はないだろう。