読み込み、書き込みと競合するか?しない。読み込み・書き込みは排他されるため。LOCK#信号をアサートさせる(アトミック命令にする)。マルチプロセッサ環境では,LOCK#信号がアサートされている間,そのプロセッサが共有メモリを排他的に使用できるようになります。プロセッサでは、LOCK#信号がアサートされていなくてもロックが発生することがあります。アーキテクチャの互換性」の項を参照してください。プレフィックスは、以下の命令のうち、デスティネーションオペランドがメモリオペランドである命令のみに付加することができます。DECXCHG16B、DECXCHG16B、DECXCHG16B、DECXCHG16B。発生することがあります。接頭辞を使用した場合も,未定義オペコード例外が発生します。未定義オペコード例外が発生します。信号をアサートします。命令と一緒に使用されるのが一般的です。プレフィックスの整合性は、メモリフィールドのアラインメントの影響を受けません。任意にアラインメントのずれたフィールドに対してもメモリロックが行われます。ビットモードでも同じです。オペランド(デスティネーション・オペランド)を比較します。オペランド(ソースオペランド)がデスティネーションオペランドにロードされます。レジスタにロードされます。ビットモードでのみ使用可能です。プレフィックスを付けて使用することで,アトミックに実行することができます。プロセッサのバスとのインターフェイスを簡素化するためにデスティネーションオペランドは、比較の結果に関係なく書き込みサイクルを受け取ります。比較に失敗した場合はデスティネーションオペランドが書き戻され、そうでない場合はソースオペランドがデスティネーションに書き込まれます。(プロセッサは、ロックされた書き込みを行わずにロックされた読み出しを行うことはありません。R15)にアクセスできます。データのエンコード方法については、本章冒頭の概要図をご参照ください。2pauseスピン・ウェイト・ループのパフォーマンスを向上させます。スピン・ウェイト・ループを実行すると、プロセッサはループを抜けるときにメモリ順序違反の可能性を検出するため、パフォーマンスが低下します。命令は、コード・シーケンスがスピン・ウェイト・ループであるというヒントをプロセッサに与えます。利用してメモリ順序違反を回避し、プロセッサの性能を大幅に向上させます。命令を配置することが推奨されます。命令のもう一つの機能は、スピンループ実行時にプロセッサが消費する電力を削減することです。プロセッサはスピンウェイトループを非常に高速に実行することができるため、リソースを待つ間に大量の電力を消費します。そのため、スピンしているリソースが利用可能になるのを待つ間、プロセッサは大量の電力を消費します。命令を挿入することで、プロセッサの消費電力を大幅に削減することができます。プロセッサと下位互換性があります。命令のように動作します。命令を遅延として実装しています。遅延時間は有限で、プロセッサによってはゼロになることもあります。この命令は、プロセッサのアーキテクチャの状態を変更しません(つまり、本質的には遅延のノーロップ操作を行います)。ビットモードでも同じです。詳しくは、こちらの記事をご覧ください。