Sankaranarayananクラウド・コンピューティングや人工知能(AI)、車載、モバイルなど幅広いアプリケーションにおいて、ホスト(CPU、GPU)が必要とするデータや命令を可能な限り高速かつ確実に供給するのが、メモリー・サブシステムの主な役割です。システム・オン・チップ(SoC)の設計に利用できるメモリー・テクノロジにはいくつかの種類があり、それぞれに特性や機能が異なります。Memory)メモリー・テクノロジが事実上の標準となっていますが、これにはキャパシタを記憶素子として使用するシンプルなアーキテクチャのため大容量化に有利なこと、低レイテンシで高性能であること、アクセス回数に制限がないこと、消費電力が少ないことなどの理由があります。システム性能を最大限に引き出すには、メモリー・テクノロジの選択が非常に重要になります。本稿では、SoCを設計する際に、アプリケーションの要求に応じて最適なメモリー・ソリューションを選択していただけるよう、各種メモリー・テクノロジについてご説明します。DRAMの規格SoCは多コア化と高機能化が進んでいますが、消費電力とシリコン・フットプリントを抑えながら性能向上を図ることが重要な目標であることに変わりはありません。面でこの設計目標を満たす最適なメモリー・テクノロジといえます。Module)またはPCB直付けで実装できるフォーム・ファクタの柔軟性もあります。要求が異なる各種アプリケーションを効果的にサポートするため、3つのカテゴリでDRAM規格を定義、策定しています。標準DDR:広いチャネル幅、高密度、柔軟なフォーム・ファクタを特長とし、主にサーバ、クラウド・コンピューティング、ネットワーキング、ノートブック、デスクトップ、デジタル家電をターゲットとしています。2013年からDDR4が主流となっており、2020年にはDDR5デバイスが出回る見込みです。モバイルDDR:チャネル幅が狭く、低電力動作ステートを備えているのが特長で、モバイルや車載など、面積と消費電力の制約が大きいセグメントをターゲットとしています。現在の事実上の標準はLPDDR4で、2020年にはLPDDR5デバイスが登場する見込みです。グラフィックスDDR:グラフィックス関連アプリケーション、データセンター・アクセラレーション、AIなど非常に高いスループットが要求される高速データ処理アプリケーションをターゲットとしています。Memory)が標準となっています。上記3つのカテゴリのDRAMは、いずれも基本的な記憶素子としてキャパシタを使用したDRAMアレイを採用しています。データ・レートとデータ幅のカスタマイズ、ホストとDRAMのコネクティビティ・オプション、電気的仕様、I/O終端方式、DRAM電力ステート、信頼性機能などのアーキテクチャ機能をカテゴリごとに定義することにより、ターゲット・アプリケーションの要求を最適な形で満たすことが可能となっています。図1に、JEDECが定義した3つのカテゴリのDRAM規格を示します。DRAMはチップあたりの容量が大きく高性能なため、エンタープライズ・サーバ、データセンター、ノートブック、デスクトップ、デジタル家電などあらゆるアプリケーションで使用されています。このカテゴリで現在主流となっているDDR4は、前世代のDDR3およびDDR3L(低消費電力版DDR3)に比べ、以下のような改良が加えられています。Mbpsまで引き上げられることになっており、こうした高速動作を効果的にサポートし、メモリー・エラーによるダウンタイムを最小に抑えるため、新しいアーキテクチャ機能やRAS機能が追加されています。DDR5には多くの重要な機能がありますが、代表的なものとしては、電圧レギュレータのDIMMへの実装、リフレッシュ方式の改良、チャネル利用率を高めるアーキテクチャ、DRAM内部のECC(誤り訂正符号)、バンク・グループの増加による高性能化と大容量化などがあります。DRAMにはない省電力機能がいくつか追加されています。DRAMは標準DRAMより動作が高速で高い性能が得られる他、低電力ステートによって電力効率を高めることで、長時間のバッテリ動作もサポートします。DRAMのチャネルは一般に16または32ビット幅です。標準DRAM同様、LPDDR規格も世代が進むごとに高性能化と省電力化が図られており、世代の異なるLPDDRに互換性はありません。DRAMは通常デュアル・チャネル・デバイスで、2x16(16ビット幅)チャネルをサポートします。各チャネルは独立しており、それぞれ専用のC/A(Command/Address)ピンがあります。DRAMを柔軟に接続できます。LPDDR4には、派生規格のLPDDR4Xがあります。Vに引き下げることにより、更なる省電力化が図られています。Mbps動作のLPDDR5の策定が進められています。DRAMは新しい省電力および信頼性機能を数多く備えており、モバイルおよび車載アプリケーションに最適な選択肢となります。DRAMの重要な省電力機能の1つ「ディープ・スリープ・モード」は、アイドル時の消費電力を大幅に削減し、バッテリ動作時間を延長します。LPDDR4/4Xより低い動作電圧でLPDDR5のシームレスな高速動作を可能にする新しいアーキテクチャ機能もいくつか追加されています。グラフィックスDDRグラフィックス・カードやAIなどの高スループット・アプリケーションをターゲットとしたメモリー・アーキテクチャには、GDDRとHBMの2つがあります。Unit)およびアクセラレータ向けに設計されています。DRAMデバイスは、大量のデータ処理を必要とするシステム(グラフィックス・カード、ゲーム機)や高性能コンピューティング(車載、AI、ディープ・ラーニング)など、多くの用途に採用されています。Gbpsのデータ・レートをサポートします。Gbpsのデータ・レートをサポートします。×32モードまたは×16(クラムシェル)モードに設定可能で、モードはデバイス初期化時に検出されます。Gbpsと、GDDR5のほぼ2倍に向上しています。GDDR5XとGDDR5の主な違いとして、GDDR5Xは8Nプリフェッチだけでなく16Nプリフェッチもサポートしています。チップのピン数はGDDR5が170ピン、GDDR5Xは190ピンです。このため、GDDR5とGDDR5Xで同じPCBは使用できません。Vまで引き下げられています。HBM/HBM2規格もう1つのGPUおよびアクセラレータ向けメモリー規格として、HBMがあります。Gbpsの比較的低速で動作させることによって高スループットを実現しています。このため、同じスループットならHBMメモリーの方がGDDRメモリーよりも消費電力が小さく、面積も大幅に削減されます。Gbpsのデータ・レートをサポートするHBM2規格が主流となっています。DRAMは最大8つのDRAMダイ(およびオプションのベース・ダイ)を積層することにより、シリコン・フットプリントを抑えています。各ダイはTSVとマイクロバンプで相互接続します。HBM2はチャネル数が多いだけでなく、性能の向上およびバス混雑の軽減のためにアーキテクチャも改良されています。HBM2には128ビットの各チャネルを2つの64ビット・サブチャネルに分割し、チャネルのロウおよびカラム・コマンド・バスのみを共有しながら独立してコマンドを実行する「スード(擬似)チャネル」モードがあります。チャネル数が増えると、tFAWなどのタイミング・パラメータの制約を受けにくくなるため、単位時間あたりにアクティベートできるバンク数が増え、全体的な実効帯域幅も拡大します。HBM2では128ビット・データに対して16ビットのエラー検出を可能にするオプションのECC機能もサポートされます。GB/s)、低電圧化、低コスト化を図ったHBM3が登場する予定です。表1に、GDDR6とHBM2の比較を示します。まとめJEDECは標準DDR、モバイルDDR、グラフィックスDDRという3つのカテゴリに向けて、それぞれに機能や利点の異なる複数のDRAM規格を定義、策定しています。標準DDRは広いチャネル幅、高密度、柔軟なフォーム・ファクタを特長とし、主にサーバ、データセンター、ネットワーキング、ノートブック、デスクトップ、デジタル家電をターゲットとしています。モバイルDDR(LPDDR)はチャネル幅が狭く、複数の低電力動作ステートを備えているのが特長で、面積と消費電力の制約が大きいモバイル/車載アプリケーションをターゲットとしています。グラフィックスDDRは、非常に高いスループットが要求される高速データ処理アプリケーションをターゲットとしており、GDDRとHBMの2つがJEDECによって定義されています。SoCを設計する際には、これら多くのメモリー規格の中から、ターゲット・アプリケーションのニーズを最もよく満たすものを選ぶ必要があります。IPソリューションには、最新のDDR、LPDDR、HBM規格をサポートしたシリコン実証済みのPHYおよびコントローラが揃っています。シノプシスはJEDECの作業部会にアクティブ・メンバーとして参加し、これら規格の策定と採用を推進しています。IPソリューションは柔軟なコンフィギュレーションが可能で、AI、車載、モバイル、クラウド・コンピューティングなど幅広いアプリケーションに向けたSoCの要求を最適な形で満たすことができます。