研究グループ長らは、立体型トランジスタ(フィンFET)の低周波ノイズをこれまでの最小レベルに低減する技術の開発を行った。トランジスタの低周波ノイズはフリッカノイズとしても知られ、トランジスタの面積に反比例して増加するため、アナログ集積回路の縮小の妨げになっていた。寸法を小さくすることにより性能が向上したトランジスタをアナログ集積回路で活用する際の障害になっていた。今回、均質な状態が得られる非晶質金属ゲートを導入したフィンFETにおいて低周波ノイズを従来技術の約5分の1へ低減することに成功した。この技術によりアナログ集積回路の低コスト化につながるチップサイズ縮小と高性能化が進むと期待される。(IEDM2014)で発表される。試作した非晶質金属ゲートフィンFETによるノイズ低減効果(左)と既存のデバイス技術との比較(右)開発の社会的背景これまで、シリコン集積回路は、その最小構成単位であるトランジスタを微細化することにより高性能化・低コスト化を実現してきた。近年のスマートフォンに代表される高性能な携帯用電子機器の普及は、アナログ・高周波回路も含めたシステム集積回路の高性能化・低コスト化に大きく依存している。アナログ回路は、デジタル回路に比べ、低周波ノイズの影響を大きく受けてしまうという問題を抱えている。この低周波ノイズは、トランジスタを微細にするほど増加するため、ノイズの影響を受けずに微細化が進んでいるデジタル回路に対して、アナログ回路においてはより大きなトランジスタを使用する必要があり、コスト削減につながるチップ面積縮小と高性能化の障害になっていた。このため、アナログ集積回路向けのトランジスタにおいてノイズを格段に低減させる技術が強く求められている。産総研は、微細化に適したフィンFETと呼ばれる新構造トランジスタの研究を推進してきた。特性ばらつきの低減は、特にデジタル集積回路の微細化・高性能化に貢献する。加えて、アナログ回路の微細化と高性能化を進めるための技術開発に取り組んできた。日本学術振興会より科学研究費(基盤研究B、課題番号26289113)の支援を受けて行ったものである。今回の技術は、特性ばらつきの抑制に有効である非晶質金属ゲートをフィンFETに導入することにより、通常の多結晶金属ゲート電極を用いる場合に比べ、低周波ノイズを劇的に低減させることに成功したものである。フィンFETのゲート電極は、一般的に多結晶金属が使用されている。図1に示すように、多結晶金属である窒化チタン(TiN)ゲート電極を持つフィンFETに加え、非晶質金属である窒化タンタルシリコン(TaSiN)をゲート電極に使用したフィンFETを作製した。非晶質金属ゲートを用いることで、トランジスタの動作を決める重要なパラメータであるしきい値電圧や相互コンダクタンスのばらつきが劇的に低減できることを既に発見しているので、今回はトランジスタのドレイン電流に生じるノイズレベルの測定と比較を行った。(右)図2に、多結晶金属ゲート電極と非晶質金属ゲート電極を持つフィンFETのドレイン電流の低周波ノイズ波形を示す。多結晶金属ゲート電極においては顕著なノイズが観測されているが、非晶質金属ゲート電極においてはノイズの振幅が非常に小さく抑えられていることが分かる。図3に、ノイズを構成する周波数の分布を示す。顕著なノイズが観測された多結晶金属ゲート電極の場合、フリッカノイズ特有の周波数に反比例する特性を示している。非晶質ゲート電極では、周波数に反比例する特性を示すフリッカノイズが顕著に抑制されていることが分かる。された低周波ノイズの抑制効果を、これまで一般的に集積回路に使用されてきたバルクプレーナ型トランジスタ、フィンFET同様に低ばらつきである特長をもつSOIプレーナ型トランジスタと比較した結果を図4に示す。これらの既存トランジスタでは、多結晶金属ゲートが使用されている。異なるトランジスタ構造の公平な比較のために、同じトランジスタサイズ(チャネル面積1ミクロン四方)のノイズレベルに換算して比較を行った。非晶質金属ゲートフィンFETは、他のトランジスタ構造に比べても約5分の1程度(0.21倍)までノイズが抑制されていることが分かる。このようなノイズ抑制効果が得られると、アナログ集積回路のチップ面積を5分の1まで縮小してもノイズ増加を引き起こすことがなく、集積回路のコスト低減のメリットをもたらすと期待される。0.21倍の面積縮小はゲート長を約半分に縮小できることに相当し、ノイズの増加を引き起こすことなく、さらに高速動作が可能なトランジスタをアナログ回路で利用できるようになる。普及促進が期待できる。今回の技術はデバイス製造企業だけでなく、最先端トランジスタを活用したアナログ回路設計企業においても活用可能な技術であり、これらの企業への技術移転、協働も念頭に研究を推進する。今後は、フィンFETにより実現可能な非常に短いゲート長のトランジスタのアナログ・高周波回路の試作を行い、回路レベルでのメリットの実証を目指す。◆フィンFETシリコン基板上に立体的に起立したチャネルを使用したトランジスタ。起立したシリコンチャネルが魚などのヒレに似ていることからフィンFETと呼ばれる。nm世代技術として初めて実用化された。[参照元へ戻る]◆フリッカノイズトランジスタにおいて発生するノイズの一つ。トランジスタチャネルの表面で電子が捕獲・放出されることにより生じる電位変化が電流の不規則な変動を引き起こし、このメカニズムにより発生するノイズのことを指す。ノイズの成分の大きさが周波数に反比例する特性があり、1/fノイズとしても知られ、特に低周波領域で回路の動作に悪影響を与える。トランジスタの大きさが小さくなり、チャネル中のキャリアの数が減少すると、相対的に一つの電荷の捕獲・放出の影響が大きくなる。このため、フリッカノイズの大きさは、トランジスタチャネルの面積に反比例して増加する傾向があり、スケーリング(寸法縮小)を行う際の障害となる。規則的な原子配列を持つ結晶に対して、原子配列が規則性を持たない固体の状態を非晶質と呼ぶ。配列を持たないため方向性がなく、多結晶のように結晶粒界を持たない均質な状態が得られる。[参照元へ戻る]◆特性ばらつき集積回路を構成する多数のトランジスタ個々の特性が、設計値からランダムに外れる現象を指す。トランジスタの寸法公差、素子中の不純物原子の数、ゲート電極を構成する結晶粒などに依存するため、設計素子寸法が小さくなると特性ばらつきが増大する傾向がある。これに対してノイズは、一つのトランジスタの電気的特性(例えばドレイン電流)が時間とともにランダムに変動する現象を指す。[参照元へ戻る]◆多結晶さまざまな向きの結晶の粒によって構成されている固体の状態を多結晶と呼ぶ。[参照元へ戻る]◆バルクプレーナ型トランジスタ一般的なシリコンCMOS集積回路で用いられているトランジスタ構造。トランジスタの寸法の縮小が進むにつれ、トランジスタをオフにした状態での漏れ電流や、シリコン基板中の不純物に起因するばらつきの問題が深刻化し、最先端の集積回路では他のトランジスタ構造に移行が進んでいる。[参照元へ戻る]◆SOIプレーナ型トランジスタ一般的なシリコンウエハー(バルクウエハー)に対して、薄いシリコンが絶縁膜を介して支持基板から分離されている基板(Silicon-On-Insulator、略してSOI基板と呼ばれる)を用いたトランジスタ。不純物を含まない薄いシリコンをチャネルに用いることで、トランジスタ寸法を縮小しても漏れ電流やばらつきの問題が発生しにくく、フィンFETと並んで最先端の集積回路で採用が始まっている。