サイト全体を簡単に検索できます。Ice*クイックリンク最も検索されている項目の検索結果については以下のクイックリンクもご利用できます。Generalご利用のブラウザーのバージョンは、このサイトでは推奨されていません。次のリンクのいずれかをクリックして、最新バージョンにアップグレードしてくださいますようお願いいたします。メモリー・インターフェイスのコンフィグレーションを指定します。利用可能なオプションは、プロトコルとターゲットにするFPGA製品によって異なります。メモリー・インターフェイスの動作周波数をMHzで指定します。Timingタブのメモリー・タイミング・パラメーターを更新する必要があります。最高のパフォーマンスを実現するためのPLLリファレンス・クロック周波数を自動的に計算することを指定します。異なるPLLリファレンス・クロック周波数を指定する場合は、このパラメーターのチェックボックスを解除します。このパラメーターにより、ユーザーが提供するPLLリファレンス・クロック周波数をIPに通知します。有効なPLLリファレンス・クロック周波数をリストから選択してください。リスト内の値は、メモリー・インターフェイスの周波数やユーザーロジックのクロックレートが変化した場合に変わる可能性があります。ジッター性能が向上するため、可能な限り最速のPLLリファレンス・クロック周波数を使用することが推奨されます。frequency」のオプションを選択していない場合にのみ必要になります。PLLリファレンス・クロック・ソースのピークからピークの位相ジッターを指定します。PLLリファレンス・クロックのクロックソースは、ジッター要件を満たしている、もしくはそれ以上である必要があります。BERで1.22psです。ユーザーロジックのクロック周波数とメモリーのクロック周波数の関係を指定します。FPGAからメモリーデバイスに送信されるメモリークロックが800MHzでトグルする場合、クォーターレートのインターフェイスは、FPGAのユーザーロジックが200MHzで動作することを意味します。利用可能なオプションのリストは、メモリープロトコルとデバイスファミリーによって異なります。パラメーターが追加表示され、既存のPLLに基づき追加の出力クロックを作成できるようになります。このパラメーターは、デザインで利用可能なPLLリソースを使い果たしている場合の代替クロック生成メカニズムを提供します。追加作成する出力クロックは、コアに供給することができます。クロックドメイン間でデータを転送する場合は、適切なクロックドメインクロッシング手法に従う必要があります。PLLから作成する追加の出力クロック数を指定します。コアクロック信号の周波数を指定します。コアクロック信号の位相シフトを指定します。コアクロック信号の周波数を指定します。コアクロック信号の位相シフトを指定します。コアクロック信号の周波数を指定します。コアクロック信号の位相シフトを指定します。コアクロック信号の周波数を指定します。コアクロック信号の位相シフトを指定します。Iconインテルのテクノロジーを使用するには、対応するハードウェア、ソフトウェア、またはサービスの有効化が必要となる場合があります。絶対的なセキュリティーを提供できる製品またはコンポーネントはありません。コストと結果は異なることがあります。その他の要因によって異なります。インテルの完全な法的通知と免責事項をご覧ください。インテルは人権を尊重し、人権侵害の発生を回避するように尽力しています。インテルの製品とソフトウェアは、国際的に認められている人権を侵害しない、または侵害の原因とならないアプリケーションに使用されることを目的としています。