17:12楽天、自動配送ロボットサービスを東京で本格稼働。13:09Steamのゲーム画面録画機能が正式公開。【特集】LANケーブルなんて自分で作ればいいじゃない。Proで試してみた要注意。Symposium)」が5月4日に米国カリフォルニア州アナハイムで始まった。2010での発表を目指して投稿された論文(投稿論文)の数は264件(レギュラーペーパー252件、レイトペーパー12件)。2009)の272件に比べるとわずかに減少した。採択された論文(発表論文)の数は178件。採択率は67.4%で昨年の64%を少し上回った。投稿論文を地域別にみると、北米地域が35%、欧州地域が29%、アジア太平洋地域が26%、東南アジアおよび中近東地域が10%となっている。昨年は地域別に、東南アジアおよび中近東地域の分類がなかったが、インドやアラブ諸国などの台頭が目立つ。組織別では大学が47%、企業が43%、公的研究機関が10%となっている。昨年は企業の投稿が51%を占めていたことから、企業による投稿が減少したことが分かる。景気後退の影響がうかがえる。●マルチレベルのNANDフラッシュが宇宙でも利用可能に5月4日の午前は、3件のキーノート講演が組まれていた。Lab)による講演が興味深かったので内容を一部ご紹介したい。Schone氏である。JPLは惑星探査や衛星探査などの探査プロジェクトを進めている。講演では火星探査機器の着陸アニメーションや木星の衛星探査プロジェクト(2020年打ち上げ予定)の概要などを紹介した。宇宙探査プロジェクトは大規模システムの開発と同様に、ハードウエアやソフトウエアなどのさまざまな要因が絡みあう複雑なプロジェクトである。そこにはいろいろな不具合や異常が発生する。JPLが不具合を要因別に分析したところ、システムの統合過程における検証/評価工程で最も多くの不具合が発生していた。一方で電子部品の不具合は全体の10%に満たず、非常に少なかった。一般的な大規模システムの開発と同じ傾向が、宇宙探査システムの開発でも生じていることが分かる。一方で、半導体メモリの選定に関しては興味深い事例を挙げていた。最初はNANDフラッシュメモリである。NANDフラッシュメモリには1個のメモリセルに1bitを記憶するシングルレベルセル(SLC)タイプと、1個のメモリセルに2bit(以上)を記憶するマルチレベルセル(MLC)タイプがあり、MLCタイプは記憶容量が2倍とれるものの、信頼性ではSLCタイプに劣るとされていた。このため、MLCタイプは宇宙用には使えないとJPLでは当初、考えられていた。Technologyとみられる)による信頼性データとJPLによる放射線テストの結果から、データ訂正機能といったデータ保護機能を付ければMLCタイプでも宇宙用に使えることが分かったという。続いてSRAMについて説明してくれた。SRAMでは低温環境に耐えられるかどうかに留意しており、マイナス55°Cのスクリーニングテストをかけているという。宇宙探査機器は地球を出発したら、人手で保守することは不可能だ。そのため、相当に厳しい条件で半導体デバイスをテストし、十分なマージンを持たせるようにしている。●抵抗変化メモリ素子のスイッチング不良5月4日の午後からは、採択された論文(発表論文)を口頭で発表する講演セッションとなった。ここでは次世代不揮発性メモリの信頼性を研究した講演が興味を引いた。Memory)に関する研究である。と1個のメモリセル選択トランジスタでメモリセルを構成する。抵抗素子の抵抗値を大きく変えることで論理値(高または低)を記憶する仕組みだ。メモリセルの基本的な構造は、DRAMと同じである。DRAMは1個のメモリセル選択トランジスタと1個の記憶用キャパシタでメモリセルを構成している。DRAMと違うのは、電源を切っても抵抗素子の論理値(物理的には抵抗値)が保存されること。DRAMなみの記憶容量を有する高密度な不揮発性メモリを、ReRAMは原理的には実現できることになる。普通、金属/絶縁膜/金属の3層構造を採る。絶縁膜材料には、各種の金属酸化物が試みられている。銅酸化物やニッケル酸化物、ジルコニウム酸化物、ハフニウム酸化物、タンタル酸化物などだ。不良モードを調べたのがGLOBALFOUNDRIESである。Chen氏(講演番号2C.2)。データ記憶用素子は抵抗値が低い(電流が高い)セット状態と、抵抗値が高い(電流が低い)リセット状態のどちらかの状態をとる。Chen氏は、以下の4種類の不良モードを想定した。(1)セット状態にならない(電流が不足する)不良(セット不良)(2)リセット状態にならない(電流が流れてしまう)不良(リセット不良)(3)セット状態から時間を経過して抵抗値が上昇する不良(データ損失タイプ1不良)(4)リセット状態から時間を経過して抵抗値が低下する不良(データ損失タイプ2不良)そしてこれら4種類の不良がどの程度の頻度で発生するかを調べた。絶縁膜の材料は銅酸化物(Cu2O)である。64Kbitのメモリセルアレイを試作し、実際にデータを書き換えてチェックしている。(1)のセット不良は、発生頻度が最も低い。電圧印加条件を制御することで不良発生ゼロを実現している。(2)のリセット不良は、発生頻度が最も高い。印加電圧が低いとリセットが不十分になり、電流が下がらない。印加電圧が高いとセット状態が強化され、電流がかえって上がってしまう。絶縁膜が損傷を受ける。最適な印加条件を求めることが重要であるとした。(3)のデータ損失タイプ1不良と(4)のデータ損失タイプ2不良では、タイプ2不良が少なく、タイプ1不良が多い。リセット状態の方が本質的に安定な状態であるため、タイプ2不良は起こりにくいという。これらの結果から、ReRAMではリセット不良が書き換え回数寿命に大きく影響することが明らかになった。Memory)は、特定の化合物材料が結晶相とアモルファス相(ガラスと似た状態)の間を行き来する性質(相変化)をデータの記憶に利用している。結晶相では電気抵抗が低く、アモルファス相では電気抵抗が高い。材料には普通、カルコゲナイド系合金のゲルマニウム・アンチモン・テルル(GST:GeSbTe)を使う。GSTに比較的大きくて短い電流パルスを流して加熱し、急激に溶かして急激に冷やす。すると、GSTはアモルファス相となり、電気抵抗が高い状態(高抵抗状態)になる。GSTは結晶相となり、電気抵抗が低い状態(低抵抗状態)に変化する。電源をオフにしてもこの状態が保たれるので、不揮発性メモリのデータ記憶素子として利用できる。このようにPCMは加熱によってデータを書き込む。ここで注意すべきなのが、データを書き込むメモリセルを加熱すると、隣接するメモリセルも加熱されてしまうことだ。Universityは、PCMのセルに温度変化が与える影響を調べ、その結果を発表した。Kim氏である(講演番号2C.5)。Kim氏らの研究グループはPCMのセルと白金(Pt)抵抗の微小なヒーターを組み合わせたテスト素子を試作し、温度変化がセルの特性に与える影響を調べた。加熱による影響として懸念されるのは、アモルファス相から結晶相への変化である。この相変化はセルの電流が急激に上昇することで検知できる。ヒーターで200°Cにセルを加熱して電流を測定したところ、加熱開始後10msくらいでセル電流が一気に上昇した。実際の温度変化は200°Cよりもずっと少ないと考えられる。そこで60°C程度の温度に加熱したときに、セル特性がどのように変化するかを調べた。アモルファス相のセルは加熱により、一部が結晶化した。このため、セルのしきい電圧が変化した。この変化は加熱条件によってはかなり大きく、1.4Vのしきい電圧が半分の0.7Vに低下することもあった。PCMの設計では、熱の影響を考慮すべきであることが分かる。データ記憶素子への書き込みに熱を使うため、隣のデータ記憶素子も暖められてしまう。試作したテスト素子の構造。PCMセルと白金(Pt)抵抗ヒーターを重ねてあるReRAMやPCMなどの次世代不揮発性メモリは、新しい材料を使うだけに、既存の半導体メモリに比べると未知の部分が少なくない。信頼性に関連した研究成果が今後も継続して出てくることを期待できる分野だ。