500MHzとIntelが発表。Tannerの0.18ミクロン版。2次キャッシュをオンチップに統合。統合する2次キャッシュサイズは256KBから。512KB~2MBを統合するバージョンも登場すると言われる。133MHzのフロントサイドバスで、600MHzからスタートすると見られている。99年後半とIntelがIDFで発表したが、それ以降、少し後ろへずれ込んでいる。99年遅くか2000年初めと見られる。Willametteのサーバー/ワークステーション版。深いパイプライン、命令トレースキャッシュ、分岐予測の強化、大容量2次キャッシュの統合、3.2GB/秒のフロントサイドバス帯域幅。0.18ミクロンで登場。Mに対応し、フロントサイドバスは128bits幅で200MHzと言われる。統合する2次キャッシュは最大2MB程度か。目標は1GHzかそれ以上とIntelが発表。2000年遅くか2001年初めとIntelが公表。IA-64の第1世代プロセッサ。IA-32ハードウェア互換...。Fosterと同程度の性能で、IA-32バイナリの実行ではFosterの方が高速のことも。