b'\n_START_ARTICLE_\nLogiikkasynteesi\n_START_PARAGRAPH_\nLogiikkasynteesi tarkoittaa elektroniikan suunnitteluautomaation (engl. Electronic Design Automation, EDA) osa-aluetta, jossa digitaalipiirin k\xc3\xa4ytt\xc3\xa4ytymist\xc3\xa4 kuvaava abstrakti malli muunnetaan mahdollisimman automaattisesti esimerkiksi logiikkaporteista tai suuremmista logiikkalohkoista koostuvaksi fyysisesti toteuttamiskelposeksi toteutukseksi. Koska mikropiirien monimutkaisuus kasvaa Mooren lain mukaisesti, suunnittelukapasiteettia lis\xc3\xa4\xc3\xa4v\xc3\xa4 logiikkasynteesi on nyky\xc3\xa4\xc3\xa4n t\xc3\xa4rke\xc3\xa4 osa digitaalisuunnittelua. Logiikkasynteesin ansiosta voidaan automaattisesti suorittaa useat ty\xc3\xb6l\xc3\xa4\xc3\xa4t suunnitteluvaiheet, jotka ennen jouduttiin tekem\xc3\xa4\xc3\xa4n k\xc3\xa4sin. Jotta suunnittelun tuottavuus pysyisi samana vaikka kompleksisuus kasvaa, on synteesin l\xc3\xa4ht\xc3\xb6kohtana olevaa abstraktiotasoa pyritty kasvattamaan. T\xc3\xa4ll\xc3\xb6in suunnittelijat pystyv\xc3\xa4t keskittym\xc3\xa4\xc3\xa4n yh\xc3\xa4 suurempiin kokonaisuuksiin.\n_START_SECTION_\nSynteesin kulku\n_START_PARAGRAPH_\nYleens\xc3\xa4 laitteistosynteesin l\xc3\xa4ht\xc3\xb6kohtana on laitteistokuvauskielell\xc3\xa4 kirjoitettu malli. Synteesity\xc3\xb6kaluksi kutsuttua ohjelmistoa k\xc3\xa4ytt\xc3\xa4m\xc3\xa4ll\xc3\xa4 t\xc3\xa4t\xc3\xa4 mallia muokataan enemm\xc3\xa4n tai v\xc3\xa4hemm\xc3\xa4n automaattisesti kohti kuvausta, joka voidaan fyysisesti toteuttaa k\xc3\xa4yt\xc3\xb6ss\xc3\xa4 olevalla piiritekniikalla. Vaiheiden v\xc3\xa4lill\xc3\xa4 voidaan muun muassa arvioida t\xc3\xa4yttyv\xc3\xa4tk\xc3\xb6 pinta-alalle, tehonkulutukselle, ajoituksille ja suorituskyvylle asetetut vaatimukset, ja verifioida piirin toiminta k\xc3\xa4yt\xc3\xb6ss\xc3\xa4 olevien tarkentuvien toteutukseen liittyvien tietojen valossa. Synteesity\xc3\xb6kalut ovat yleens\xc3\xa4 monimutkaisia, ja k\xc3\xa4ytt\xc3\xa4j\xc3\xa4 pystyy antamaan ty\xc3\xb6kalulle ohjeita esimerkiksi siit\xc3\xa4 mink\xc3\xa4laisia ominaisuuksia ty\xc3\xb6kalun tulisi pyrki\xc3\xa4 optimoimaan (esimerkiksi pinta-ala, nopeus) ja mitk\xc3\xa4 lohkot ovat kaikkein kriittisimpi\xc3\xa4. Piiriteknologiaan liittyv\xc3\xa4 teknologiakirjasto kertoo ty\xc3\xb6kalulle mink\xc3\xa4laiset rakenteet ovat fyysisesti toteutettavissa. Mukaan voidaan liitt\xc3\xa4\xc3\xa4 my\xc3\xb6s kolmannelta osapuolelta ostettuja IP-lohkoja(engl. Intellectual Property). Synteesity\xc3\xb6kalusta voidaan lopulta saada ulos esimerkiksi piirustukset ASIC-piirille, tai ohjelmointitiedosto ohjelmoitavalle logiikkapiirille (engl. Programmable Logic Device, PLD) kuten FPGA:lle.'