본 발명 의 제 4 특징 에 따른 디바이스 는 복수 의 마이크로프로세서 파이프라인 스테이지 ; 적어도 마이크로프로세서 파이프라인 스테이지 를 제 1 전압 에 결합 시키 는 p - 형 멀티 게이트 전계 효과 트랜지스터 ( MuGFET ) ; 및 적어도 마이크로프로세서 파이프라인 스테이지 를 제 2 전압 에 결합 시키 는 n - 형 MuGFET 를 포함 하 는 것 을 특징 으로 한다 .