제어 게이트 전극 은 , 드레 인 측 에 가장 가까이 위치 하 는 메모리 셀 트랜지스터 ( MT ) 로부터 의 순서 로 워드 선 들 ( WL 0 내지 WLn ) 에 연결 된다 . 따라서 , 워드 선 ( WL 0 ) 에 연결 되 는 메모리 셀 트랜지스터 ( MT ) 의 드레 인 은 상기 선택 트랜지스터 ( ST 1 ) 의 소스 에 연결 되 며 , 워드 선 ( WLn ) 에 연결 되 는 메모리 셀 트랜지스터 ( MT ) 의 소스 는 상기 선택 트랜지스터 ( ST 2 ) 의 드레 인 에 연결 되 어 있 다 .