레지스터 ( 97 ) 의 데이터 입력 에 는 , 선택 회로 ( 96 ) 로부터 출력 되 는 신호 가 입력 되 고 있 다 . 또한 , AND 회로 ( 98 ) 에 는 , 신호 ( change _ mode ) 와 , 클록 신호 ( CLK ) 가 입력 되 고 있 고 , 그 출력 이 레지스터 ( 97 ) 의 클록 입력 에 입력 되 고 있 다 . 따라서 , 예 를 들 면 , 신호 ( change _ mode ) 가 L 레벨 로부터 H 레벨 로 변화 되 는 타이밍 에서 , 선택 회로 ( 96 ) 로부터 출력 되 고 있 는 신호 ( n _ STATE ) 가 레지스터 ( 97 ) 에 받아들여진다 . 또한 , 레지스터 ( 97 ) 는 , 게이 티 드 클록 에 의해 구성 되 어 있 고 , 클록 신호 ( CLK ) 가 다음 에 L 레벨 로부터 H 레벨 로 변화 되 는 타이밍 에서 신호 ( STATE ) 가 변화 된다 .