도 4 b 를 참조 하 면 , 제 1 트랜지스터 ( TR 1 ) 는 제 1 안정 화 층 ( 123 ) 및 제 1 산소 확산 배리 어 층 ( 124 ) 둘 다를 포함 하 는 반면 , 제 2 트랜지스터 ( TR 2 ) 는 제 2 안정 화 층 ( 223 ) 은 포함 하나 제 2 산소 확산 배리 어 층 ( 224 , 도 4 a 참조 ) 을 포함 하 지 않 을 수 있 다 . 즉 , 제 2 문턱 전압 제어 층 ( 225 ) 은 제 2 안정 화 층 ( 223 ) 바로 상 에 위치 할 수 있 다 . 제 2 트랜지스터 ( TR 2 ) 의 문턱 전압 제어 를 위해 제 2 트랜지스터 ( TR 2 ) 는 제 2 산소 확산 배리 어 층 ( 224 , 도 4 a 참조 ) 을 포함 하 지 않 을 수 있 다 . 예 를 들 어 , 제 1 트랜지스터 ( TR 1 ) 가 p 형 트랜지스터 이 고 , 제 2 트랜지스터 ( TR 2 ) 가 n 형 트랜지스터 이 고 , 제 2 산소 확산 배리 어 층 ( 224 , 도 4 a 참조 ) 이 비교 적 높 은 일함수 를 가지 는 물질 로 구성 되 는 경우 , 문턱 전압 제어 를 위해 제 2 트랜지스터 ( TR 2 ) 는 제 2 산소 확산 배리 어 층 ( 224 , 도 4 a 참조 ) 을 포함 하 지 않 을 수 있 다 .