" 도 16 b 는 사례 1 에 있 어서 데이터 래치 들 에 저장 된 데이터 를 나타낸다 . "" 단계 "" 는 도 7 a 에 표시 된 단계 번호 를 말 한다 . 단계 1 에서 ", WLn 에 대한 하위 페이지 데이터 및 상위 페이지 데이터 가 , 사용 된 프로그래밍 의 타입 에 따라 , LDL 및 UDL 과 같 은 래치 들 에 저장 될 수 있 고 그리고 / 또는 캐시 ( cache ) 될 수 있 다 . 데이터 의 상위 페이지 및 하위 페이지 의 저장 에 관한 특정 세부 사항 은 제공 되 지 않 는데 , 왜냐하면 임의 의 적절 한 기법 이 사용 될 수 있 기 때문 이 다 . WLn 에 있 어서 의 모든 상태 들 에 대한 프로그래밍 속도 데이터 가 DL 1 에 기입 되 며 , 매 후속 프로그램 펄스 마다 판독 된다 . 단계 2 에서 , WLn + 1 에 있 어서 의 모든 상태 들 에 대한 프로그래밍 속도 데이터 가 DL 2 에 기입 되 며 , 매 후속 프로그램 펄스 마다 판독 된다 . 이러 한 시간 동안 DL 1 에서 의 데이터 는 단순히 유지 된다 . 단계 3 은 래치 데이터 를 변경 시키 지 않 고 , DL 1 이 각각 의 프로그램 펄스 이전 에 판독 되 며 , 프로그래밍 국면 의 끝 에서 리셋 된다 . 단계 4 에서 , WLn + 2 에 있 어서 의 모든 상태 들 에 대한 프로그래밍 속도 데이터 로 DL 1 이 기입 되 고 각각 의 후속 프로그램 펄스 들 마다 판독 된다 . 단계 5 에서 , DL 2 는 , WLn + 1 에 있 어서 의 모든 상태 들 에 대한 프로그래밍 속도 데이터 를 획득 하 기 위해 각각 의 프로그램 펄스 이전 에 판독 된다 . 단계 5 의 끝 에서 , WLn + 1 은 프로그래밍 을 끝내 고 , 이 에 따라 WLn + 2 에 속하 는 저장 소자 들 에 대한 프로그램 속도 정보 는 이제 더 이상 요구 되 지 않 는다 . 따라서 , DL 2 는 WLn + 2 의 프로그래밍 끝 에서 리셋 된다 . 데이터 가 결정 되 거나 혹은 판독 되 자마자 프로그램 속도 데이터 가 저장 소자 들 에 적용 된다 .