제 1 인덕 터 ( 15 ) 와 제 2 인덕 터 ( 16 ) 의 일단 은 드레 인 측 전압 원 AVD 에 각각 접속 되 어 있 다 . 제 1 인덕 터 ( 15 ) 와 제 2 인덕 터 ( 16 ) 의 타단 은 제 4 MOS 트랜지스터 ( 21 ) 와 제 5 MOS 트랜지스터 ( 22 ) 의 드레 인 에 각각 접속 되 어 있 다 . 제 4 MOS 트랜지스터 ( 21 ) 와 제 5 MOS 트랜지스터 ( 22 ) 의 드레 인 은 증 폭부 의 출력 으로 되 어 있 다 . 따라서 , 제 4 MOS 트랜지스터 ( 21 ) 와 제 5 MOS 트랜지스터 ( 22 ) 로 출력 트랜지스터 회로 를 구성 하 고 있 다 . 회로 시 동시 에 동작 하 도록 , 본 실시 예 는 제 4 MOS 트랜지스터 ( 21 ) 와 제 5 MOS 트랜지스터 ( 22 ) 의 게이트 에 바이어스 전압 B 1 을 부여 한다 .