도 1 에서 는 소스 / 드레 인 전극 ( 120 a , b ) 이 게이트 전극 ( 160 ) 의 하부 에 배치 된 스 태거 드 ( staggered ) 형 유기 박막 트랜지스터 이나 , 물론 이외 의 다양 한 유기 박막 트랜지스터 에 도 본 발명 이 적용 될 수 있 음 은 물론 이 다 . 예컨대 도 2 에 도시 된 것 과 같이 게이트 전극 ( 160 ) 이 하부 에 배치 되 고 이 를 덮 도록 게이트 절 연막 ( 150 ) 이 구비 되 며 , 그 상부 에 유기 반도체 층 ( 140 ) 이 구비 되 고 그 상부 에 소스 / 드레 인 전극 ( 120 a , b ) 이 배치 된 인 버티 드 스 태거 드 ( inverted staggered ) 형 유기 박막 트랜지스터 에 도 본 발명 이 적용 될 수 있 음 은 물론 이 다 .