다른 실시 예 들 에서 , 본 발명 개시 는 집 적 칩 에 관한 것 이 다 . 집 적 칩 은 , 기판 위 의 하부 유전체 구조물 내 에 배치 된 복수 의 하부 상호 연결 층 들 ; 하부 유전체 구조물 위 에 배치 되 고 개구 를 규정 하 는 측벽 들 을 갖 는 하부 절연 구조물 ; 개구 를 관통 하 여 복수 의 하부 상호 연결 층 들 까지 연장 된 강유전체 랜덤 액세스 메모리 ( FeRAM ) 디바이스 - 상기 FeRAM 디바이스 는 , 하부 절연 구조물 의 윗면 과 측벽 들 을 따라 배열 된 하부 전극 ( 하부 전극 은 , 하부 전극 의 윗면 내 에 제 1 리세 스 를 규정 하 도록 수평 연 장면 에 결합 된 내부 측벽 들 을 가짐 ) , 하부 전극 상 에 배치 된 강유전체 물질 , 및 강유전체 물질 상 에 배치 된 상부 전극 을 포함 함 -; 및 상기 상부 전극 상 에 배치 된 하드 마스크 를 포함 하 며 , 강유전체 물질 , 상부 전극 , 및 하드 마스크 는 하부 전극 의 최저 면 위 에 배치 된 리세 스 를 규정 하 는 측벽 들 을 각각 갖 는다 . 일부 실시 예 들 에서 , 상부 전극 은 강유전체 물질 의 윗면 바로 위 로부터 하부 전극 의 최저 면 바로 위 까지 횡 측 으로 연장 된 윗면 을 가지 며 , 상기 상부 전극 의 윗면 전체 는 강유전체 물질 의 윗면 으로부터 수직 위 에 있 다 . 일부 실시 예 들 에서 , 상부 전극 의 윗면 은 곡면 이 다 . 일부 실시 예 들 에서 , 집 적 칩 은 하드 마스크 상 에 배치 된 보호 층 을 더 포함 하 고 , 보호 층 은 하부 전극 의 최저 면 위 에 배치 된 추가 적 인 리세 스 를 규정 하 는 측벽 들 을 갖 는다 . 일부 실시 예 들 에서 , 하부 절연 구조물 의 윗면 을 따라 연장 된 수평 평면 은 상부 전극 의 측벽 들 과 교차 한다 . 일부 실시 예 들 에서 , 집 적 칩 은 하부 전극 의 윗면 바로 위 에 있 는 위치 에서 상부 전극 의 윗면 과 접촉 하 는 상부 상호 연결 구조물 을 더 포함 한다 . 일부 실시 예 들 에서 , 집 적 칩 은 하부 전극 의 최저 면 바로 위 에 있 는 위치 에서 상부 전극 의 윗면 과 접촉 하 는 상부 상호 연결 구조물 을 더 포함 한다 . 일부 실시 예 들 에서 , 집 적 칩 은 하드 마스크 위 에 배치 된 보호 층 을 더 포함 하 고 , 보호 층 은 보호 층 의 윗면 을 따라 연장 된 수평 평면 에 대해 측정 된 0 이 아닌 각도 로 상부 상호 연결 구조물 과 교차 하 는 측벽 들 을 갖 는다 .