몇몇 실시 예 에 따른 저항성 메모리 장치 의 마진 보상 회로 ( 250 ) 는 복수 의 로컬 워드 라인 노드 들 ( MW 1 내지 MWn ) 각각 에 의해 게이팅 되 는 복수 의 마진 보상 스위치 들 을 포함 할 수 있 다 . 본 도면 에서 복수 의 마진 보상 스위치 들 은 복수 의 마진 보상 NMOS 트랜지스터 들 ( MCNT 1 내지 MCNTn ) 인 것 으로 설명 한다 .