도 17 를 참조 하 면 , 각각 의 비트 라인 들 ( BL 0 , BL 1 ) 에 제 1 및 제 2 셀 스트링 들 ( CS 1 , CS 2 ) 이 연결 될 수 있 다 . 여기 서 , 제 1 셀 스트링 ( CS 1 ) 은 서로 직렬 연결 된 제 1 내지 제 3 스트링 선택 트랜지스터 들 ( SST 1 , SST 2 , SST 3 ) 을 포함 할 수 있 으며 , 제 2 셀 스트링 ( CS 2 ) 은 서로 직렬 연결 된 제 1 및 제 2 스트링 선택 트랜지스터 들 ( SST 1 , SST 2 ) 을 포함 할 수 있 다 .