한편 , 상술 한 실시 예 에서 는 미세 사이즈 의 비트 라인 패턴 의 형성 방법 에 대해 설명 하 였으나 , 본 발명 은 게이트 라인 과 같 은 반도체 소자 의 모든 미세 사이즈 의 라인 패턴 형성 방법 에 적용 가능 하 다 . 따라서 , 게이트 라인 에 적용 하 는 경우 , 패 터닝 되 는 물질 은 폴리 실리콘 막 , 텅스텐 실리사이드 막 및 하드 마스크 질화 막 의 적층 일 수 있 다 .