도 4 에 도시 된 바 와 같이 , 저 전력 트랜지스터 ( 114 a ) 는 NMOS 이 고 , 도통 될 ( conduct ) 때 셀 유닛 ( 110 ) 을 연결 해제 하 는 역할 을 한다 . 상부 전력 트랜지스터 ( 114 c ) 는 PMOS 이 고 , 도통 될 때 셀 유닛 ( 110 ) 을 포함 하 는 역할 을 한다 . 하나 의 NMOS 및 하나 의 PMOS 트랜지스터 를 사용 한다는 것 은 양쪽 전력 트랜지스터 ( 114 a , 114 c ) 를 통해 공유 되 는 주어진 입력 신호 ( 하이 또는 로우 ) 가 항상 하나 의 트랜지스터 를 턴 온 하 고 다른 하나 를 턴 오프 함 으로써 셀 쇼트 회로 를 피하 는 것 을 의미 한다 . 입력 신호 가 변경 되 면 ( 하이 에서 로우 로 또는 그 반 대로 ) , 저항기 ( 134 ) 는 전력 트랜지스터 ( 114 ) 중 하나 가 다른 것 보다 큰 제어 게이트 전류 를 수신 하 게 하 고 , 이 는 제 2 트랜지스터 가 도통 하 기 전 에 도통 을 중단 하 게 한다 . 이 실시 예 에서 , 2 개 의 게이트 트랜지스터 ( 114 b ( NMOS ) 및 114 d ( PMOS ) ) 및 관련 저항기 ( 136 및 138 ) 는 절연 전자 장치 ( 132 ) 가 제공 하 는 저 - 전류 신호 를 취하 여 , 이 를 전력 트랜지스터 ( 114 ) 를 구동 하 기 위한 충분히 고 - 전류 인 신호 로 변환 하 는 데 사용 된다 .