이웃 하 는 분압 저항 들 ( R 1 , R 2 ) 사이 에서 , 제 11 내지 제 16 NMOS 트랜지스터 들 ( NM 11 내지 NM 16 ) 의 게이트 단자 는 제 2 인버터 들 ( INV 2 ) 의 각 출력 단자 에 1 : 1 로 접속 되 고 제 11 내지 제 16 NMOS 트랜지스터 들 ( NM 11 내지 NM 16 ) 의 소스 단자 는 분압 저항 들 사이 에 존재 하 는 6 개 의 아날로그 감마 전압 출력 노드 들 에 1 : 1 로 접속 된다 . 그리고 제 11 내지 제 16 NMOS 트랜지스터 들 ( NM 11 내지 NM 16 ) 의 드레 인 단자 는 샘플링 부 ( 225 ) 의 입력단 자 들 에 1 : 1 로 접속 된다 . 이러 한 제 11 내지 제 16 NMOS 트랜지스터 들 ( NM 11 내지 NM 16 ) 은 제 2 반 전부 들 ( INV 2 ) 의 출력 에 따라 상기 아날로그 감마 전압 출력 노드 들 을 샘플링 부 ( 225 ) 의 입력단 자 들 에 선택 적 으로 접속 시켜 디지털 데이터 를 아 날로 그 데이터 로 변환 한다 .