도 3 c 를 참조 하 면 , D 캐시 미스 에 대한 예시 적 이벤트 기록 ( 320 ) 이 제시 된다 . 이벤트 기록 ( 320 ) 의 구조 는 도 3 a 및 도 3 b 각각 에 도시 된 이벤트 기록 ( 305 및 310 ) 과 유사 하 다 . 그러나 , 도 3 c 에 도시 된 바 와 같이 , 이벤트 ID 는 삼 ( 3 ) 이 고 , 이것 은 이러 한 이벤트 기록 을 D 캐시 미스 이벤트 기록 으로 지정 한다 . 이벤트 특정 플래그 필드 는 31 : 28 비트 위치 에서 두 개 의 플래그 들 을 포함 한다 . 비트 위치 31 : 28 을 포함 하 는 이러 한 플래그 들 은 각각 , SRC 및 DAV 이 다 . 일 실시 예 에서 , SRC 비트 들 은 요청 된 데이터 에 대한 소스 의 3 비트 인코딩 을 나타낸다 . SRC 인코딩 들 의 예시 적 세트 가 표 1 에 제시 되 지만 , 다른 인코딩 들 이 가능 하 고 고려 될 수 있 다 . DAV 비트 는 , 만약 데이터 어드레스 가 유효 하 다면 , 로직 일 ( 1 ) 이 고 , 만약 데이터 어드레스 가 유효 하 지 않 다면 , 로직 제로 ( 0 ) 이 다 . 도 3 a 와 마찬가지 로 , 도 3 c 의 바이트 들 8 : 15 도 또한 명령 어드레스 를 포함 한다 . 추가 적 으로 , " 바이트 들 16 : 23 은 메모리 참조 의 어드레스 를 나타낸다 ( 만약 DAV 비트 = 1 이 라면 ) . 이벤트 특정 데이터 바이트 들 이 "" 레이턴 시 ( Latency ) "" 로 지정 되 어 있 고 ", 아래 에서 더 설명 되 는 바 와 같이 , ( 싸이클 에서 의 ) 캐시 미스 의 전체 레이턴 시 를 표시 한다 .