또한 , 상기 특허 문헌 1 에 의하 면 , PCR 보정 회로 에 있 어서 의 외부 부착 의 VCO 발진기 와 평활 회로 를 이용 한 PLL 제어 방식 에 대하 여 , 부품 점수 나 회로 규모 를 줄이 고 , 또한 , 비교 적 용이 한 제어 방법 으로 실현 가능 한 PCR 보정 회로 를 달성 하 기 위해서 , 비트 레이트 변환 전 의 PCR 입력 타이밍 과 비트 레이트 변환 후 의 출력 PCR 타이밍 의 시간 차 값 을 산출 하 여 , 그 시간 차 값 을 입력 PCR 값 에 가산 한 값 을 보정 PCR 값 으로서 비트 레이트 변환 후 의 PCR 값 과 치환 하 도록 한 구성 은 알려져 있 지만 , 그러나 , 복수 다중 된 프로그램 에 대하 여 , 다중 프로그램 수 만큼 의 PCR 보정 용 PLL 회로 ( VCXO , STC 카운터 ) 를 필요 로 하 지 않 고 , 부품 점수 나 회로 규모 를 줄여 , 비교 적 용이 한 제어 방법 으로 실현 가능 한 PCR 보정 회로 를 제공 하 는 것 에 관해서 는 개시 되 어 있 지 않 았 다 .