일부 실시 예 들 에서 , 액세스 디바이스 들 ( 104 a ~ 104 b ) 은 , 기판 ( 102 ) 으로부터 수직 위 로 있 고 소스 영역 ( 104 s ) 과 드레 인 영역 ( 104 d ) 사이 에서 횡 측 으로 배열 된 게이트 전극 ( 104 g ) 을 각각 포함 한다 . 게이트 전극 ( 104 g ) 은 워드 라인 ( WL 1 또는 WL 2 ) 에 결합 될 수 있 는 반면 , 소스 영역 ( 104 s ) 은 소스 라인 ( SL ) 에 결합 될 수 있 다 . 드레 인 영역 ( 104 d ) 은 FeRAM 디바이스 ( 208 a 또는 208 b ) 중 하나 에 결합 되 고 , FeRAM 디바이스 ( 208 a 또는 208 b ) 중 하나 는 비트 라인 ( BL 1 또는 BL 2 ) 에 추가 로 결합 된다 .