본 발명 의 일 실시 예 에 있 어서 , 상기 제 1 트랜지스터 는 기판 상 에 제공 된 액티브 패턴 ; 상기 액티브 패턴 에 각각 연결 된 소스 전극 및 드레 인 전극 ; 게이트 절 연막 을 사이 에 두 고 상기 액티브 패턴 과 중첩 하 는 게이트 전극 ; 및 상기 게이트 전극 을 커버 하 고 순차 적층 된 제 1 층간 절 연막 , 제 2 층간 절 연막 및 제 3 층간 절 연막 을 구비 하 는 층간 절 연막 을 포함 할 수 있 다 .