여기 에서 , 선택 라인 ( Ls ) 및 전원 전압 라인 ( Lv ) 은 , 예 를 들 면 도 5 a , 도 5 b 에 나타내 는 바 와 같이 , 저 저항 화 를 도모 하 기 위해 하층 배선 층 ( Ls 1 , Lv 1 ) 과 상층 배선 층 ( Ls 2 , Lv 2 ) 을 적층 한 배선 구조 를 갖 고 있 는 것 이 라도 좋 다 . 예 를 들 면 하층 배선 층 ( Ls 1 , Lv 1 ) 은 트랜지스터 ( Tr 11 , Tr 12 ) 의 게이트 전극 ( Tr 11 g , Tr 12 g ) 과 동일 층 이 며 , 또한 해당 게이트 전극 ( Tr 11 g , Tr 12 g ) 을 형성 하 기 위한 게이트 메탈 층 을 패 터닝 함 으로써 해당 게이트 전극 ( Tr 11 g , Tr 12 g ) 과 같 은 공정 으로 형성 된다 .