따라서 , 이웃 하 는 트랜지스터 들 ( TR 1 내지 TR 7 ) 사이 의 이격 거리 가 디자인 룰 에 따른 트랜지스터 간 의 최소 이격 거리 ( TD 1 ) 이하 인 경우 , 다시 말 해 , 리프 셀 영역 ( 1 ) 가장자리 와 마주 하 는 트랜지스터 ( TR 1 , TR 7 ) 사이 에 배치 되 는 더미 게이트 들 ( DG 1 , DG 8 ) 과 , 트랜지스터 ( < TR 1 , TR 2 >, < TR 2 , TR 3 >, < TR 4 , TR 5 >) 사이 에 배치 되 는 더미 게이트 들 ( DG 2 , DG 3 , DG 5 ) 은 이웃 하 는 트랜지스터 의 게이트 들 과 평행 하 는 바 형태 로 배치 된다 .