상기 목적 을 달성 하 기 위한 본 발명 의 반도체 소자 의 미세 패턴 형성 방법 은 , ( a ) 반도체 기판 상부 에 피식 각층 , 제 1 하드 마스크 층 , 제 2 하드 마스크 층 및 제 3 하드 마스크 층 을 순차 적 으로 형성 하 는 단계 ; ( b ) 제 3 하드 마스크 층 상부 에 반사 방지 막 , 제 1 감광막 을 형성 하 고 , 콘 택 홀 영역 을 노출 시키 는 제 1 감광막 패턴 을 형성 하 는 단계 ; ( c ) 제 1 감광막 패턴 을 리플 로우 시켜 예정 된 크기 로 상기 콘 택 홀 영역 을 축소 시키 는 단계 ; ( d ) 제 1 감광막 패턴 을 마스크 로 반사 방지 막 및 제 3 하드 마스크 층 을 식각 하 고 , 반사 방지 막 을 제거 하 여 제 3 하드 마스크 층 패턴 을 형성 하 는 단계 ; ( e ) 제 3 하드 마스크 층 패턴 의 더미 콘 택 영역 을 도포 하 는 제 2 감광막 패턴 을 형성 하 는 단계 ; ( f ) 제 2 감광막 패턴 및 제 3 하드 마스크 층 패턴 을 마스크 로 제 2 하드 마스크 층 을 식각 하 여 제 2 하드 마스크 층 패턴 을 형성 하 는 단계 ; ( g ) 제 2 하드 마스크 층 패턴 및 그 상부 구조물 을 마스크 로 제 1 하드 마스크 층 을 식각 하 여 제 1 하드 마스크 층 패턴 을 형성 하 는 단계 ; 및 ( h ) 제 1 하드 마스크 층 패턴 을 마스크 로 피식 각층 을 식각 하 고 , 제 1 하드 마스크 층 패턴 을 제거 하 여 콘 택 홀 을 포함 하 는 피 식각 층 을 형성 하 는 단계 를 포함 하 는 것 을 특징 으로 한다 .