본 발명 은 반도체 소자 의 제조 방법 에 관한 것 으로 , 리 세스 게이트 형성 시 게이트 가 기울어지 는 ( leaning ) 현상 을 방지 하 기 위해 , 활성 영역 및 소정 폭 의 소자 분리 막 상부 에 에피 택 셜 실리콘 층 을 성장 시켜 활성 영역 의 단축 방향 면적 을 확장 시킴 으로써 랜딩 플러그 면적 을 확보 하 여 셀 저항 을 개선 할 수 있 는 기술 이 다 .