이렇게 하 면 , 셀 영역 및 주변 회로 영역 의 단차 를 제거 하 기 위해 CTR ( cell topologt reduction ) 과 같 은 추가 적 인 마스크 및 식각 공정 이 요구 되 는 종래 의 방법 과 달리 , 상기 층간 절 연막 에 대해 상기 와 같 은 추가 적 인 마스크 및 식각 공정 이 요구 되 지 않 고 , CMP 공정 수행 만 으로 상기 셀 영역 및 주변 회로 영역 간 의 단차 를 제거 함 으로써 , 반도체 소자 의 공정 을 단순 화 시킬 수 있 으며 그 에 따른 반도체 소자 의 생산 비용 을 감소 시킬 수 있 다 .