상기 액정 패널 ( 102 ) 에 는 복수 의 화소 영역 을 정의 하 는 복수 의 게이트 라인 ( GL 0 ~ GLn ) 과 데이터 라인 ( DL 1 ~ DLm ) 이 배열 되 고 그 교 차부 에 는 박막 트랜지스터 ( TFT - 1 , TFT - 2 ) 와 상기 박막 트랜지스터 ( TFT - 1 , TFT - 2 ) 와 각각 연결 된 제 1 및 제 2 화소 전극 ( 116 a , 116 b ) 이 형성 되 어 있 다 .