도 6 에 도시 된 반도체 패키지 ( 100 ) 는 적층 형 ( stack ) 패키지 를 구현 하 기 위한 것 으로서 , 입출력 단자 로서 솔 더 볼 ( 18 ) 이 부착 되 는 다수 의 제 1 볼랜드 ( 12 ) 가 상면 에서 몰딩 영역 에 몰딩 된 몰딩 수지 ( 24 ) 밖 에 배열 되 고 , 또한 저면 에 는 제 2 볼랜드 ( 14 ) 가 배열 된 인쇄 회로 기판 ( 10 ) 을 이용 하 여 제조 된 것 이 다 .