다음 으로 ， 도 6 을 이용 하 여 , 이 실시 형태 에 따른 불휘발성 반도체 기억 장치 가 갖 는 제 1 , 제 2 어드레스 레지스터 ( 26 , 27 ) 의 구성 예 를 설명 한다 . 도시 한 바 와 같이 , 본 예 에 따른 어드레스 레지스터 는 , 예 를 들 면 , 페이지 n 의 데이터 판독 에서 , 내부 판독 의 페이지 어드레스 Add [ page ] 및 블록 어드레스 Add [ Block ] 을 유지 하 는 제 2 어드레스 레지스터 ( 27 ) 가 갖 는 내부 어드레스 레지스터 ( 35 , 36 - 1 , 36 - 2 ) 를 더 구비 하 고 있 다 . 그 때문 에 ， 페이지 n 의 데이터 판독 동작 에서 , 후술 하 지만 , 비지 기간 중 에 , 다음 페이지 m 의 판독 을 행하 기 위한 페이지 m 의 페이지 어드레스 Add [ page ] 및 블록 어드레스 Add [ Block ] 을 유지 할 수 있 는 구성 으로 되 어 있 다 .