제 2 내지 제 5 저항 변환 소자 ( 1900 _ 2 ~ 1900 _ 5 ) 의 논리 연산 결과 를 도 12 에 도시 된 논리 게이트 에 적용 하 면 , 제 2 센스 앰프 ( 1990 _ 2 ) 의 출력 은 도 19 ( b ) 의 S 가 된다 . 도 19 ( c ) 에 는 , 3 개 의 입력 값 들 ( A , B , Cin ) 에 따른 제 1 센스 앰프 ( 1990 _ 1 ) 내지 제 2 센스 앰프 ( 1990 _ 2 ) 값 이 도시 된다 . 도 19 ( c ) 를 참조 하 면 , 도 19 ( a ) 의 논리 회로 가 풀 애더 ( full adder ) 논리 연산 을 수행 하 는 것 을 알 수 있 다 .