제 2 출력 타이밍 제 어부 ( 88 D ) 는 논리 제 어부 ( 42 ) 에서 출력 되 어 하부 어드레스 구동 부 ( 도 5 의 43 D ) 의 버퍼 부들 ( 미 도시 , 도 11 의 BF 1 , BF 2 , 및 BF 3 과 동일 한 구성 임 ) 로 전송 될 칩 - 인 에이블 신호 들 ( 도 16 의 CEODD , CEEVEN 은 미 도시 ) 의 출력 타이밍 을 제어 한다 .