또한 , 도 15 a 및 15 b 에 도시 된 바 와 같이 , 본 발명 의 다른 실시 예 에 따른 디스플레이 장치 는 분리 소자 ( 700 ) 가 제 1 게이트 절 연막 ( 220 ) 상 에 순서 대로 적층 된 제 1 광폭 패턴 ( 751 ) , 제 1 협 폭 패턴 ( 761 ) , 제 2 광폭 패턴 ( 752 ) , 제 2 협 폭 패턴 ( 762 ) , 제 3 광폭 패턴 ( 753 ) , 제 3 협 폭 패턴 ( 763 ) , 및 제 4 광폭 패턴 ( 754 ) 를 포함 할 수 있 다 . 상기 제 1 광폭 패턴 ( 751 ) 은 제 1 박막 트랜지스터 의 제 1 게이트 전극 ( 230 ) 과 동일 한 물질 을 포함 할 수 있 다 . 상기 제 2 광폭 패턴 ( 752 ) 은 상기 제 1 박막 트랜지스터 ( 200 ) 의 제 1 소스 전극 ( 250 ) 및 제 1 드레 인 전극 ( 260 ) 과 동일 한 물질 을 포함 할 수 있 다 . 상기 제 3 광폭 패턴 ( 753 ) 은 제 2 박막 트랜지스터 ( 300 ) 의 제 2 게이트 전극 ( 330 ) 과 동일 한 물질 을 포함 할 수 있 다 . 상기 제 4 광폭 패턴 ( 754 ) 는 제 1 오버 코트 층 ( 150 ) , 제 2 오버 코트 층 ( 160 ) , 및 뱅크 절 연막 ( 170 ) 중 하나 와 동일 한 물질 을 포함 할 수 있 다 . 상기 제 1 협 폭 패턴 ( 761 ) , 상기 제 2 협 폭 패턴 ( 762 ) , 및 상기 제 3 협 폭 패턴 ( 763 ) 은 절연성 물질 로 형성 될 수 있 다 . 예 를 들 어 , 제 1 협 폭 패턴 ( 761 ) 은 실리콘 질화물 계 물질 ( SiNx ) 로 이루어진 제 1 층간 절 연막 ( 240 ) 및 제 1 중간 절 연막 ( 120 ) 과 동일 한 적층 구조 로 형성 될 수 있 다 . 따라서 , 제 1 협 폭 패턴 ( 761 ) 은 제 1 층간 절 연막 ( 240 ) 및 제 1 중간 절 연막 ( 120 ) 의 두께 의 합 과 동일 한 두께 를 가질 수 있 다 . 제 2 협 폭 패턴 ( 762 ) 은 실리콘 산화물 계 ( SiOx ) 물질 로 구성 된 분리 절 연막 ( 130 ) 과 동일 한 물질 일 수 있 다 . 제 2 협 폭 패턴 ( 762 ) 은 분리 절 연막 ( 130 ) 과 동일 한 마스크 공정 에 의하 여 형성 될 수 있 다 . 제 3 협 폭 패턴 ( 763 ) 은 실리콘 산화물 계 ( SiOx ) 물질 로 구성 된 보호 층 ( 345 ) 과 동일 한 물질 일 수 있 다 . 그리고 , 제 3 협 폭 패턴 ( 763 ) 은 보호 층 ( 345 ) 과 동일 함 마스크 공정 에 의하 여 형성 될 수 있 다 . 이 에 따라 , 본 발명 의 다른 실시 예 에 따른 디스플레이 장치 에서 는 분리 소자 ( 700 ) 의 구성 에 대한 자유도 가 향상 될 수 있 다 .