도 5 를 참조 하 면 , 제 1 자기 터널 접합 ( MTJ ) 및 제 2 MTJ 를 갖 는 비트 셀 에 비가역 상태 를 프로그래밍 하 는 방법 의 예시 적 인 실시 형태 의 플로우 다이어그램 이 도시 되 고 , 일반 적 으로 500 으로 지정 된다 . 예 시 적 인 예 로서 , 방법 ( 500 ) 은 도 1 의 메모리 디바이스 , 도 2 의 메모리 디바이스 , 도 3 의 시스템 , 또는 이 들 의 임의 의 조합 에 의해 수행 될 수 도 있 다 .