일반 적 으로 , 트랜지스터 에 널리 적용 된 수평 채널 을 갖 는 트랜지스터 는 디자인 룰 ( design rule ) 이 감소 함 에 따라 여러 가지 문제 를 유발 시켜 트랜지스터 의 축소 에 한계 가 있 다 . 축소 된 수평 채널 트랜지스터 의 가장 큰 문제점 으로 채널 의 길이 가 짧아져 발생 하 는 단채 널 효과 및 DIBL ( Drain Induced Barrier Lower ) 효과 등 을 들 수 있 다 . 통상 적 인 트랜지스터 에서 채널 의 길이 가 50 nm 이하 로 축소 되 면 공정 변수 에 의해 소자 특성 의 산포도 가 높 아 지 면서 채널 길이 가 30 nm 이하일 경우 단채 널 효 과 및 DIBL 효과 가 극심 해져 트랜지스터 가 정상 적 으로 동작 하 기 어려운 것 으로 알려져 있 다 .