상기 제 1 채널 ( 210 ) 은 제 1 샘플 - 홀드 회로 ( 또는 제 1 샘플 - 홀드 증폭기 ; 211 ) , 및 직렬 로 접속 된 복수 의 스테이지 들 ( 213 - 1 , 213 - 2 , ..., 213 - M ) , 및 제 1 디지털 보정 유닛 ( 215 ) 을 포함 한다 . 상기 제 1 샘플 - 홀드 회로 ( 211 ) 는 상기 제 1 클락 ( Φ 1 ) 과 상기 제 2 클락 ( Φ 2 ) 에 응답 하 여 아날로그 입력 신호 ( AIN 1 ) 를 수신 하 여 샘플링 하 고 , 샘플링 된 신호 를 증폭 하 고 , 증폭 된 전압 을 첫 번 째 스테이지 ( 213 - 1 ) 로 출력 한다 .