먼저 , 도 2 및 도 3 의 ( a ) 에 도시 된 바 와 같이 , 리셋 독 출 구간 동안 , 리셋 신호 ( Rx ) 에 의해 리셋 트랜지스터 ( MN 1 ) 가 턴 - 온 되 고 , 셀렉 트 신호 ( Sx ) 에 의해 셀렉 트 트랜지스터 ( MN 2 ) 가 턴 - 온 되 면 , 화소 ( 10 ) 로부터 리셋 신호 ( Vreset ) 가 독 출 된다 . 이런 상태 에서 스위칭 소자 ( SW 1 , SW 3 , SW 4 ) 가 온 ( 닫 힘 상태 ) 되 고 , 스위칭 소자 ( SW 2 ) 가 오프 ( 개방 상태 ) 되 면 , 리셋 신호 ( Vreset ) 는 스위칭 소자 ( SW 1 ) 를 통해 캐 패 시터 ( C 1 ) 에 샘플링 ( sampling ) 된다 . 이 에 따라 , " 캐 패 시터 ( C 1 ) 에 는 "" Vreset -( Vth + Voffset ) "" 이 저장 된다 . 여기 서 ", ' Vth ' 는 후속 비교기 로 기능 하 는 인버터 ( INV 1 ) 의 자기 바이어스 전압 이 고 , ' Voffset ' 은 화소 ( 10 ) 로부터 생성 되 어 독 출 되 는 옵 셋 이 다 .