반도체 소자 가 고집 적 화 되 면서 디자인 룰 ( design rule ) 과 칩 사이즈 ( chip size ) 가 급속 하 게 감소 되 고 있 다 . 특히 , DRAM ( Dynamic Random Access Memory ) 반도체 소자 의 집적도 가 증가 함 에 따라 회로 선폭 의 감소 가 요구 되 고 있 다 . 이 와 같이 회로 선폭 이 작 아 짐 에 따라 , 배선 의 프로파일 ( profile ) 이 불량 한 문제 가 발생 하 고 있 다 .