제 1 및 2 PLL 은 제각기 제 1 및 2 제어 신호 에 응답 하 여 선택 적 으로 인 에 이 블 되 거나 디스 에이블 되 도록 구성 될 수 있 다 . 제 1 PLL 이 인 에 이 블 될 시 에 , 제 1 PLL 은 제 1 입력 클록 신호 에 응답 하 여 다수 의 제 1 재생 된 클록 신호 를 생성 한다 . 제 2 PLL 이 인 에 이 블 될 시 에 , 제 2 PLL 은 제 2 입력 클록 신호 에 응답 하 여 다수 의 제 2 재생 된 클록 신호 를 생성 한다 .