도 1 은 일부 실시 예 에 따른 적층 장치 ( 100 ) 의 단면도 이 다 . 제한 되 지 않 고 예 로서 , 적층 장치 ( 100 ) 는 3 D SoIC 구조 체이 다 . 제한 되 지 않 고 예 로서 , 적층 장치 ( 100 ) 는 서로 상부 에 수직 으로 적층 된 3 개 이상 의 칩 을 포함 할 수 있 다 . 도 1 의 예 에서 , 적층 장치 ( 100 ) 는 칩 ( 102 ) , 칩 ( 104 ) 및 칩 ( 106 ) 을 포함 한다 . 칩 ( 102 , 104 , 106 ) 각각 또는 모두 는 중앙 처리 장치 ( CPU ) , 그래픽 처리 장치 , 메모리 , 주문 형 집 적 회로 ( ASIC ) 또는 다른 유형 의 처리 장치 일 수 있 다 . 일부 실시 예 에서 , 칩 ( 102 , 104 및 106 ) 은 서로 상이 하 다 . 예 를 들 어 , 칩 ( 102 , 104 및 106 ) 은 적층 장치 ( 100 ) 에 대해 상이 한 기능 을 수행 하 도록 구성 될 수 있 다 . 일부 실시 예 에서 , 칩 ( 102 , 104 및 106 ) 은 동일 한 기능 을 수행 하 도록 구성 된다 . 적층 장치 ( 100 ) 는 적층 기판 ( 100 ) 에 구조 적 지지 를 제공 하 는 캐리어 기판 ( 108 ) 을 역시 포함 한다 .