도 1 a 를 참조 하 면 , 반도체 기판 ( 1 ) 의 활성 영역 ( 3 ) 상 에 차례 로 적층 된 제 1 게이트 유전 막 ( 5 ) 및 제 1 폴리 실리콘 막 ( 10 ) 이 제공 된다 . 상기 제 1 폴리 실리콘 막 ( 10 ) 상 에 상기 제 1 폴리 실리콘 막 ( 10 ) 의 소정 영역 을 노출 시키 는 개구부 ( 15 a ) 를 갖 는 하드 마스크 ( 15 ) 를 형성 한다 . 상기 하드 마스크 ( 15 ) 는 실리콘 질화 막 으로 형성 한다 .