또한 , 상기 FPGA 는 , 상기 듀얼 기능 선택 이 있 을 때 상기 FPGA 로 입력 되 는 듀얼 영상 신호 를 타이밍 변환 및 R / G / B 데이터 버퍼 링 없이 , 상기 듀얼 영상 신호 내 의 R / G / B 데이터 를 복사 하 여 상기 각 LVDS 출력 단 으로 동일 한 R / G / B 데이터 를 전송 하 며 , 상기 쿼드 기능 선택 이 있 을 때 상기 FPGA 로 입력 되 는 듀얼 영상 신호 내 의 R / G / B 데이터 를 메모리 에 버퍼링 하 여 두 배 확장 된 R / G / B 데이터 를 상기 LVDS 출력 단 으로 전송 한다 .