상기 주변 회로 영역 ( PR ) 에서 , 상기 반도체 기판 ( 100 ) 상 에 주변 트랜지스터 ( PT ) 가 배치 될 수 있 다 . 상기 상부 층간 절 연막 ( 131 ) 은 상기 주변 트랜지스터 ( PT ) 를 덮 을 수 있 다 . 상기 주변 트랜지스터 ( PT ) 는 주변 게이트 전극 ( PG ) 및 이 에 인접 한 주변 불순물 영역 ( PS ) 을 포함 할 수 있 다 . 상기 주변 트랜지스터 ( PT ) 는 PMOS 트랜지스터 및 / 또는 NMOS 트랜지스터 를 포함 할 수 있 으며 , 트랜지스터 의 종류 에 따라 상기 주변 불순물 영역 ( PS ) 의 도전 형 이 결정 될 수 있 다 . 일 예 로 , 상기 주변 불순물 영역 ( PS ) 은 N 형 불순물 영역 일 수 있 다 . 상기 주변 회로 영역 ( PR ) 에서 , 상기 주변 트랜지스터 ( PT ) 를 덮 는 하부 층간 절 연막 ( 130 ) 이 제공 될 수 있 다 . 상기 하부 층간 절 연막 ( 130 ) 은 상기 주변 게이트 전극 ( PG ) 과 상기 상부 층간 절 연막 ( 131 ) 사이 에 제공 될 수 있 다 .