" 본 개시 에 따른 다양 한 실시 예 는 메모리 어레이 ( 본 명세서 에서 "" 어레이 장치 "" 로 도 지칭 됨 ) 에 대한 스루 어레이 접촉 ( through array contact : TAC ) 구조 를 3 D 메모리 장치 에 제공 한다 . TAC 구조 는 메모리 와 다양 한 주변 회로 및 / 또는 주변 장치 ( 예컨대 ", 페이지 버퍼 , 래치 , 디코더 등 ) 간 의 접촉 이 제한 된 수 의 단계 ( 예컨대 , 단일 단계 또는 두 단계 ) 로 제조 될 수 있 게 함 으로써 , 공정 복잡 성 과 제조 비용 을 줄인다 . 개시 된 TAC 는 교번 유전체 층 의 스택 을 통해 형성 되 는데 , 이 는 교번 전도체 및 유전체 층 의 스택 에 비해 위해 더 쉽 게 에칭 되 어 내부 에 스루 홀 을 형성 할 수 있 다 .