또한 , " 프리 엠 블 신호 는 벤더 특정 레지스터 ( R 1 ) 에 의해 사용 되 어 송신 데이 터 지연 "" TxDataDelay "" 만큼 페이로드 데이터 의 송신 을 지연 시킨다 . 보다 구체 적 으로 "," 제어 신호 "" TX _ EN "" 의 어서 트 는 또한 기저 대역 제어기 ( 7 ) 또는 지연 라인 ( 14 ) 또는 송신 데이터 지연 "" TxDataDelay "" 의 카운트 를 시작 하 는 기능 블록 ( 13 ) 내 에 위치 한 타이머 모듈 ( T 1 ) 을 트리 거 한다 . 타이머 블록 ( T 1 ) 이 송신 데이터 지연 시간 "" TxDataDelay "" 을 카 운 팅 한 경우 "," 그것 은 "" DATA _ EN "" 로 표시 된 데이터 인 에 이 블 신호 를 어서 트 함 으로써 매체 액세스 제어 장치 ( 2 ) 로부터 헤더 데이터 를 판독 하 도록 기저 대역 제어기 ( 7 ) 를 트리 거 한다 . 동시 에 ", 그것 은 시작 신호 신호 를 어서 트 함 으로써 PLCP 프레이 머 모듈 ( PFR ) 에 다가오 는 송신 스트림 을 나타낸다 . 이 때 , " 기능 블록 ( FB 8 ) ( = 매 퍼 모듈 MAP ) 너머 의 송신 경로 는 프리 엠 블 "" PRE "" 을 송신 하 는 것 에 의해 여전히 사용 중 이 다 . 프리 엠 블 기능 블록 ( FB 12 ) 까지 ", 송신 경로 , 즉 데이터 처리 파이프라인 ( 3 ) 은 미 사용 된다 . 따라서 , 프리 엠 블 기능 블록 ( FB 12 ) 이 프리 엠 블 패턴 을 송신 함 으로써 완료 된 후 끊김 없이 송신 을 계속 하 기 위해 데이터 처리 파이프라인 ( 3 ) 이 프리 엠 블 기능 블록 ( FB 12 ) 까지 채워질 때 까지 송신 경로 는 데이터 를 사전 처리 해야 한다 . 따라서 , " 송신 경로 내 의 내장 메카 니즘 은 데이터 처리 파이프라인 ( 3 ) 이 프리 엠 블 기능 블록 ( FB 12 ) 까지 채워 지 도록 하 고 프레 엠 블 "" PRE "" 이 완전히 송신 될 까지 중단 한다 . "