실시 예 1 에서 는 , 제 1 촬상부 ( 35 a , 35 b ) 가 , 칩 ( CP ) 의 얼라인먼트 마크 ( MC 1 a , MC 1 b ) 와 기판 ( WT ) 의 얼라인먼트 마크 ( MC 2 a , MC 2 b ) 를 포함 하 는 화상 을 취득 하 는 구성 에 대해 설명 했 다 . 다만 , 이 에 한정 되 지 않 고 , 예 를 들 면 제 1 촬상부 ( 35 a , 35 b ) 가 , 칩 ( CP ) 의 얼라인먼트 마크 ( MC 1 a , MC 1 b ) 를 포함 하 는 화상 을 취득 하 고 , 제 2 촬상부 ( 41 ) 가 , 기판 ( WT ) 의 얼라인먼트 마크 ( MC 2 a , MC 2 b ) 를 포함 하 는 화상 을 취득 하 는 구성 이 어도 좋 다 . 이 경우 , 칩 ( CP ) 을 적층 해 가 는 경우 와 같이 제 1 촬상부 ( 35 a , 35 b ) 로부터 출사 되 는 동축 광 또는 제 2 촬상부 ( 41 ) 로부터 출사 되 는 동축 광이 , 적층 된 칩 ( CP ) 을 투과 하 지 않 는 경우 에 도 얼라인먼트 마크 ( MC 1 a , MC 1 b , MC 2 a , MC 2 b ) 의 취득 이 가능 해진다 . 또한 , 얼라인먼트 마크 ( MC 1 a , MC 1 b ) 와 얼라인먼트 마크 ( MC 2 a , MC 2 b ) 를 각 카메라 로 개별 로 인식 하 는 것 이 가능 해지므로 , 얼라인먼트 마크 ( MC 1 a , MC 1 b , MC 2 a , MC 2 b ) 의 인식 에 필요 로 하 는 시간 이 단축 된다 . 또한 , 기판 ( WT ) 측 은 2 개 의 얼라인먼트 마크 ( MC 2 a , MC 2 b ) 를 매회 인식 할 필요 는 없 고 , 기판 ( WT ) 을 교환 할 때 마다 한 번 만 2 개 의 얼라인먼트 마크 ( MC 2 a , MC 2 b ) 를 사용 하 여 , 기판 ( WT ) 의 θ 방향 의 어긋남 을 인식 해 놓 으면 된다 . 이 는 , 칩 실장 시스템 이 , 1 장 의 기판 ( WT ) 에 칩 ( CP ) 을 실장 하 는데 있 어서 , 이미 기판 ( WT ) 의 θ 방향 의 어긋남 량 을 인식 하 고 있 으므로 , 1 개 의 얼라인먼트 마크 의 인식 으로 충분 하 고 , 또한 , 스루풋 도 향상 하 기 때문 이 다 .