상기 와 같 은 목적 을 달성 하 기 위하 여 , 본 발명 은 , 액티브 영역 및 소자 분리 영역 이 구비 된 반도체 기판 상 에 상기 소자 분리 영역 을 노출 시키 는 하드 마스크 막 을 형성 하 는 단계 ; 상기 하드 마스크 막 을 이용 해서 노출 된 기판 부분 을 식각 하 여 서로 다른 폭 을 갖 는 트렌치 들 을 형성 하 는 단계 ; 상기 트렌치 들 중 에서 제일 좁 은 폭 의 트렌치 를 완전 매립 하 지 않 는 최대 범위 로 기판 전면 상 에 제 1 산화 막 을 형성 하 는 단계 ; 상기 제 1 산화 막 상 에 제일 좁 은 폭 의 트렌치 를 완전 매립 하 도록 비 도핑 된 폴리 실리콘 막 을 형성 하 는 단계 ; 상기 비 도핑 된 폴리 실리콘 막 을 산화 시켜 제 2 산화 막 을 형성 하 는 단계 ; 상기 제 2 산화 막 상 에 제일 넓 은 폭 의 트렌치 를 완전 매립 하 도록 제 3 산화 막 을 형성 하 는 단계 ; 상기 하드 마스크 막 이 노출 될 때 까지 제 3 , 제 2 및 제 1 산화 막 을 CMP 하 는 단계 ; 및 상기 하드 마스크 막 을 제거 하 는 단계 ; 를 포함 하 는 반도체 소자 의 소자 분리 막 형성 방법 을 제공 한다 .