딥 스냅 백 ESD 보호 다이오드 사용 시 고려 사항 
 기술 발전 에 따라 많 은 기업 들 이 더 작 은 공간 에 보다 많 은 칩셋 을 넣 는 기술 개발 에 총력 을 기울이 고 있 다 . 이 로써 칩셋 의 크기 는 점점 작아지 고 , 칩셋 의 크기 가 작 아 짐 에 따라 ESD ( electrostatic discharge ) 와 같이 전압 과도현상 에 점점 민감 해 지 고 있 다 . 다양 한 ESD 보호 디바이스 가 사용 되 고 있 으나 기본 적 인 보호 기법 은 비슷 하 다 . 칩셋 과 ESD 과도현상 전압 억제 ( TVS ) 다이오드 를 병렬 로 연결 하 는 것 이 그 기법 으로 , 노드 전압 이 특정 임계 값 을 넘 으면 다이오드 가 전도 되 어 칩셋 을 보호 한다 ( 그림 1 ) . 
 그림 1 : ESD 다이오드 가 오프 상태 일 때 ( 왼쪽 ) , ESD 다이오드 가 온 상태 로 전도 할 때 ( 오른쪽 ) 
 일부 ESD 보호 디바이스 는 순간 적 으로 음 의 저항 을 나타내 고 , 전압 을 하한 설정 전압 또는 홀딩 전압 VH 로 스냅 백 ( snap back ) 시킨다 . VH 와 항복 전압 사이 의 차이 는 작 을 수 도 있 고 ( 얕 은 스냅 백 ) 꽤 클 수도 ( 깊 은 스냅 백 ) 있 기 때문 에 , 딥 ( 깊 은 ) 스냅 백 디바이스 는 클램 핑 전압 이 낮 다는 이점 이 있 지만 동시 에 위험 성 또한 갖 고 있 다 . 그리고 특정 설계 사양 들 을 신중 하 게 고려 하 지 않 으면 래치 업 ( latch - up ) 현상 이 발생 한다 . ESD 스트라이크 와 같 은 갑작스런 과도현상 이 발생 되 면 다이오드 가 VH 로 스냅 백 한다 ( 그림 2 ) . 그런데 디바이스 의 VH 가 통과 신호 에 대해 동작 전압 범위 이내 이 면 , ESD 스트라이크 가 통과 한 후 에 도 다이오드 가 전도 하 고 있 는 “ 온 ” 상태 로 그대로 있 을 수 있 다 . 이러 한 현상 을 “ 래치 업 ” 이 라고 하 며 , 이 는 시스템 에 손상 을 일으킨다 . 
 첫째 , ESD 보호 다이오드 는 연속 전도 전류 를 처리 하 도록 설계 되 어 있 지 않 기 때문 에 이러 한 전류 는 보호 다이오드 를 손상 시킬 뿐 만 아니 라 다이오드 가 보호 하 고자 하 는 칩셋 을 손상 시킨다 . 둘째 , 다이오드 가 전류 에 전도 되 는 동안 의 다이오드 전압 은 칩셋 이 동작 하 기 에 너무 낮 다 . 다이오드 와 칩셋 은 병렬 로 연결 되 어 있 어 다이오드 가 전압 을 특정 수준 으로 유지 하 면 칩셋 역시 그 전압 을 유지 한다 . 
 그림 2 : 얕 은 스냅 백 ( 왼쪽 ) 과 깊 은 스냅 백 ( 오른쪽 ) 
 스냅 백 이 깊 고 홀딩 전압 이 낮 을수록 래치 업 이 발생 하 기 쉽 다 . 이러 한 문제 를 피하 기 위해서 는 딥 스냅 백 보호 다이오드 를 이용 한 설계 시 다이오드 가 낮 은 클램 핑 의 이점 을 포함 한 몇 가지 사항 들 을 고려 해야 한다 . 
 보호 다이오드 를 선택 할 때 에 는 낮 은 커패시턴스 ( CL ) 와 낮 은 동적 저항 ( RDYN ) 을 고려 해야 한다 . HDMI 2 . 0 과 USB 3 . 1 과 같 은 인터페이스 들 의 데이터 속도 가 빨라 지 면 CL 과 RDYN 이 낮 은 ESD 다이오드 를 필요 로 하 기 때문 이 다 . CL 이 낮 으면 신호 무결 성 을 유지 하 고 더 빠른 데이터 속도 를 지원 할 수 있 으며 , RDYN 이 낮 으면 클램 핑 전압 을 더 낮 게 한다 . 통상 적 으로 CL 과 RDYN 은 반비례 하 여 한 쪽 을 낮추 면 다른 쪽 이 높 아 진다 . 그러나 TI 의 새로운 ESD 다이오드 는 CL 도 낮 고 RDYN 도 낮 다 . 또한 이 들 다이오드 제품 은 스냅 백 이 얕 고 클램 핑 전압 이 낮 으므로 래치 업 이 발생 할 위험 성 이 제거 된 것 이 다 . 표 1 은 이 들 다이오드 의 주요 사양 을 보여준다 . 
 TI 부품 번호 
 동적 저항 ( RDYN ) 
 항복 전압 ( VBR ) 
 안테나 , 썬더 볼트 3 
 USB Type - C ™, 썬더 볼트 3 
 USB 3 . 0 , HDMI 2 . 0 / 1 . 4 
 USB , ( 범용 입 / 출력 GPIO ) , 푸시 버튼 
 USB Type - C , USB 3 . 1 Gen 2 
 표 1 : 낮 은 커패시턴스 와 RDYN 의 ESD 다이오드 제품 
 정리 하 면 , 딥 스냅 백 보호 다이오드 는 더 낮 은 전압 으로 클램 핑 할 수 있 는 이점 이 있 지만 이 다이오드 를 사용 할 때 에 는 몇 가지 를 고려 해야 한다 . 그렇 지 않 으면 래치 업 이 발생 하 여 , 보호 다이오드 나 , 칩셋 또는 둘 모두 를 손상 시킬 수 있 다 . 커패시턴스 가 낮 고 RDYN 이 낮 은 보호 다이오드 를 사용 하 면 낮 은 전압 으로 클램 핑 하 고 래치 업 이 발생 하 지 않 아 , 다양 한 인터페이스 에서 사용 가능 한 간편 하 고 비용 효과 적 인 솔루션 을 개발 할 수 있 다 . 
 TI E 2 E ™ 커뮤니티 의 ESD / EMI 포럼 에서 는 보호 디바이스 에 대해서 엔지니어 들 끼리 의견 을 나누 고 정보 를 공유 할 수 있 다 . 
 TI 의 ESD 보호 제품 
 “ 래치 업 ( Latch - Up ) ” 백서 에서 는 CMOS ( complementary metal - oxide - semiconductor ) 래치 업 에 대해 보다 자세히 확인 할 수 있 다 . 
 ESD 보호 에 관한 추가 정보 
 “ ESD 보호 레이아웃 가이드 ” 
 “ ESD 보호 레퍼런스 가이드 ” 
 “ 시스템 수준 의 ESD 회로 보호 를 위한 설계 시 고려 사항 ” 
 “ TI 보호 디바이스 를 위한 IEC 61000 - 4 - x 테스트 ”