상술 한 목적 을 달성 하 기 위한 본 발명 은 , 반도체 소자 의 캐 패 시터 형성 방법 에 있 어서 , 반도체 기판 상 에 하부 금속 물질 과 절연 물질 및 상부 금속 물질 을 순차 로 형성 하 는 단계 와 , 식각 마스크 패턴 을 이용 해 상기 상부 금속 물질 을 선택 적 으로 식각 하 여 절연 물질 의 상부 일부 를 선택 적 으로 노출 시켜서 제거 함 으로서 상부 금속 물질 의 하부 에 있 는 절연 물질 의 단차 를 형성 하 고 상부 금속 물질 에 의한 상부 금속 층 을 완성 하 는 단계 와 , 반도체 기판 의 전면 에 사이드 웰 형성 물질 을 형성 하 는 단계 와 , 사이드 웰 형성 물질 을 선택 적 으로 하부 금속 물질 이 노출 될 때 까지 식각 하 여 하부 금속 물질 에 의한 하부 금속 층 , 절연 물질 에 의하 며 단 차지 게 형성 되 는 절 연막 , 사이드 웰 을 포함 하 여 캐 패시 터 를 완성 하 는 단계 를 포함 하 는 반도체 소자 의 캐 패 시터 형성 방법 을 제공 한다 .