도 18 은 본 발명 의 실시 예 에 따른 활성 경계 퀼트 아키텍처 메모리 를 지원 하 는 메모리 디바이스 ( 1800 ) 의 예 를 예시 한다 . 메모리 부분 ( 1805 ) 는 도면 들 9 , 10 , 12 , 13 , 및 14 을 참조 하 여 설명 된 메모리 부분 ( 905 , 1200 , 1300 및 1400 ) 의 일 예 일 수 있 다 . 제 어 회로 부분 ( 1810 ) 는 코어 부분 및 경계 부분 내 디코더 들 뿐 만 아니 라 컬럼 디코더 들 과 함께 액세스 동작 을 지원 하 기 위한 어 드레싱 기법 을 제공 하 도록 구성 될 수 있 다 .