도 1 에서 볼 수 있 는 바 와 같이 , 일 실시 형태 가 플래시 메모리 디바이스 를 교정 하 는 방법 을 제공 한다 . 방법 ( 101 ) 은 , 메모리 칩 과 같 은 적어도 각 개별 메모리 디바이스 에 대해 수행 되 고 , 삭제 트랜잭션 또는 프로그래밍 트랜잭션 과 같 은 런 - 타임 메모리 트랜잭션 의 수행 동안 에 애드 - 혹 , 미리 결정 된 교정 인터벌 , 시스템 파워 - 업 , 또는 디바이스 제조 의 시간 에 수행 될 수 도 있 다 . 이상 적 으로 , 교정 에 이용 되 는 메모리 트랜잭션 은 ( 단일 또는 멀티 - 레벨 셀 형태 로 든지 간 에 ) 고려 대상 인 메모리 와 연관 된 각 비트 의 값 을 변경 하 는 삭제 트랜잭션 또는 프로그래밍 트랜잭션 과 같이 미리 결정 된 특정 트랜잭션 이 다 . 상기 에서 표시 된 바 와 같이 , 고려 대상 인 메모리 와 연관 된 모든 비트 를 변경 하 는 것 은 생각 컨대 임의 의 유사 한 트랜잭션 ( 예 를 들 어 , 메모리 셀 전부 또는 이 보다 적 은 메모리 셀 이 영향 을 받 는 블록 또는 페이지 에 대한 임의 의 다른 프로그래밍 트랜잭션 ) 과 연관 된 최대 개수 의 프로그램 검증 사이클 및 최대 시간 량 을 수반 할 것 이 다 . 도 1 의 블록 103 에 의해 표시 된 바 와 같이 , 트랜잭션 이 개시 되 고 , 도 1 의 기능 블록 105 , 107 및 109 에 의해 표시 된 바 와 같이 , 타이머 는 검사 된 성공 적 인 트랜잭션 의 수행 에 필요 한 시간 주기 ( 예 를 들 어 , 트랜잭션 의 결과 로서 올바르 게 변경 된 모든 비트 ) 를 측정 한다 . 일단 테 스팅 이 완료 되 면 , 참조 부호 111 및 113 으로 표시 된 바 와 같이 , 방법 ( 101 ) 은 측정 된 시간 주기 에 기초 하 여 시간 제한 을 저장 하 고 , 이 시간 제한 을 동일 한 메모리 를 수반 하 는 후속 트랜잭션 에 이용 한다 . 본 명세서 에서 이용 되 는 바 와 같이 , " "" 시간 제한 "" 은 프로그래밍 트랜잭션 ", 삭제 트랜잭션 또는 ( 판독 트랜잭션 과 같 은 ) 다른 메모리 트랜잭션 과 같 은 메모리 트랜잭션 의 동작 을 측정 또는 바 운 딩 하 는 임의 의 메커니즘 을 지칭 할 수 있 다 .