도 44 는 도 18 의 메모리 블록 ( BLKb ) 의 제 6 실시 예 에 따른 등 가 회로 ( BLKb _ 6 ) 를 보여 주 는 회로도 이 다 . 도 43 의 등가 회로 ( BLKb _ 5 ) 와 비교 하 면 , 각 낸드 스트링 ( NS ) 에서 , 메모리 셀 들 ( MC 1 ~ MC 5 ) 및 비트 라인 ( BL ) 사이 에 두 개 의 스트링 선택 트랜지스터 들 ( SSTa , SSTb ) 이 제공 된다 .