그러나 , 본 발명 에 따른 반도체 메모리 소자 ( 1 ) 는 예비 베리드 콘 택 물질 층 ( 170 p ) 의 상측 부분 을 제거 한 후 예비 베리드 콘 택 물질 층 ( 170 p ) 을 상측 부분 이 제거 된 부분 을 채우 는 몰드 층 ( 175 ) 을 형성 한 후 , 몰드 층 ( 175 ) 및 예비 베리드 콘 택 물질 층 ( 170 p ) 에 대하 여 식각 공정 을 수행 하 여 복수 의 절연 펜스 ( 180 ) 를 위한 공간 을 형성 한다 . 예 를 들 어 , 몰드 층 ( 175 ) 이 산화 막 으로 이루어지 고 , 예비 베리드 콘 택 물질 층 ( 170 p ) 이 폴리 실리콘 으로 이루어지 는 경우 , 산화 막 으로 이루어지 는 몰드 층 ( 175 ) 에 대한 식각 공정 이 먼저 수행 되 므로 , 복수 의 절연 펜스 ( 180 ) 를 위한 공간 , 복수 의 펜스 홀 ( 180 H ) 의 식각 프로 파일 을 향상 되 어 , 복수 의 절연 펜스 ( 180 ) 사이 에 배치 되 는 복수 의 베리드 콘 택 ( 170 ) 및 복수 의 랜딩 패드 ( 190 ) 을 통한 복수 의 커패시터 구조물 ( 200 ) 과 복수 의 활성 영역 ( 118 ) 사이 의 전기 적 연결 신뢰 성 이 향상 될 수 있 다 .