본 발명 은 미세 라인 패턴 형성 시 패 터닝 의 붕괴 및 식각 시 패턴 의 윗부분 이 불 규칙 하 게 패이 는 것 을 방지 할 수 있 는 반도체 소자 의 미세 라인 패턴 의 형성 방법 을 제공 하 기 위한 것 으로 , 본 발명 의 반도체 소자 의 미세 라인 패턴 형성 방법 은 반도체 기판 상부 에 물질 층 을 형성 하 는 단계 ; 상기 물질 층 상 에 제 1 감광막 패턴 을 형성 하 는 단계 ; 상기 제 1 감광막 패턴 을 식각 마스크 로 상기 물질 층 을 1 차 식각 하 는 단계 ; 상기 제 1 감광막 패턴 을 스트립 하 는 단계 ; 상기 1 차 식각 된 물질 층 의 식각 면 을 덮 으면서 상기 물질 층 의 소정 부분 을 오픈 시키 는 제 2 감광막 패턴 을 형성 하 는 단계 ; 상기 제 2 감광막 패턴 을 식각 마스크 로 상기 1 차 식각 된 물질 층 의 오픈 지역 을 2 차 식각 하 여 상기 1 차 식각 시 의 식각 면 과 상기 2 차 식각 시 의 식각 면 을 갖 는 라인 형태 의 물질 층 패턴 을 형성 하 는 단계 ; 및 상기 제 2 감광막 패턴 을 스트립 하 는 단계 를 포함 하 고 , 상술 한 본 발명 은 미세 한 사이즈 의 라인 패턴 ( 비트 라인 또는 게이트 라인 ) 형성 시 에 1 차 및 2 차 식각 으로 나누 어 식각 공정 을 진행 하 므로써 패턴 붕괴 를 방지 할 수 있 고 , 더불 어 , 미세 사이즈 의 패턴 식각 시 발생 되 는 식각 되 는 패턴 의 윗부분 의 불 규칙 한 식각 을 감소 시키 므로써 미세 패턴 의 신뢰 성 을 향상 시킬 수 있 는 효과 가 있 다 .