본 발명 의 실시 예 에 따른 디스플레이 장치 는 상기 소자 기판 ( 100 ) 및 상기 버퍼 절 연막 ( 110 ) 이 다 중층 구조 인 것 으로 설명 된다 . 그러나 , 도 6 에 도시 된 바 와 같이 , 본 발명 의 다른 실시 예 에 따른 디스플레이 장치 는 단일 층 구조 의 소자 기판 ( 100 ) 및 단일 층 구조 의 버퍼 절 연막 ( 110 ) 을 포함 할 수 있 다 . 그러나 , 이 에 한정 되 지 는 않 으며 , 도 3 과 같이 버퍼 절 연막 ( 110 ) 이 다 중층 구조 로 형성 될 수 도 있 다 . 본 발명 의 실시 예 에 따른 디스플레이 장치 는 상기 제 2 층간 절 연막 ( 340 ) 과 상기 제 1 오버 코트 층 ( 150 ) 사이 에 상기 제 2 중간 절 연막 ( 140 ) 이 위치 하 는 것 으로 설명 된다 . 그러나 , 도 6 , 7 a 및 7 b 에 도시 된 바 와 같이 , 본 발명 의 다른 실시 예 에 따른 디스플레이 장치 는 제 2 박막 트랜지스터 ( 300 ) 가 제 2 게이트 전극 ( 330 ) 을 제 2 소스 전극 ( 350 ) 및 제 2 드레 인 전극 ( 360 ) 과 절연 하 는 보호 층 ( 345 ) 을 포함 할 수 있 다 . 예 를 들 어 , 상기 보호 층 ( 345 ) 은 상기 제 2 게이트 전극 ( 330 ) 과 상기 제 2 소스 전극 ( 350 ) 사이 및 상기 제 2 게이트 전극 ( 330 ) 과 상기 제 2 드레 인 전극 ( 360 ) 사이 에 위치 할 수 있 다 . 상기 보호 층 ( 345 ) 은 상기 제 2 게이트 전극 ( 330 ) , 상기 제 2 소스 전극 ( 350 ) 및 상기 드레 인 전극 ( 360 ) 과 직접 접촉 할 수 있 다 . 상기 보호 층 ( 345 ) 은 실리콘 산화물 계 물질 ( SiOx ) 을 포함 할 수 있 다 . 즉 , 본 발명 의 다른 실시 예 에 따른 디스플레이 장치 에서 는 제 2 박막 트랜지스터 ( 300 ) 의 제 2 반도체 패턴 ( 310 ) 상 에 실리콘 질화물 계 ( SiNx ) 물질 을 포함 하 는 절 연막 이 위치 하 지 않 을 수 있 다 . 이 에 따라 , 본 발명 의 다른 실시 예 에 따른 디스플레이 장치 는 실리콘 질화물 계 ( SiNx ) 물질 을 포함 하 는 절 연막 에 의해 발생 된 수소 로 인한 산화물 반도체 를 포함 하 는 상기 제 2 박막 트랜지스터 ( 300 ) 의 제 2 반도체 패턴 ( 310 ) 의 열화 가 방지 될 수 있 다 .