방열 층 ( 140 , 142 ) 은 인접 한 칩 사이 및 / 또는 칩 내부 의 전도성 구조 체가 방열 층 과 물리 적 으로 접촉 하 지 않 고 방열 층 을 통해 횡단 하 도록 하 는 개구 를 포함 할 수 있 다 . 일부 실시 예 에서 , 이것 은 방열 층 ( 140 , 142 ) 이 칩 의 레이아웃 에 순응 하 여 방열 층 이 한 칩 에서 다른 칩 으로 또는 칩 내 로 연장 되 는 전기 전도성 구 조체 를 방해 하 지 않 음 을 의미 한다 . 예 를 들 어 , 도 1 을 참조 하 면 , 칩 ( 106 ) 의 방열 층 ( 142 ) 은 다단 금속화 층 ( 120 ) 으로부터 전기 전도성 구조 체가 관통 횡단 하 도록 하 는 개구 ( A ) 를 포함 할 수 있 다 . 방열 층 ( 142 ) 은 다단 금속화 층 ( 120 ) 으로부터 전기 전도성 구 조체 의 통과 를 용이 하 게 하 는 상이 한 위치 에 개구 ( A ) 와 같 은 추가 적 인 개구 를 포함 할 수 있 다 . 유사 하 게 , 방열 층 ( 140 ) 은 도 1 에서 회색 음영 표시 된 각각 의 전기 전도성 TOV 및 / 또는 TSV ( 148 B ) 가 방열 층 ( 140 ) 을 관통 횡단 하 게 하 는 하나 이상 의 개구 ( B ) 를 포함 할 수 있 다 . 일부 실시 예 에서 , 개구 ( A , B ) 는 전기 전도성 구조 체가 주변 의 방열 층 과 물리 적 으로 접촉 하 는 것 을 방지 할 정도 로 충분히 크 다 . 예 를 들 어 , 개구 ( A , B ) 는 전도성 구조 체 주위 에 형성 될 수 있 고 칩 의 레이아웃 에 따라 배치 될 수 있 다 .