도 8 의 ( a ) 는 병렬 클록 분배 토폴로지 에 따른 공통 동기 클록 구조 를 가진 직렬 접속 된 다수 의 메모리 디바이스 를 갖 는 시스템 을 도시 한 것 이 다 . 도 8 의 ( a ) 를 참조 하 면 , 메모리 제어기 ( 150 ) 는 다수 ( N ) 의 메모리 디바이스 ( 152 - 1 , 152 - 2 , ..., 152 - N ) 와 통신 하 며 , 여기 서 , N 은 1 보다 큰 정수 이 다 . 메모리 제어기 ( 150 ) 는 제 1 메모리 디바이스 ( 152 - 1 ) 에 접속 되 어 , 메모리 제어기 ( 150 ) 에 의해 제공 되 는 공통 동기 클록 신호 CLKcsyc 1 에 응답 하 여 잔여 메모리 디바이스 ( 152 - 2 - 152 - N ) 를 통해 전파 되 는 데이터 및 / 또는 제어 에 관한 정보 를 송신 한다 . 전파 된 정보 는 더 처리 를 위해 최종 디바이스 ( 152 - N ) 로부터 ( 도시 되 지 않 은 ) 다른 디바이스 또는 장치 로 제공 된다 .