종래 의 PLL 회로 가 불 필요 하 며 , 대폭 적 인 부품 점수 , 회로 규모 의 삭감 , 제어 의 간단 화 를 도모 하 는 것 이 가능 한 PCR 보정 회로 를 제공 한다 . 상기 PCR 보정 회로 는 PCR 보정 용 의 기준 클럭 을 발생 하 는 수정 발진기 와 , PCR 보정 용 의 기준 카운터 값 을 생성 하 는 PCR 보정 용 기준 카운터 부 와 , 비트 레이트 변환 전 의 TS 신호 에 기준 카운터 값 을 부가 하 는 기준 카운터 값 부가 부 와 , 기준 카운터 값 을 부가 한 TS 신호 를 일시 적 으로 버퍼 메모리 에 저장 한 후 , 출력 비트 레이트 로 변환 · 출력 하 는 레이트 변환 부 와 , 출력 TS 신호 의 입력 시 의 입력 시간 기준 카운터 값 을 추출 하 고 , 동시 에 , TS 신호 의 출력 시 의 출력 시간 기준 카운터 값 을 취득 하 고 , 입력 시간 기준 카운터 값 과 출력 시간 기준 카운터 값 의 차분 값 을 산출 하 여 PCR 보정 카운터 값 을 구하 는 PCR 보정 카운터 값 산 출부 와 , TS 신호 로부터 PCR 카운터 값 을 검출 하 여 , 검출 한 PCR 카운터 값 에 산출 한 PCR 보정 카운터 값 을 가산 하 여 새로운 PCR 카운터 값 으로서 갈 아 끼우 는 PCR 치환 부를 구비 한다 .