보다 구체 적 으로 , 본 발명자 들 은 청구 항 1 에 특정 되 는 바 와 같 은 전자 장치 를 제안 한다 . 본 발명 의 전자 장치 는 , 증폭기 입력 과 증폭기 출력 을 포함 한 N - 웨이 도허티 증폭기 를 포함 한다 . 개수 N 은 2 보다 큰 정수 이 다 . 상기 증폭기 는 차례 로 배치 된 메인 스테이지 와 , ( N - 1 ) 피크 스테이지 를 갖 는다 . 상기 ( N - 1 ) 피크 스테이지 는 적어도 제 1 피크 스테이지 와 제 2 피크 스테이지 를 포함 한다 . 상기 증폭기 는 , 메인 스테이지 의 제 1 입력 과 , 피크 스테이지 의 각각 의 입력 에 , 증폭기 입력 을 연결 하 는 입력 네트워크 를 갖 는다 . 상기 증폭기 는 , 메인 스테이지 의 제 1 출력 과 , ( N - 1 ) 피크 스테이지 의 각각 의 출력 을 , 증폭기 출력 에 연결 하 는 출력 네트워크 를 갖 는다 . 상기 출력 네트워크 는 , 메인 스테이지 에 의해 경험 되 는 제 1 임피던스 를 , 제 1 출력 과 증폭기 출력 간 에 90 ° 의 제 1 위상 시프트 를 갖 도록 구현 한다 . 상기 출력 네트워크 는 , ( N - 1 ) 피크 스테이지 의 각각 에 의해 경험 되 는 각각 의 추가 적 인 임피던스 를 , 각각 의 피크 스테이지 의 출력 과 증폭기 출력 간 에 각각 의 추가 적 인 위상 시프트 를 갖 도록 구현 한다 . 상기 피크 스테이지 중 특정 한 하나 에 대한 추가 적 인 위상 시프트 중 특정 한 하나 는 , 차례 로 배치 되 는 다른 피크 스테이지 의 다른 추가 적 인 위상 시프트 보다 90 ° 만큼 크 다 . 상기 입력 네트워크 는 , 증폭기 입력 과 메인 스테이지 의 제 1 입력 사이 에서 ( N - 2 ) × 90 ° 의 제 2 위상 시프트 를 갖 는 제 2 임피던스 를 구현 한다 . 상기 입력 네트워크 는 , 증폭기 입력 과 각각 의 피크 스테이지 의 각각 의 입력 사이 에서 각각 의 추가 적 인 위상 시프트 를 갖 는 각각 의 추가 적 인 임피던스 를 구현 한다 . 상기 피크 스테이지 중 특정 한 하나 에 대한 추가 적 인 위상 시프트 중 특정 한 하나 는 , 차례 로 배치 되 는 이전 의 피크 스테이지 의 추가 적 인 위상 시프트 보다 90 ° 만큼 크 다 . 상기 증폭기 입력 과 상기 제 1 피크 스테이지 사이 의 추가 적 인 위상 시프트 는 0 ° 이 다 .