도 5 a , 5 b , 5 c 및 5 d 는 예시 적 인 반도체 디바이스 ( 100 ) 를 제조 하 기 위한 예시 적 인 방법 의 투시도 , 단면도 , 상면 도 및 확대 단면도 를 도시 한다 . 도 5 a , 5 b , 5 c 및 5 d 에 도시 된 예 에서 , 오프닝 ( 116 ) 이 인 캡슐 란트 ( 115 ) 에 형성 될 수 있 다 . 일부 예 들 에서 , 오프닝 ( 116 ) 은 전자 컴 포 넨 트 ( 120 ) 의 측면 으로부터 이격 된 영역 에 인 캡슐 란트 ( 115 ) 를 관통 하 여 형성 될 수 있 다 . 일부 예 들 에서 , 오프닝 ( 116 ) 은 전자 컴 포 넨 트 ( 120 ) 를 중심 으로 그 주변 에 다 수개 가 형성 될 수 있 다 . 또한 , 오프닝 ( 116 ) 에 의해 도전 층 ( 103 ) 의 일 표면 이 노출 될 수 있 다 . 오프닝 ( 116 ) 은 쑤 루 몰드 비아 ( TMV ) 와 같 은 관통 홀 또는 비아 로 지칭 될 수 있 다 . 일부 예 들 에서 , 오프닝 ( 116 ) 은 , 한정 하 는 것 은 아니 지만 , 레이저 드릴링 , 메카 니 컬 드릴링 또는 화학 적 에칭 방식 에 의해 형성 될 수 있 다 . 오프닝 ( 116 ) 의 폭 은 대략 5 ㎛ 내지 대략 20 ㎛ 일 수 있 다 . 오프닝 ( 116 ) 은 서브 스트레이트 인터 커넥트 ( 112 ) 가 형성 되 도록 할 수 있 다 .