반도체 장치 ( 1000 a ) 는 복수 의 트랜지스터 들 을 포함 할 수 있 으며 , 각각 의 트랜지스터 들 을 포함 하 는 복수 의 영역 들 이 정의 될 수 있 다 . 또한 , 반도체 장치 ( 1000 a ) 에 는 각각 의 트랜지스터 들 을 분리 시킬 수 있 는 복수 의 다른 영역 들 이 정의 될 수 있 다 . 예 를 들 어 , 반도체 장치 ( 1000 a ) 에 는 , 기판 ( 101 ) 상 에서 제 1 트랜지스터 영역 ( TR 1 ) , 제 2 트랜지스터 영역 ( TR 2 ) , 및 제 1 트랜지스터 영역 ( TR 1 ) 과 제 2 트랜지스터 영역 ( TR 2 ) 사이 의 분리 영역 ( SR ) 이 정의 될 수 있 다 . 제 1 및 제 2 트랜지스터 영역 ( TR 1 , TR 2 ) 은 각각 활성 영역 ( 105 ) 상 의 채널 구조물 ( 140 ) , 채널 구조물 ( 140 ) 을 둘러싸 는 게이트 구조물 ( 160 ) , 활성 영역 ( 105 ) 상 에서 채널 구조물 ( 140 ) 과 접촉 되 는 소스 / 드레 인 영역 들 ( 150 ) 을 포함 할 수 있 다 . 제 1 및 제 2 트랜지스터 영역 ( TR 1 , TR 2 ) 은 각각 NMOS 및 PMOS 영역 이 거나 , 동일 한 종류 의 트랜지스터 영역 일 수 있 다 . 분리 영역 ( SR ) 은 제 1 트랜지스터 영역 ( TR 1 ) 과 제 2 트랜지스터 영역 ( TR 2 ) 을 제 1 방향 , 예 를 들 어 , x 방향 에서 서로 분리 시킬 수 있 다 . 분리 영역 ( SR ) 은 분리 스 페이서 층 들 ( 164 a ) 및 분리 구조물 ( 200 a ) 을 포함 할 수 있 다 .