도 3 은 본 개시 의 많 은 실시 예 들 에 따른 메모리 디바이스 에서 의 데이터 이동 을 위한 회로 를 도시 한 개략 도 이 다 . 도 3 은 각각 의 상보 적 쌍 의 공유 I / O 라인 ( 355 ) ( 예 를 들 어 , 공유 I / O 라인 및 공유 I / O 라인 *) 에 각각 결합 된 8 개 의 감지 증폭기 ( 예 를 들 어 , 각각 306 - 0 , 306 - 1 , ..., 306 - 7 에 도시 된 감지 증폭기 0 , 1 , ..., 7 ) 를 도시 한다 . 도 3 은 또한 각각 의 패스 게이트 ( 307 - 1 및 307 - 2 ) 및 디 지트 라인 ( 305 - 1 및 305 - 2 ) 을 통해 각각 의 감지 증폭기 ( 가령 , 306 - 0 에서 감지 증폭기 0 에 대해 도시 됨 ) 에 각각 결합 된 8 개 의 컴퓨팅 구성 요소 ( 예 를 들 어 , 331 - 0 , 331 - 1 , ..., 331 - 7 에 도시 된 컴퓨팅 구성 요소 0 , 1 , ..., 7 ) 를 도시 한다 . 예 를 들 어 , 패스 게이트 는 도 2 에 도시 된 바 와 같이 연결 될 수 있 고 , 동작 선택 신호 ( Pass ) 에 의해 제어 될 수 있 다 . 예 를 들 어 , 선택 로직 의 출력 은 패스 게이트 ( 307 - 1 및 307 - 2 ) 의 게이트 및 디 지트 라인 ( 305 - 1 및 305 - 2 ) 에 연결 될 수 있 다 . 대응 하 는 쌍 의 감지 증폭기 및 컴퓨팅 구성 요소 는 350 - 0 , 350 - 1 , ..., 350 - 7 로 표시 된 감지 회로 의 형성 에 기여 할 수 있 다 .