본 발명 에 따른 반도체 메모리 소자 의 제조 방법 은 , 기판 상 에 수평 방향 으로 상호 평행 하 게 연장 되 는 비트 라인 및 상기 비트 라인 을 덮 는 절연 캡 핑 라인 을 각각 포함 하 는 복수 의 비트 라인 구조 체 , 및 상기 복수 의 비트 라인 구조 체 각각 의 양 측벽 을 덮 는 복수 의 절연 스 페이서 구조 체 를 형성 하 는 단계 ; 상기 기판 상 에서 상기 복수 의 비트 라인 구조 체 각각 의 양 측벽 을 덮 는 복수 의 절연 스 페이서 구조 체 사이 공간 의 하측 일부분 및 상측 일부분 을 각각 채우 는 예비 베리드 콘 택 물질 층 및 몰드 층 을 형성 하 는 단계 ; 및 상기 몰드 층 및 상기 예비 베리드 콘 택 물질 층 각각 을 복수 개 로 분리 시키 며 , 복수 개 로 분리 된 상기 예비 베리드 콘 택 물질 층 인 복수 개 의 베리드 콘 택 중 한 쌍 의 베리드 콘 택 의 사이 에 배치 되 는 상측 부분 의 상기 제 1 수평 방향 으로 의 폭 과 복수 개 로 분리 된 상기 몰드 층 중 한 쌍 의 몰드 층 의 사이 에 배치 되 는 하측 부분 의 상기 제 1 수평 방향 으로 의 폭 이 서로 다른 값 을 가지 는 복수 의 절연 펜스 를 형성 하 는 단계 ; 를 포함 한다 .