제 1 상부 전극 ( UE 1 ) 은 제 1 하부 전극 ( LE 1 ) 과 중첩 하 며 , 평면 상 에서 볼 때 , 제 1 하부 전극 ( LE 1 ) 을 커버 할 수 있 다 . 제 1 상부 전극 ( UE 1 ) 과 제 1 하부 전극 ( LE 1 ) 의 중첩 면적 을 넓힘 으로써 제 1 커패시터 ( C 1 ) 의 커패시턴스 가 증가 될 수 있 다 . 제 1 상부 전극 ( UE 1 ) 은 제 2 층간 절연 층 ( ILD 2 ) 을 관통 하 는 제 3 컨 택 홀 ( CH 3 ) 을 통해 제 1 전원 라인 ( PL 1 ) 에 전기 적 으로 연결 될 수 있 다 . 이 에 따라 , 제 1 전원 라인 ( PL 1 ) 으로 인가 된 제 1 구동 전원 ( VDD ) 이 제 1 상부 전극 ( UE 1 ) 으로 전달 될 수 있 다 . 제 1 상부 전극 ( UE 1 ) 은 제 1 트랜지스터 ( T 1 ) 의 제 1 게이트 전극 ( GE 1 ) 과 제 1 연결 전극 ( CNL 1 ) 의 연결 을 위한 제 2 컨 택 홀 ( CH 2 ) 이 형성 되 는 영역 에 대응 하 는 개구부 ( OPN ) 를 포함 할 수 있 다 .