본 발명 의 실시 형태 에 따른 메모리 장치 는 스위치 소자 및 상기 스위치 소자 와 연결 되 고 상변화 물질 을 갖 는 정보 저장 소자 를 각각 포함 하 며 , 복수 의 워드 라인 들 및 복수 의 비트 라인 들 에 연결 되 는 복수 의 메모리 셀 들 과 , 상기 복수 의 메모리 셀 들 중 선택 메모리 셀 에 대한 읽 기 동작 에서 , 상기 선택 메모리 셀 에 연결 된 선택 워드 라인 에 제 1 바이어스 전압 을 입력 하 는 제 1 바이어스 회로 , 상기 선택 메모리 셀 에 연결 된 선택 비트 라인 에 제 2 바이어스 전압 을 입력 하 는 제 2 바이어스 회로 , 상기 제 1 바이어스 회로 와 상기 선택 워드 라인 사이 에 연결 되 는 제 1 선택 스위치 소자 와 제 1 비 선택 스위치 소자 , 및 상기 선택 워드 라인 에 인접 한 인접 워드 라인 과 상기 제 1 바이어스 회로 사이 에 연결 되 는 제 2 선택 스위치 소자 와 제 2 비 선택 스위치 소자 를 갖 는 디코더 회로 와 , 상기 선택 비트 라인 에 상기 제 2 바이어스 전압 이 입력 되 는 동안 상기 제 1 선택 스위치 소자 와 상기 제 2 비 선택 스위치 소자 를 순차 적 으로 턴 - 오프 시키 는 컨트롤 로직 과 , 상기 선택 워드 라인 의 전압 과 기준 전압 을 비교 하 고 , 비교 의 결과 를 출력 하 는 센스 앰프 를 포함 한다 .