이 와 같이 본 발명 의 실시 예 들 에서 , 희생 막 패턴 ( 155 ) 이 식각 정지 막 으로 기능 하 고 , 후속 공정 에서 희생 막 패턴 ( 155 ) 이 선택 적 으로 식각 되 어 제거 되 기 때문 에 상부 전극 ( 145 ) 을 노출 하 는 홀 ( 181 , 182 ) 형성 시 데이터 저 장막 패턴 ( 135 ) 의 측벽 이 노출 되 지 않 는다 . 즉 , 메모리 장치 의 디자인 룰 ( design rule ) 이 감소 하 여 상 부 전극 콘 택 을 형성 하 기 위한 홀 이 상부 전극 에 미스 얼라인 되 어도 후속 공정 에서 데이터 저 장막 패턴 ( 135 ) 이 손상 되 지 않 고 보호 될 수 있 다 . 100 nm 보다 작 은 폭 을 갖 는 데이터 저 장막 패턴 을 포함 하 는 메모리 장치 가 안정 적 으로 형성 될 수 있 다 .