여기 서 , 메모리 장치 ( 150 ) 에 는 , 메모리 장치 ( 150 ) 에 포함 된 복수 의 메모리 다이 들 ( 610 , 630 , 650 , 670 ) 에 각각 대응 하 는 커맨드 레지스터 , 컨트롤 레지스터 , 및 상태 레지스터 가 포함 , 다시 말 해 메모리 다이 0 ( 610 ) 에 대응 하 는 커맨드 레지스터 , 컨트롤 레지스터 , 및 상태 레지스터 , 메모리 다이 1 ( 630 ) 에 대응 하 는 커맨드 레지스터 , 컨트롤 레지스터 , 및 상태 레지스터 , 메모리 다이 2 ( 650 ) 에 대응 하 는 커맨드 레지스터 , 컨트롤 레지스터 , 및 상태 레지스터 , 그리고 메모리 다이 3 ( 670 ) 에 대응 하 는 커맨드 레지스터 , 컨트롤 레지스터 , 및 상태 레지스터 가 , 각각 포함 될 수 있 다 . 또한 , 컨트롤 레지스터 에 는 , 각 커맨드 동작 들 의 수행 시점 들 에 대한 펜 딩 시간 만큼 커맨드 동작 들 의 수행 에 대기 시간 을 설정 하 는 대기 시간 레지스터 가 포함 될 수 도 있 다 . 아울러 , 대기 시간 레지스터 는 , 메모리 장치 ( 150 ) 에 포함 된 컨트롤 레지스터 가 아닌 메모리 장치 ( 150 ) 의 컨트롤러 ( 130 ) 에 포함 될 수 있 으며 , 뿐 만 아니 라 커맨드 레지스터 , 컨트롤 레지스터 , 및 상태 레지스터 또한 메모리 장치 ( 150 ) 가 아닌 컨트롤러 ( 130 ) 에 포함 될 수 있 다 . 여기 서 , 본 발명 의 실시 예 에서 는 , 설명 의 편의 를 위해 , 컨트롤러 ( 130 ) 에 포함 되 는 것 을 일 예 로 하 여 설명 하 기 로 하 며 , 또한 컨트롤러 ( 130 ) 에 는 , 메모리 장치 ( 150 ) 에 포함 된 복수 의 메모리 다이 들 ( 610 , 630 , 650 , 670 ) 에 각각 대응 하 는 대기 시간 레지스터 가 포함 , 다시 말 해 메모리 다이 0 ( 610 ) 에 대응 하 는 대기 시간 레지스터 , 메모리 다이 1 ( 630 ) 에 대응 하 는 대기 시간 레지스터 , 메모리 다이 2 ( 650 ) 에 대응 하 는 대기 시간 레지스터 , 및 메모리 다이 3 ( 670 ) 에 대응 하 는 대기 시간 레지스터 가 포함 될 수 있 고 , 아울러 컨트롤러 ( 130 ) 에 는 , 메모리 장치 ( 150 ) 의 메모리 다이 들 ( 610 , 630 , 650 , 670 ) 에 각각 대응 하 는 커맨드 레지스터 , 컨트롤 레지스터 , 및 상태 레지스터 가 포함 될 수 도 있 다 .