" 집 적 칩 구조 체 상의 3 차원 ( 3 D ) 시스템 ( "" 3 D SoIC "") 은 서로 수직 으로 상부 에 적층 된 적어도 2 개 의 칩 을 포함 하 는 비 - 모놀리식 ( non - monolithic ) 수직 구조 체이 다 . 상이 한 기능 을 수행 하 는 상이 한 유형 의 칩 들 이 3 D SoIC 구 조체 에 적층 될 수 있 다 . 예 를 들 어 ", 3 D SoIC 구조 체 는 논리 칩 , 메모리 칩 , 무선 주파수 ( RF ) 칩 등 을 포함 할 수 있 다 . 한정 하 지 않 고 예 로서 , 논리 칩 은 중앙 처리 장치 ( CPU ) 를 포함 할 수 있 고 , 메모리 칩 은 정적 랜덤 액세스 메모리 ( SRAM ) 어레이 , 동적 랜덤 액세스 메모리 ( DRAM ) 어레이 , 자기 적 랜덤 액세스 메모리 ( MRAM ) 어레이 , 저항성 랜덤 액세스 메모리 ( RRAM ) 어레이 또는 다른 유형 의 메모리 어레이 를 포함 할 수 있 다 . 3 D SoIC 구 조체 에서 , 스택 내 의 칩 은 마이크 로 범프 구조 체 , 실리콘 관통 비아 ( TSV ) 구 조체 , 산화물 관통 비아 ( TOV ) 구 조체 , 다른 유형 의 본딩 구조 체 ( 예 , 동종 또는 이종 ) 등 과 같 은 도전 구 조체 를 통해 전기 적 및 기계 적 으로 결합 될 수 있 다 . 전술 한 도전 구조 체 는 예 를 들 어 , 2 개 이상 의 칩 이 수직 이 아닌 측면 으로 배치 된 2 D SoIC 구 조체 에 사용 되 는 상호 접속 구조 체 보다 짧 을 수 있 다 . 이러 한 이유 로 , 2 D 구 조체 와 는 달리 3 D SoIC 구조 체 는 더 빠르 고 밀도 가 높 으며 기능 이 향상 된다 . 또한 , 3 D SoIC 구조 체 는 2 D SoIC 구 조체 와 비교 하 여 점유 면적 이 작 다 ( 예 , 더 콤팩트 하 다 ) .