이 와 같이 , 게이트 와 오버랩 되 는 활성 영역 가장자리 에 전계 집중 완화 용 절 연막 을 형성 함 으로써 , 반도체 소자 의 디자인 룰 감소 에 따라 채널 폭 이 감소 하 면서 발생 하 는 역 협 폭 효과 ( INWE ) 로 인한 채널 영역 내 전계 집중 현상 을 완화 시킬 수 있 다 . 또한 , 소자 분리 막 에 모우 트 를 더 포함 하 는 반도체 소자 에서 게이트 와 접하 는 모우 트 에 전계 가 집중 되 는 것 을 완화 시켜 모우 트 에 의하 여 문턱 전압 이 변화 하 는 현상 이 개선 할 수 있 다 .