신호 제어 로직 에 따라 생성 된 센스 클럭 신호 들 ( SE _ CLK 1 ~ SE _ CLK 8 ) 은 제 1 기준 센스 클럭 신호 ( GCLK _ SE ) 의 라이징 타이밍 에 라이징 되 지 않 고 , 제 2 기준 센스 클럭 신호 ( MCLK _ SE ) 의 라이징 타이밍 에 라이징 되 고 , 제 2 기준 센스 클럭 신호 ( MCLK _ SE ) 의 폴링 타이밍 이후 미리 설정 된 지연 시간 ( tDELAY ) 이 이후 폴링 될 수 있 다 .