그 다음 에 는 , 철 ( 凸 ) 부 ( 170 ) 인 동시 에 핀 형 활성 영역 ( 125 ) 이 되 는 부분 및 트렌치 ( 125 a ) 를 포함 하 는 게이트 예정 영역 에 게이트 산화 막 ( 140 ) , 게이트 폴리 실리콘 층 ( 142 ) , 게이트 금속 층 ( 144 ) 및 게이트 하드 마스크 층 ( 146 ) 으로 구비 되 는 게이트 ( 150 ) 를 형성 한다 . 이때 , 게이트 폴리 실리콘 층 ( 142 ) 이 상기 철 ( 凸 ) 부 ( 170 ) 의 측벽 을 감싸 는 형태 로 형성 하 여 반도체 소자 의 특성 을 향상 시킨다 .