이러 한 방법 은 , 보다 느린 증착 속도 로 인해 350 ℃ 내지 500 ℃ 사이 의 저온 에피택시 를 구현 하 는 것 을 가능 하 게 한다 . 실제로 , 현재 의 기술 수준 에서 , 특히 화학 기상 을 통한 증착 타입 ( CVD ) 의 방법 에서 , 이러 한 에피택시 는 금속 또는 반도체 용해 점 근처 의 온도 , 예 를 들 어 , 약 1000 ℃ 에서 구현 된다 . 이 경우 에 , 이러 한 높 은 온도 로 인해 , 이러 한 방법 의 단계 들 중 하나 의 단계 동안 에 , 그 위 에 증착 이 이루어진 층 에 존재 하 는 도 펀트 들 ( dopants ) 이 분쇄 된 금속 이나 또는 예 를 들 어 , 실리콘 인 반도체 내부 에 다시 분포 된다 . 이러 한 경우 에 , 전기 적 접합 을 빈약 하 게 만들 고 계면 ( interface ) 레벨 에서 결함 을 초래 하 는 역 분포 ( retro - distribution ) 현상 이 존재 한다 . 또한 , 이러 한 분포 로 인해 , 증착 된 층 이 예 를 들 어 , 도 펀트 농도 에 있 어 균질 화 되 지 않 는다 .