상기 한 본 발명 의 기술 적 과제 를 달성 하 기 위하 여 , 본 발명 의 일 견지 에 따르 면 반도체 메모리 소자 는 반도체 기판 에 다수 의 셀 영역 들 과 제 1 방향 으로 이웃 하 는 셀 영역 들 사이 에 각각 다수 의 스 트랩 핑 영역 들 이 배열 된다 . 다수 의 액티브 패턴 들 이 상기 셀 영역 들 과 상기 스 트랩 핑 영역 들 에 걸쳐 상기 제 1 방향 으로 길 게 연장 되 되 , 상기 제 1 방향 과 교차 하 는 제 2 방향 으로 이격 배열 된다 . 다수 의 제 1 배선 라인 들 이 상기 셀 영역 들 과 상기 스 트랩 핑 영역 들 에 걸쳐 상기 제 1 방향 으로 길 게 연장 되 되 , 상기 액티브 패턴 들 에 오버랩 되 어 상기 제 2 방향 으로 이격 배열 된다 . 다수 의 제 2 배선 라인 들 이 상기 셀 영역 들 상부 에 상기 액티브 패턴 들 및 상기 워드 라인 들 과 교차 하 도록 상기 제 2 방향 으로 길 게 연장 되 되 , 상기 제 1 방향 으로 이격 배열 된다 . 다수 의 메모리 셀 들 이 상기 셀 영역 들 의 상기 제 1 배선 라인 들 과 상기 제 2 배선 라인 들 의 교차 부분 에 각각 배열 된다 . 다수 의 스 트랩 핑 콘 택 들 이 상기 스 트랩 핑 영역 들 에서 상기 액티브 패턴 들 과 상기 제 1 배선 라인 들 을 전기 적 으로 콘 택 시켜 주 기 위하 여 배열 되 되 , 지그재그 형태 로 배열 된다 .