도 1 및 도 2 를 참조 하 면 , 본 발명 에 따른 박막 트랜지스터 기판 은 제 1 기판 ( 10 ) 상 에 화소 영역 을 정의 하 는 복수 의 게이트 라인 ( GL ) 및 데이터 라인 ( DL ) 과 , 게이트 라인 ( GL ) 과 데이터 라인 ( DL ) 의 교차 영역 에 형성 되 는 박막 트랜지스터 ( TFT ) 와 , 화소 영역 에 형성 되 어 상기 박막 트랜지스터 ( TFT ) 와 제 1 콘 택 홀 ( 40 ) 을 통해 접속 된 화소 전극 ( 28 ) 과 , 게이트 라인 ( GL ) 에 접속 되 는 게이트 패드 ( 14 ) 와 , 데이터 라인 ( DL ) 에 접속 되 는 데이터 패드 ( 22 ) 로 구성 된다 .