원자 층 에칭 은 10 : 1 보다 큰 SiO 대 SiN 에칭 선택도 를 갖 는다는 것 이 발견 되 었 다 . 일부 실시 예 들 에서 , 에칭 정지 층 ( 424 ) 의 두께 는 5 nm 미만 이 다 . SiO 유전체 층 ( 418 ) 의 에칭 동안 이렇게 높 은 SiO 대 SiN 에칭 선택 도 없이 , 에칭 정지 층 ( 424 ) 은 디바이스 를 손상 할 수 도 있 고 결함 들 을 초래 할 수 도 있 는 핀 펫 스 트럭 쳐 ( 420 ) 의 에피 택 셜 부분 을 노출 하 도록 에칭 될 수 도 있 다 . SiO , SiGe , 및 Si 에 대해 에칭 정지 층 ( 424 ) 을 선택 적 으로 에칭 하 기 위해 , 플루오르 화 된 폴리머 는 충분 하 게 제거 되 어야 한다 . 산소 없이 플루오르 화 된 폴리머 를 스트립 핑 하 는 것 은 플루오르 화 된 폴리머 를 충분 하 게 제거 하 지 않 는다는 것 이 발견 되 었 다 . 산소 는 핀 펫 스 트럭 쳐 ( 420 ) 의 에피택시 부분 을 손상 할 수 도 있 기 때문 에 , 종래 기술 은 이러 한 프로세스 들 에서 산소 의 이용 을 피했 다 . 원자 층 에칭 의 높 은 선택도 때문 에 , 에칭 정지 층 ( 424 ) 은 오버 에칭 되 지 않 고 산소 로부터 손상 을 피하 도록 핀 펫 스 트럭 쳐 ( 420 ) 의 충분 한 보호 를 제공 한다 . 스트립 핑 에서 산소 의 이용 은 SiN 이 매우 선택 적 으로 에칭 될 수 도 있 도록 플루오르 화 된 폴리머 를 충분히 제거 한다 . SiN 대 SiO 의 에칭 선택도 는 정상 상태 에서 적어도 10 : 1 이 다 . 더 하 여 , SiN 대 SiGe 및 Si 의 에칭 선택도 는 정상 상태 에서 적어도 10 : 1 이 다 . SiO 에 대해 SiN 을 에칭 하 기 위한 높 은 선택 도 없이 , SiN 을 에칭 하 는 것 은 유전체 층 ( 418 ) 을 더 에칭 할 수 도 있 고 더 변화 시킬 수 도 있 다 . SiGe 및 Si 에 대해 SiN 을 에칭 하 기 위한 높 은 에칭 선택 도 없이 , SiN 을 에칭 하 는 것 은 핀 펫 스 트럭 쳐 ( 420 ) 를 손상 시킬 수 있 고 , 디바이스 의 성능 저하 를 초래 할 수 있 다 . 더 하 여 , SiO 의 원자 층 에칭 은 스 트럭 쳐 주위 를 에칭 할 수 있 게 하 고 , 이때 스 트럭 쳐 를 지나가 는 작 은 CD 에칭 랩 어 라운드 ( small CD etch wrap around ) 를 제공 할 수 있 는 다양 한 실시 예 들 을 가진다는 것 이 예상 치 못하 게 발견 되 었 다 . 에칭 랩 어 라운드 가 핀 펫 스 트럭 쳐 ( 420 ) 의 에피택시 부분 의 경사진 표면 을 따라 컨 택트 ( contact ) 를 제공 하 기 때문 에 , 에칭 랩 어 라운드 는 발생 되 는 컨 택트 들 을 향상 시킨다 . 다양 한 실시 예 들 에서 , 하나 이상 의 층 들 은 다양 한 층 들 사이 에 또는 위 에 또는 아래 에 있 을 수 도 있 다 . 다양 한 실시 예 들 에서 , 추가 적 인 단계 들 ( steps ) 또는 페이즈 들 ( phases ) 이 부가 될 수 도 있 다 . 다른 실시 예 들 에서 , 다양 한 단계 들 이 상이 한 프로세싱 챔버 들 내 에서 수행 될 수 도 있 다 . 예 를 들 어 , 스트립 핑 은 SiO 의 원자 층 에칭 과 상이 한 챔버 에서 수행 될 수 도 있 다 .