전술 한 바 를 달성 하 기 위해 그리고 본 발명 의 목적 에 따르 면 , 일 실시 형태 에서 , 적어도 하나 의 도전 층 , 적어도 하나 의 유전체 층 , 및 실리콘 기판 에 패 터닝 된 피 쳐 들 을 에칭 하 기 위한 방법 이 제공 된다 . 실리콘 웨이퍼 가 프로세스 챔버 로 로딩 되 고 , 적어도 하나 의 도전 층 및 적어도 하나 의 유전체 층 은 실리콘 웨이퍼 위 에 배치 된다 . 프로세스 챔버 로 도전 층 에칭 가스 를 플로우 시키 는 단계 , 도전 층 에칭 가스 로부터 플 라즈 마 를 형성 하 는 단계 , 도전 층 에칭 가스 로부터 형성 된 플 라즈 마로 적어도 하나 의 도전 층 을 에칭 하 는 단계 , 및 도전 층 에칭 가스 플로우 를 중단 시키 는 단계 를 포함 하 여 , 적어도 하나 의 도전 층 이 에칭 된다 . 프로세스 챔버 로 유전체 에칭 가스 를 플로우 시키 는 단계 , 유전체 에칭 가스 로부터 플 라즈 마 를 형성 하 는 단계 , 유전체 에칭 가스 로부터 형성 된 플 라즈 마로 적어도 하나 의 유전체 층 을 에칭 하 는 단계 , 및 유전체 층 에칭 가스 플로우 를 중단 시키 는 단계 를 포함 하 여 , 적어도 하나 의 유전체 층 이 에칭 된다 . 챔버 로 실리콘 에칭 가스 를 플로우 시키 는 단계 , 실리콘 에칭 가스 로부터 플 라즈 마 를 형성 하 는 단계 , 실리콘 에칭 가스 로부터 형성 된 플 라즈 마로 실리콘 웨이퍼 에 에칭 하 는 단계 , 및 실리콘 에칭 플로우 를 중단 시키 는 단계 를 포함 하 여 , 실리콘 층 이 에칭 된다 . 프로세스 챔버 로부터 웨이퍼 가 언 로딩 된다 .