그리고 , 종래 의 SRAM 셀 에서 는 도 18 또는 도 19 에 나타나 있 는 바 와 같 은 배치 가 채용 되 어 있 다 . 어느 쪽 에 있 어서 도 , 트랜지스터 ( P 1 , P 2 ) 에 게이트 ( 105 ) 및 p 형 불순물 확산 층 ( 107 p ) 이 설치 되 어 있 고 , 트랜지스터 ( N 1 ～ N 4 ) 에 게이트 ( 105 ) 및 n 형 불순물 확산 층 ( 107 n ) 이 설치 되 어 있 다 . 그리고 , 트랜지스터 ( P 1 ) 와 트랜지스터 ( N 1 ) 가 서로 평행 하 게 배치 되 어 있 고 , 트랜지스터 ( P 2 ) 와 트랜지스터 ( N 2 ) 가 서로 평행 하 게 배치 되 어 있 다 . 이것 은 CMOS 트랜지스터 를 구성 하 는 2 개 의 트랜지스터 사이 에서 게이트 를 공유 시키 기 위해서 이 다 .