도 2 i 에 도시 된 바 와 같이 , 제 2 베리어 메탈 층 ( 36 ) 상 에 스퍼터링 공정 에 의해 제 3 메탈 층 ( 미 도시 ) 을 형성 한 후 , 제 2 베리어 메탈 층 ( 36 ) 및 제 3 메탈 층 을 선택 적 으로 식각 하 여 , 비 아홀 ( 28 ) 을 커버 하 도록 층간 절 연막 ( 24 a ) 상 에 제 2 베리어 메탈 패턴 ( 36 a ) 및 제 3 메탈 층 패턴 ( 38 ) 을 형성 함 으로써 반도체 소자 의 금속 배선 을 형성 한다 .