본 발명 은 설명 의 편의 를 위하 여 , 소자 분리 막 의 EFH 제어 방법 을 플래시 메모리 소자 에 한정 하 여 설명 하 였으나 , 이 에 한정 되 지 않 으며 반도체 소자 의 EFH 제어 방법 에 도 적용 될 수 있 다 . 한편 , 활성 영역 상 에 터널 절 연막 또는 게이트 절 연막 , 전자 저 장막 및 하드 마스크 를 증착 한 후 게이트 식각 및 소자 분리 공정 을 진행 하 였으나 , 전자 저 장막 과 하드 마스크 사이 에 유전체 막 및 컨트롤 게이트 용 도전 막 을 적층 한 후 게이트 식각 공정 및 소자 분리 공정 을 진행할 수 도 있 다 .