본 발명 의 일 실시 예 에 따른 반도체 장치 는 적층 물 ; 상기 적층 물 을 관통 하 는 채널 패턴 들 , 상기 적층 물 을 관통 하 는 더미 채널 패턴 들 및 상기 적층 물 의 하부 에 위치 되 고 상기 채널 패턴 들 과 상기 더미 채널 패턴 들 을 연결 시키 는 연결 패턴 을 포함 하 는 채널 막 들 ; 상기 채널 패턴 들 과 연결 된 비트 라인 ; 및 상기 더미 채널 패턴 들 과 연결 된 웰 픽업 라인 을 포함 할 수 있 다 .