상기 기술 적 과제 를 달성 하 기 위하 여 본 발명 에 따른 플래시 메모리 소자 는 , 반도체 기판 에 정의 된 셀 활성 영역 들 을 가로지르 며 서로 평행 하 게 배열 된 드레 인 선택 트랜지스터 , 소스 선택 트랜지스터 및 그 들 사이 에 배치 된 복수 개 의 셀 트랜지스터 들 ; 상기 소스 선택 트랜지스터 들 사이 에 배치 되 며 , 상기 선택 트랜지스터 들 및 셀 트랜지스터 들 의 소스 와 공통 적 으로 연결 된 공통 소스 라인 ; 상기 선택 트랜지스터 들 , 셀 트랜지스터 들 및 공통 소스 라인 이 배치 된 반도체 기판 상 에 배치 된 하부 층간 절 연막 ; 상기 하부 층간 절 연막 상 에 배치 되 며 , 상기 하부 층간 절 연막 을 관통 하 여 상기 공통 소스 라인 과 접속 하 는 컨 택 을 적어도 둘 이상 을 갖 는 금속 막 패턴 ; 상기 금속 막 패턴 을 갖 는 반도체 기판 상 에 배치 된 상부 층간 절 연막 ; 및 상기 상부 층간 절 연막 을 관통 하 여 상기 드레 인 선택 트랜지스터 의 드레 인과 접속 하 는 제 1 금속 라인 을 포함 하 는 것 을 특징 으로 한다 .