도 2 a 를 참조 하 면 , 반도체 기판 ( 100 ) 이 제공 된다 . 상기 반도체 기판 ( 100 ) 은 실리콘 기판 일 수 있 다 . 상기 반도체 기판 ( 100 ) 에 트렌치 들 ( T ) 이 형성 된다 . 상기 트렌치 들 ( T ) 을 소자 분리 막 ( 102 ) 으로 채워 활성 영역 ( 101 ) 을 한정 한다 . 상기 소자 분리 막 ( 102 ) 은 실리콘 산화 막 ( 102 c ) 으로 채워질 수 있 다 . 상기 소자 분리 막 ( 102 ) 은 상기 트렌치 들 ( T ) 측벽 및 바닥 상 에 형성 된 버퍼 막 ( 102 a ) 및 상기 버퍼 막 ( 102 a ) 상 에 형성 된 실리 더 라이너 막 ( 102 b ) 을 포함 할 수 있 다 . 상기 버퍼 막 ( 102 a ) 은 실리콘 산화 막 일 수 있 고 , 상기 실리 더 라이너 막 ( 102 b ) 은 실리콘 질화 막 일 수 있 다 .