도 38 에 도시 된 특정 예 에서 , 메모리 제어기 ( 1410 ) 는 , 데이터 / 어 드레스 / 명령 용 데이터 출력 접속 DOC [ 0 : 7 ] , 명령 스트로브 출력 접속 CSOC , 데이터 스트로브 출력 접속 DSOC , 칩 인 에이블 출력 접속 / CEC , 기준 전압 접속 VREFC 및 리셋 출력 접속 / RSTC 을 갖 는다 . 또한 , 메모리 제어기 ( 1410 ) 는 한 쌍 의 클록 출력 접속 CKOC 및 / CKOC 을 갖 는다 . 디바이스 의 각각 은 데이터 출력 Q , 명령 스트로브 출력 CSO , 데이터 스트로브 출력 DSO 을 갖 는다 . 하나 의 디바이스 의 데이터 출력 Q , 명령 스트로브 출력 CSO 및 데이터 스트로브 출력 DSO 은 제각기 다음 디바이스 의 데이터 입력 D , 명령 스트로브 입력 CSI , 데이터 스트로브 입력 DSI 에 결합 된다 . 디바이스 ( 1420 - 1 - 1420 - N ) 는 병렬 형식 으로 메모리 제어기 ( 1410 ) 로부터 칩 인 에이블 신호 '/ CE ', 리셋 신호 '/ RST ' 및 기준 전압 ' Vref ' 을 수신 한다 . 이 데이터 는 직렬 데이터 또는 병렬 데이터 로서 제공 되 고 전송 될 수 있 다 .