상기 도 1 을 참조 하 면 , 상기 주 증폭기 ( Main Amplifier ) ( 101 ) 는 왜곡 되 지 않 은 아날로그 입력 신호 ( 100 ) 를 입력 받 고 , 상기 아날로그 입력 신호 ( 100 ) 를 증폭 하 여 상기 제 1 방향 성 결합기 ( 103 ) 로 출력 한다 . 이때 , 상기 주 증폭기 ( 101 ) 의 출력 신호 ( 110 ) 는 왜곡 성분 을 포함 하 게 된다 . 상기 제 1 방향 성 결합기 ( 103 ) 는 상기 주 증폭기 ( 101 ) 의 왜곡 된 출력 신호 ( 110 ) 를 상기 제 1 지연 회로 ( 105 ) 로 출력 하 고 , 상기 왜곡 된 신호 ( 110 ) 의 일부 를 추출 하 여 제 3 방향 성 결합기 로 출력 한다 . 상기 제 1 지연 회로 ( Delay ) ( 105 ) 는 상기 제 1 방향 성 결합기 ( 103 ) 로부터 입력 되 는 왜곡 된 신호 ( 110 ) 를 소정 시간 지연 시킨 후 , 상기 제 2 방향 성 결합기 ( 107 ) 로 출력 한다 . 여기 서 , 상기 소정 지연 시간 은 상기 제 3 방향 성 결합기 ( 111 ) 에서 출력 된 신호 ( 130 ) 가 상기 오 차 증폭기 ( 113 ) 를 통과 하 면서 발생 하 는 시간 과 같 다 .