즉 , 종래 에 는 각 PMOS 트랜지스터 ( P 1 ~ P 4 ) 에 대응 되 는 액티브 영역 들 ( A _ P ) 이 N 타입 의 웰 영역 ( 20 ) 내 에 동일 한 간격 을 두 고 도 1 의 서브 워드 라인 ( 10 , 12 , 14 , 16 ) 배치 순서 와 동일 하 게 ( 배선 영역 ( 24 ) 의 반대쪽 측면 에서 배선 영역 ( 24 ) 방향 으로 ) 순서 대로 형성 된다 .