일 실시 예 에 따르 면 , 상기 수동 소자 패턴 을 형성 하 는 것 은 , 상기 리세 스 영역 을 갖 는 기판 전면 상 에 반도체 막 을 포함 하 는 더미 층 ( dummy layer ) 을 형성 하 는 것 ; 상기 제 1 영역 내 의 더미 층 을 패 터닝 하 여 더미 게이트 패턴 을 형성 하 는 것 ; 및 상기 제 2 영역 내 의 상기 더미 층 을 패 터닝 하 여 수동 소자 패턴 을 형성 하 는 것 을 포함 할 수 있 다 . 상기 수동 소자 패턴 은 상기 제 2 영역 내 의 상기 더미 층 에 포함 된 상기 반도체 막 의 일부분 으로 형성 될 수 있 다 .