상기 제 1 합산 회로 ( 50 ) 는 제 1 레지스터 ( 56 ) 및 제 1 합 산기 ( 57 ) 를 포함 한다 . 상기 제 1 레지스터 는 제 1 플립플롭 ( 51 ) , 제 2 플립플롭 ( 52 ) , 제 3 플립플롭 ( 53 ) , 제 4 플립플롭 ( 54 ) 및 제 5 플립플롭 ( 55 ) 을 포함 한다 . 상기 제 1 레지스터 는 인가 된 신호 들 을 저장 하 였 다가 상기 제 1 합 산기 ( 57 ) 로 출력 한다 .