본 발명 에 따른 반도체 메모리 소자 의 지연 고정 루프 회로 는 외부 에서 입력 되 는 클럭 신호 를 인가 받 아 내부 클럭 을 생성 하 는 입력 클럭 버퍼 와 , 상기 내부 클럭 을 인가 받 아 설정 시간 만큼 지연 시켜 출력 클럭 을 생성 하 는 지연 라인 부 와 , 상기 출력 클럭 을 인가 받 아 외부 데이터 로 출력 하 는 출력 버퍼 와 , PVT 변동 을 감지 하 여 상기 입력 클럭 버퍼 의 지연 시간 및 상기 출력 버퍼 의 지연 시간 을 가변 적 으로 보상 하 는 보상 클럭 을 생성 하 는 보상 지연 부 , 및 상기 보상 클럭 과 상기 내부 클럭 을 비교 하 여 상기 지연 라인 부 의 지연 시간 을 제어 하 는 위상 비교기 를 포함 한다 .