구체 적 으로 는 , 본 발명 의 실시 예 에 따른 CMOS 이미지 센서 는 도 3 에 도시 된 바 와 같이 , P - 에 피층 ( 110 , P -_ epi ) 이 상부 에 성장 된 P 형 기판 ( 미 도시 ) 과 , P - 에피 층 ( 110 ) 내 에 국부 적 으로 형성 된 포토 다이오드 용 N - 확산 영역 ( 115 ) 과 , N - 확산 영역 ( 115 ) 의 상부 표면 에 형성 된 P 0 확산 영역 ( 117 ) 과 , P 0 확산 영역 ( 117 ) 으로 인해 형성 되 는 포 텐 셜 베리어 ( Potential Barrier , PB ) 를 일정 하 게 유지 하 기 위해 N - 확산 영역 ( 115 ) 의 일 측 에 얼라인 ( Align ) 되 어 P - 에 피층 ( 110 ) 상 에 형성 된 베리 어용 게이트 전극 ( 114 b ; 이하 , 제 1 게이트 전극 이 라 함 ) 과 , 제 1 게이트 전극 ( 114 b ) 과 전기 적 으로 분리 되 도록 제 1 게이트 전극 ( 114 b ) 과 이웃 하 여 P - 에 피층 ( 110 ) 상 에 형성 된 트랜스퍼 트랜지스터 용 게이트 전극 ( 114 a ; 이하 , 제 2 게이트 전극 이 라 함 ) 과 , 제 2 게이트 전극 ( 114 a ) 의 일 측 에 얼라인 되 도록 P - 에 피층 ( 110 ) 내 에 형성 된 N - 플로팅 확산 영역 ( 118 ) 을 포함 한다 .