" 고 전압 프로그래밍 짝수 비트 라인 ( "" HV _ PROG _ E "") 라인 ( 60 ) 및 고전압 프로그래밍 홀수 비트 라인 ( "" HV _ PROG _ O "") 라인 ( 62 ) 은 각각 짝수 및 홀수 비트 라인 에 프로그래밍 가능 하 게 한다 . 예 를 들 어 ", 저전압 이 HV _ PROG _ E ( 60 ) 에 어서 트 ( assert ) 될 경우 , PMOS 트랜지스터 ( 26 ) 각각 의 BL 0 ( 14 ) 및 BL 2 ( 18 ) 의 PMOS 트랜지스터 ( 26 및 30 ) 은 전압 소스 ( 12 ) 로부터 전류 가 흘러 , 비트 라인 BL 0 ( 14 ) 및 BL 2 ( 18 ) 의 전위 를 PMOS 트랜지스터 ( 26 , 30 ) 의 소스 단자 에서 인가 된 전압 소스 ( 12 ) 로부터 고 전압 프로그래밍 전압 Vmm 에 대응 하 는 전위 로 높인다 . 홀수 비트 라인 BL 1 ( 16 ) 및 BL 3 ( 20 ) 는 저전 압 이 HV _ P ROG _ O ( 62 ) 에 어서 트 되 지 않 을 경우 전류 가 흐르 지 않 는 PMOS 트랜지스터 ( 28 및 32 ) 로 인해 , 전위 Vmm 으로 상승 하 지 않 는다 . 이러 한 예 에서 , 비트 라인 들 상 의 트랜지스터 들 ( 42 및 40 ) ( 또는 래치 ( 24 ) 가 사용 될 경우 , ( 38 및 36 ) ) 의 게이트 들 에 인가 된 전압 Q 를 통하 여 선택 된 비트 라인 상 의 메모리 셀 에 쓰여질 데이터 를 결정 하 는 두 개 의 비트 라인 BL 0 ( 14 ) , BL 1 ( 16 ) 당 하나 의 래치 ( 22 ) ( 또한 비트 라인 BL 2 ( 18 ) 및 BL 3 ( 20 ) 의 래치 ( 24 ) ) 가 있 다 .