즉 , 본 발명 의 일 실시 형태 에 따르 면 칩 전자 부품 의 고 인덕턴스 ( Ls ) 구현 을 위해 상기 제 1 및 제 2 비아 패드 ( 43 , 44 ) 를 인접 한 제 1 및 제 2 내부 코 일부 ( 41 , 42 ) 방향 으로 배치 함 으로써 쇼트 불량 의 문제 가 발생 할 수 있 으므로 , 이 를 방지 하 기 위해 상기 제 1 및 제 2 비아 패드 ( 43 , 44 ) 에 인접 한 제 1 및 제 2 내부 코 일부 ( 41 , 42 ) 에 는 홈 이 형성 될 수 있 다 .