또한 , 소형 화 에 관한 요구 에 따라 , 종래 의 메모리 패키지 구조 는 , 퇴적 된 많 은 메모리 칩 을 포함 하 는 것 으로 기억 밀도 를 증가 시키 고 있 다 . 버스 폭 을 변화 시키 지 않 기 위해 , 이 들 메모리 칩 은 , 동일 한 버스 를 사용 해 RWDS 신호 를 송신 할 가능 성 이 있 지만 , 이 들 메모리 칩 의 셀프 리 프레쉬 동작 은 , 비동기 이 므로 , 이 들 메모리 칩 이 다른 레벨 의 RWDS 신호 를 동시 에 출력 하 는 경우 , 버스 경합 의 문제 가 발생 할 가능 성 이 있 고 , 따라서 , 전류 소비 의 증가 및 예기 치 못한 전압 저하 를 초래 한다 . 또한 , 프로세스 의 변경 에 의해 , 이 들 메모리 칩 이 하이 레벨 의 RWDS 신호 를 동시 에 출력 했 다고 해도 반응 이 빠른 메모리 칩 에서 먼저 RWDS 신호 의 하이 레벨 에서 로우 레벨로 의 변환 을 발생 하 고 , 반응 이 느린 메모리 칩 은 , 그 기간 하이 레벨 의 출력 을 계속 한 후 , 상기 변환 을 발생 하 고 , 그 에 따라 , 버스 경합 의 문제 를 초래 할 가능 성 이 있 다 .