제 1 픽셀 ( P ( n , m ) ) 이 제 n 수평 표시 라인 ( HL ( n ) ) 과 제 m 수직 표시 라인 ( VL ( m ) ) 에 위치 하 고 , 제 2 픽셀 ( P ( n + 1 , m ) ) 이 제 n + 1 수평 표시 라인 ( HL ( n + 1 ) ) 과 제 m 수직 표시 라인 ( VL ( m ) ) 에 위치 하 는 경우 , 제 1 픽셀 ( P ( n , m ) ) 의 제 5 스위치 TFT ( T 5 ) 는 제 1 픽셀 ( P ( n , m ) ) 의 제 4 노드 ( N 4 ) 와 제 2 픽셀 ( P ( n + 1 , m ) ) 의 제 1 노드 ( N 1 ) 사이 에 연결 된다 . 제 8 실시 예 에서 , OLED , 구동 TFT ( DT ) , 스토리지 커패시터 ( Cst ) , 제 1 내지 제 4 및 제 6 내지 제 7 스위치 TFT 들 ( T 1 ~ T 4 , T 6 ~ T 7 ) 은 전술 한 제 2 실시 예 와 동일 하 다 .