셀 스트링 들 ( CSTR ) 각각 은 비트 라인 ( BL ) 에 연결 된 드레 인 선택 트랜지스터 ( DST ) , 공통 소스 라인 ( CSL ) 에 연결 된 소스 선택 트랜지스터 ( SST ) , 드레 인 선택 트랜지스터 ( DST ) 와 소스 선택 트랜지스터 ( SST ) 사이 에 연결 된 복수 의 메모리 셀 들 ( MC ) 을 포함 할 수 있 다 . 드레 인 선택 트랜지스터 ( DST ) , 메모리 셀 들 ( MC ) 및 소스 선택 트랜지스터 ( SST ) 는 제 3 방향 ( TD ) 을 따라서 직렬 로 연결 될 수 있 다 .