상술 한 비휘발성 기억 소자 에서 , 상기 제 1 , 제 2 및 제 3 공통 소스 영역 들 ( 135 s , 135 s '," 135 s "") 은 하나 의 소스 패턴 ( 225 ) 에 모두 접속 되 어 있 고 ", 상기 제 1 , 제 2 및 제 3 공통 드레 인 영역 들 ( 135 d , 135 d '," 135 d "") 은 하나 의 비트 라인 에 모두 접속 되 어 있 다 . 이 와 는 다르 게 ", 제 1 , 제 2 및 제 3 소스 패턴 들 이 상기 제 1 , 제 2 및 제 3 공통 소스 영역 들 ( 135 s , 135 s '," 135 s "") 과 각각 접속 될 수 있 다 . 이 경우 에 ", 상기 제 1 , 제 2 및 제 3 소스 패턴 들 은 상기 제 1 , 제 2 및 제 3 절연 층 들 ( 150 , 150 '," 150 "") 내 에 각각 배치 될 수 있 다 . 또한 ", 제 1 , 제 2 및 제 3 비트 라인 들 이 상기 제 1 , 제 2 및 제 3 공통 소스 영역 들 ( 135 s , 135 s '," 135 s "") 에 각각 접속 될 수 있 다 . 상기 제 1 및 제 2 비트 라인 들 은 각각 상기 제 1 및 제 2 절연 층 들 ( 150 ", 150 ') 내 에 배치 될 수 있 다 . 이 경우 에 , 상기 제 1 및 제 2 게터 링 영역 들 ( 165 , 165 ') 은 각각 상기 제 1 및 제 2 비트 라인 들 과 이격 된다 .