도 3 b 를 참조 하 면 , 상기 게이트 절 연막 ( 330 ) 상 에 상기 화 소부 에 형성 된 게이트 전극 ( 320 ) 과 대응 되 는 영역 에 순수 비정질 실리콘 과 n 형 또는 p 형 의 불순물 이 포함 된 비정질 실리콘 을 PECVD 또는 LPCVD 방법 으로 증착 한 후 마스크 공정 으로 패 터닝 하 여 상기 화 소부 의 게이트 전극 ( 320 ) 과 대응 되 는 영역 에 채널 층 ( 340 a ) 과 오 믹 콘 택 층 ( 324 b ) 이 차례 대로 적층 된 액티브 층 ( 340 ) 을 형성 한다 .