이 와 같이 본 발명 의 일실 시예 에 따른 패턴 형성 공정 에서 는 포토레지스트 패턴 의 선폭 축소 가 요구 되 지 않 고 , 특히 포토레지스트 패턴 의 밀도 를 감소 시킬 수 있 으므로 포토레지스트 패턴 형성 공정 을 좀 더 용이 하 게 할 수 있 다 . 아울러 , 비트 라인 의 선폭 을 최소 화 할 수 있 어 후속 스토리지 노드 콘 택 과 의 브릿지 발생 억제 및 셀 저항 감소 가 가능 하 다 .