도 8 은 , 제 1 실시 예 에서 의 3 비트 데이터 전송 시스템 의 구성 회로도 이 다 . 도 8 에서 인코더 , 디코더 는 명시 하 고 있 지 않 지만 , 송신 측 의 인코더 는 3 개 의 인버터 ( 250 내지 253 ) , 및 8 개 의 3 입력 NAND 게이트 ( 260 내지 267 ) 에 의해 구성 되 고 , 또한 수신 측 의 디코더 는 6 개 의 4 입력 NAND 게이트 ( 270 내지 275 ) 에 의해 구성 된다 .