기준 트랜지스터 ( 10 ) 와 본 발명 의 트랜지스터 ( 20 ) 및 제 1 , 제 2 비교 트랜지스터 ( 30 , 40 ) 의 채널 폭 과 길 이 , 부 가 게이트 도체 패턴 ( 12 b , 22 b , 32 b , 42 b ) 의 구조 와 활성 영역 과 의 거리 및 각 트랜지스터 를 NMOS 트랜지스터 , PMOS 트랜지스터 로 구현 한 경우 의 구동 전류 를 위 실시 예의 치수 를 기준 으로 대비 하 면 아래 의 표 1 과 같 다 .