도 8 은 , 다양 한 트랜지스터 사이즈 들 , 인덕 터 값 들 , 및 DC 바이어스 전류 및 DC 바이어스 전압 이 셋 팅 될 수 있 는 적절 한 일 방법 ( 200 ) 의 흐름 도 이 다 . 먼저 ( 단계 201 ) , LNA 이득 및 잡음 지수 에 대한 시스템 요건 을 충족 시키 기 위해 메인 트랜지스터 들 ( 204 및 205 ) 이 셋 팅 된다 . 소거 트랜지스터 들 ( 206 및 207 ) 의 사이즈 는 , 소거 트랜지스터 들 과 관련 된 기생 저항 을 감소 시키 기 위해 , 메인 트랜지스터 들 ( 204 및 205 ) 의 사이즈 의 약 절반 이 도록 셋 팅 된다 . 다음 으로 ( 단계 202 ) , ( DC 바이어스 전압 들 VBIAS 2 , VBIAS 5 및 VBIAS 6 를 셋 팅 함 으로써 초기 에 셋 팅 된 바 와 같 은 ) 소거 트랜지스터 들 ( 206 및 207 ) 을 통한 소정 의 DC 바이어스 전류 에 대해 , 캐스 코드 트랜지스터 들 CT 1 _ main ( 209 ) 및 CT 2 _ main ( 213 ) 의 사이즈 는 소형 으로부터 대형 으로 스윕 ( sweep ) 된다 . 왜 곡 측정치 를 포함 하 는 회로 성능 데이터 가 캐스 코드 트랜지스터 들 ( 209 및 213 ) 의 사이즈 에서 의 각각 의 증분 변화 에 대해 취해진다 . 스윕 이후 , 소거 트랜지스터 들 ( 206 및 207 ) 을 통한 DC 바이어스 전류 가 조정 되 고 ( 단계 203 ) , 캐스 코드 트랜지스터 들 ( 209 및 213 ) 의 사이즈 가 다시 소형 으로부터 대형 으로 스윕 된다 . 회로 성능 데이터 가 다시 수집 된다 . 소형 으로부터 대형 으로 캐스 코드 트랜지스터 들 의 사이즈 를 스윕 하 는 이러 한 프로세스 는 , 소거 트랜지스터 DC 바이어스 전류 의 각각 의 상이 한 값 에 대해 반복 된다 . 그 스윕 이 소거 트랜지스터 DC 바이어스 전류 의 모든 다양 한 증분 들 에 대해 완료 되 었 을 경우 ( 단계 204 ) , LNA 가 동작 할 특정 한 애플리케이션 에 대한 최상 의 회로 성능 을 갖 는 LNA 를 생성 했 던 값 들 을 갖 도록 , 캐스 코드 트랜지스터 들 의 사이즈 및 소거 트랜지스터 바이어스 전류 가 셋 팅 된다 ( 단계 205 ) . 상술 된 바 와 같이 , 디 제너레이션 인덕 터 의 인덕턴스 는 최적화 의 일부 일 수 있 다 .