이때 , 도 2 의 반도체 메모리 장치 가 32 개 의 입출력 패드 ( 도시 되 지 않 음 ) 를 갖 는 경우 , 네 하프 뱅크 ( BK 0 , BK 1 , BK 4 , BK 5 ) 와 네 하프 뱅크 ( BK 2 , BK 3 , BK 6 , BK 7 ) 사이 에 는 각 하프 뱅크 ( BK 0 ~ BK 7 ) 에서 출력 된 데이터 를 전달 하 는 16 개 의 글로벌 입출력 라인 ( RGIO _ COMM ) 이 배치 된다 .