도 11 은 , 본 발명 의 제 3 실시 예의 메모리 칩 의 신호 타이밍 도 이 다 . 제 3 실시 예 와 제 2 실시 예 와 의 주 된 차이 는 , 제 3 실시 예 에서 는 , 클록 신호 ( CK ) 의 제 1 클록 의 상승 엣지 에서 다 이 어드레스 가 입력 되 는 점 이 다 . 제 1 메모리 칩 ( 110 ＿ 0 ) 및 제 2 메모리 칩 ( 110 ＿ 1 ) 은 , 예 를 들 면 , HyperRAM SPIpSRAM 이 다 .