상술 한 바 와 같이 , 본 발명 에 따른 반도체 소자 의 제조 방법 은 더미 영역 에 비트 라인 분리 트랜지스터 형성 시 비트 라인 콘 택 플러그 를 형성 하 지 않 음 으로써 전압 자체 가 인가 되 지 않 도록 하 여 게이트 산화 막 이 얇 게 형성 되 는 경우 에 도 프로브 테스트 나 번인 테스 트시 게이트 산화 막 에 크랙 이 유발 되 는 현상 을 방지 할 수 있 다 .