먼저 , 페이지 버퍼 세팅 구간 동안 제어 신호 들 ( C 1 , DIO < 7 : 0 >) 이 로우 레벨 에서 하이 레벨 로 활성 화 된다 . 활성 화 된 제어 신호 들 ( C 1 , DIO < 7 : 0 >) 에 응답 해서 래치 ( 212 ) 의 초기 화 와 관련 된 NMOS 트랜지스터 들 ( 210 , 206 ) 이 턴 온 된다 . 그 결과 , 페이지 버퍼 세팅 구간 동안 래치 노드 들 ( nDO , " DO ) 은 각각 논리 "" 0 "" 과 논리 "" 1 "" 의 값 으로 초기 화 된다 . "