제 2 실시 예 에서 , DAC 값 에 대한 복수 의 스윕 은 복수 의 판독 회로 ( 150 ) ( 또는 복수 의 아날로그 - 디지털 변환기 ) 를 통해 이루어질 수 있 다 . 이러 한 제 2 실시 예 에서 , 하나 이상 의 차동 전류 공급원 ( 153 ) , 공통 - 모드 전류 회로 ( 156 ) 와 전류 공급원 ( 158 ) , 및 비교기 회로 ( 160 ) 는 도 13 에 예시 된 바 와 같이 , 에너지 를 보존 하 기 위하 여 그 기능 을 비 활성 화 시키 는 추가 적 인 휴면 신호 ( sleep signal ) 를 포함 할 수 있 다 . 바람직 하 게 , 비교기 회로 ( 160 ) 는 제어 회로 ( 161 ) ( 예 를 들 어 , 컴퓨터 프로세서 , 프로세싱 회로 등 을 가지 는 마이크 로 컨트롤러 ) , 거시 적 ( coarse ) ( MSB ) 레지스터 그룹 , 및 미시 적 ( fine ) ( LSB ) 레지스터 그룹 에 결합 되 거나 연결 되 어 동작 할 수 있 다 . 동작 이 이루어지 는 경우 , 거시 적 ( coarse ) 레지스터 그룹 ( 예 를 들 어 , 공지 되 고 미리 설정 된 디지털 값 의 하위 집합 ) 에 대한 제 1 거시 적 스윕 ( coarse sweep ) 은 마이크 로 컨트롤러 에 의해 수행 될 수 있 는데 , 차동 전류 회로 ( 151 ) 가 거시 적 코드 변경 ( coarse code change ) 을 통해 단계 적 으로 진행 하 며 , 비교 회로 가 두 합산 노드 사이 의 전압 변화 를 트리거 ( trigger ) , 트립 ( trip ) , 또는 검출 하 는 경우 에 는 거시 적 비트 ( coarse bit ) 가 기록 된다 . 그런 다음 , 공지 된 디지털 값 에 대한 전체 스윕 ( full sweep ) 이 마이크 로 컨트롤러 에서 수행 되 고 , 기록 된 거 시 적 비트 ( coarse bit ) 가 차동 전류 회로 ( 151 ) 에서 인가 되 는 거 시 적 비트 ( coarse bit ) 와 일치 하 지 않 는 경우 를 제외 하 고 , 마이크 로 컨트롤러 회로 는 열 ( column ) 의 전력 소모 를 감소 시키 기 위해서 휴면 신호 ( sleep signal ) 를 전송 한다 . 따라서 , 이러 한 제 2 실시 예 는 미시 적 스윕 ( fine sweep ) 을 위한 시간 의 2 ^ N - 1 / 2 ^ n 동안 회로 부분 들 을 휴면 ( sleep ) 시킴 으로써 상당 한 전력 감소 를 가능 하 게 하 며 , 여기 서 N 은 도 4 에서 예시 된 바 와 같이 미시 적 비트 ( fine bit ) 의 개수 에 해당 한다 . 따라서 , 비교기 회로 ( 160 ) 및 / 또는 관련 된 출력 회로 는 합산 전류 가 0 이 되 거나 교차 하 는 시간 에 해당 하 는 이후 의 구간 동안 LSB 를 기록 하 도록 동작 할 수 있 다 .