명료 성 을 위해 , 본 발명 과 특정 하 게 관련 된 특징 부 에 집중 하 기 위해 시스템 ( 100 ) 에 대한 기재 가 단순 화 되 었 다 . 예 를 들 어 , 다양 한 실시 예 에서 , 메모리 어레이 ( 130 ) 는 예 를 들 어 DRAM 어레이 , SRAM 어레이 , STT RAM 어레이 , PCRAM 어레이 , TRAM 어레이 , RRAM 어레이 , NAND 플래시 어레이 , 및 / 또는 NOR 플래시 어레이 일 수 있 다 . 메모리 어레이 ( 130 ) 는 액세스 라인 ( 본 명세서 에서 워드 라인 또는 선택 라인 이 라고 도 지칭 될 수 있 음 ) 에 의해 연결 된 로우 및 감지 라인 ( 본 명세서 에서 디 지트 라인 또는 데이터 라인 이 라고 지칭 될 수 있 음 ) 에 의해 연결 된 컬럼 으로 배열 된 메모리 셀 을 포함 할 수 있 다 . 단일 메모리 어레이 ( 130 ) 가 도 1 a 에 도시 되 더라도 , 실시 예 는 이 에 한정 되 지 않 는다 . 예 를 들 어 , 메모리 디바이스 ( 120 ) 는 본 명세서 에 기재 된 바 와 같이 , 복수 의 서브 어레이 에 추가 로 , 복수 의 메모리 어레이 ( 130 ) , 가령 , DRAM 셀 , NAND 플래시 셀 등 의 복수 의 뱅크 를 포함 할 수 있 다 .