특히 본 발명 의 박막 은 , 높 은 절연성 이 요구 되 는 전자 부품 , 예 를 들 어 박막 트랜지스터 의 패 시베이 션 막 , 게이트 절 연막 에 적용 할 수 있 다 . 여기 에서 말 하 는 박막 트랜지스터 란 , 전계 효과 트랜지스터 ( FET ) 를 나타내 고 , 소스 , 드레 인 , 게이트 전극 으로 형성 되 어 있 는 3 단자 형 , 및 백 게이트 를 포함 하 는 4 단자 형 트랜지스터 로서 , 게이트 전극 에 전압 인가 함 으로써 발생 하 는 채널 의 전계 에 의해 소스 / 드레 인 간 의 전류 를 제어 하 는 박막 형 의 트랜지스터 를 나타낸다 . 일반 적 으로 반도체 층 으로 는 실리콘 재료 가 일반 적 이 고 주로 CVD 법 에 의해 형성 되 는데 , 그 형성 방법 에 의해 아모르 퍼스 실리콘 ( a - Si ) , 폴리 실리콘 ( p - Si ) , 미결정 실리콘 ( μ - cSi ) 등 으로 완성 되 는 결정 상태 가 여러 가지 이 며 그 전기 특성 이 상이 한 점 에서 , 각각 용도 에 따라 적용 되 는 것 이 현 상황 이 다 . 또 어느 Si 계 트랜지스터 를 형성 하 는 경우 에 대해서 도 게이트 절 연막 및 패시 베이 션 막 은 반도체 층 과 같이 , CVD 막 형성 에 의한 SiNx 막 , SiO 2 막 이 사용 되 고 있 는데 , 최근 의 TFT 제조 비용 절감 의 관점 에서 , 이 들 절 연막 을 대형 의 진공 장치 를 사용 하 지 않 고 , 프로세스 단축 화 를 기대 할 수 있 는 용액 도포 에 의한 절 연막 형성 으로 의 변환 및 그것 에 적합 한 재료 가 강하 게 요망 되 고 있 고 , 본 발명 의 박막 도 상기 어느 반도체 층 에 대해서 도 절 연막 으로서 특별히 한정 되 지 않 게 적용 할 수 있 다 .