또한 ， 본 발명 의 실시 형태 에서 는 , 진동 보정 제어 회로 ( 200 ) 는 HPF ( 26 ) , 적분 회로 ( 32 ) 및 센터 링 처리 회로 ( 34 ) 를 설치 하 는 구성 으로 함 으로써 , CPU ( 38 ) 에 의해 상기 처리 를 행하 는 구성 에 비하 여 회로 면적 을 축소 하 는 것 이 가능 하 게 된다 . 이것 에 의해 , 진동 보정 제어 회로 ( 200 ) 가 탑재 되 는 반도체 칩 의 코스트 를 저감 하 는 것 이 가능 하 게 된다 .