다음 에 는 , 질화 물질 ( 130 ) 을 제거 하 고 상기 전구 형 리세 스 게이트 영역 ( 120 ) 에 게이트 를 형성 한다 . 이때 , 리 세스 게이트 영역 ( 120 ) 을 포함 하 는 반도체 기판 ( 100 ) 표면 에 게이트 산화 막 을 형성 한 후 , 리 세스 게이트 영역 ( 120 ) 에 폴리 실리콘 층 을 매립 한 후 , 폴리 실리콘 층 을 평탄 화 식각 한 다음 , 그 상부 에 게이트 폴리 실리콘 층 , 금속 층 및 하드 마스크 층 을 형성 한 후 , 상기 구조물 들 을 부분 식각 하 여 리 세스 게이트 영역 ( 120 ) 과 오버랩 되 는 게이트 를 형성 하 는 것 이 바람직 하 다 .