공통 동기 클록 구조 와 는 달리 , 소스 동기 클록 구조 는 도 24 B - 24 D 에 도시 된 바 와 같이 2 - 입력 선택기 를 이용 하 여 클록 과 데이터 경로 간 의 90 ° 위상 시프트 및 지연 일치 로 생성 된 클록 을 제공 한다 . 클 록의 90 ° 위상 시프트 로 의 이런 지연 일치 때문 에 , 항상 설정 및 보유 시간 은 DDR 동작 에서 tCK × 0 . 25 값 과 동일 하 다 .