프로세서 ( 122 ) 는 호스트 인터페이스 ( 125 ) 를 통해 수신 되 는 데이터 가 버퍼 제어 회로 ( 127 ) 를 통해 출력 되 도록 제어 할 수 있 다 . 프로세서 ( 122 ) 는 버퍼 제어 회로 ( 126 ) 를 통해 수신 되 는 데이터 가 메모리 인터페이스 ( 125 ) 로 전달 되 도록 제어 할 수 있 다 . 프로세서 ( 122 ) 는 메모리 인터페이스 ( 125 ) 를 통해 수신 되 는 데이터 가 버퍼 제어 회로 ( 127 ) 를 통해 출력 되 도록 제어 할 수 있 다 . 프로세서 ( 122 ) 는 버퍼 제어 회로 ( 127 ) 를 통해 수신 되 는 데이터 가 호스트 인터페이스 ( 124 ) 또는 메모리 인터페이스 ( 125 ) 를 통해 출력 할 수 있 다 .