상술 한 본 발명 의 과제 를 달성 하 기 위한 예시 적 인 실시 예 들 에 따른 수직 형 메모리 장치 는 기판 의 상면 에 수직 한 제 1 방향 을 따라 상기 기판 상 에서 서로 이격 된 게이트 전극 들 , 각각 이 상기 게이트 전극 들 을 상기 제 1 방향 으로 관통 하 며 , 상기 기판 상면 에 평행 한 제 3 방향 으로 연장 되 어 상기 게이트 전극 들 을 상기 기판 상면 에 평행 하 고 상기 제 3 방향 과 교차 하 는 제 2 방향 으로 분리 시키 며 , 상기 제 2 방향 을 따라 서로 이격 된 복수 의 CSL 들 , 상기 제 2 방향 으로 서로 이웃 하 는 2 개 의 CSL 들 사이 에서 상기 각 제 2 및 제 3 방향 들 을 따라 배열 되 고 , 각각 이 상기 제 1 방향 으로 연장 되 어 상기 게이트 전극 들 을 관통 하 는 채널 들 , 상기 각 채널 들 의 외측 벽 에 형성 되 어 순차 적 으로 적층 된 터널 절연 패턴 , 전하 저장 패턴 , 및 제 1 블로킹 패턴 을 포함 하 는 전하 저장 구조물 , 상기 채널 들 상 에 각각 형성 된 패드 들 , 상기 게이트 전극 들 중 적어도 최상층 에 형성 된 SSL 을 상기 제 1 방향 으로 관통 하 여 이 에 직접 접촉 하 며 , 상기 제 3 방향 으로 연장 되 어 상기 SSL 을 상기 제 2 방향 으로 분리 시키 는 절연성 분리 패턴 , 상기 각 게이트 전극 들 의 상하 면 및 상기 채널 에 대향 하 는 상기 각 게이트 전극 들 의 측벽 은 커버 하 되 , 상기 절연성 분리 패턴 에 대향 하 는 상기 SSL 의 측벽 은 커버 하 지 않 는 제 2 블로킹 패턴 , 및 상기 패드 들 에 전기 적 으로 연결 되 며 , 각각 이 상기 제 3 방향 으로 연장 되 고 상기 제 2 방향 을 따라 서로 이격 된 복수 의 비트 라인 들 을 포함 할 수 있 다 .