상기 선폭 크기 를 재 조정 하 는 단계 는 , 피 모스 ( PMOS ) 트랜지스터 를 위한 시험 제 1 게이트 들 에 대한 식각 시 수반 되 는 식각 바이어스 들 을 상기 시험 제 1 게이트 들 의 선폭 크기 에 따라 측정 하 는 단계 , 엔 모스 ( NMOS ) 트랜지스터 를 위한 시험 제 2 게이트 들 에 대한 식각 시 수반 되 는 식각 바이어스 들 을 상기 시험 제 1 게이트 들 의 선폭 크기 에 따라 측정 하 는 단계 , 상기 피 모스 ( PMOS ) 트랜지스터 를 위한 제 1 게이트 및 상기 엔 모스 ( NMOS ) 트랜지스터 를 위한 제 2 게이트 의 선폭 크기 들 에 해당 되 는 각각 의 식각 바이어스 들 을 상기 측정치 들 로부터 추출 하 는 단계 , 상기 추출 된 식각 바이어스 들 을 보상 할 선폭 조정 폭 들 을 추출 하 는 단계 , 및 상기 추출 된 선폭 조정 폭 들 을 상기 제 1 및 제 2 게이트 의 레이아웃 에 부가 하 여 선폭 을 확장 시키 는 단계 를 포함 할 수 있 다 .