도 6 은 , 본 발명 의 다른 실시 형태 의 전계 효과 형 트랜지스터 의 개략 단면도 이 다 . 전계 효과 형 트랜지스터 ( 5 ) 는 , 반도체 층 ( 14 ) 과 소스 전극 ( 15 ) 의 사이 , 및 반도체 층 ( 14 ) 과 드레 인 전극 ( 16 ) 의 사이 에 , 각각 콘택트 층 ( 23 ) 을 갖 는다 . 그 밖 에 는 상기 전계 효과 형 트랜지스터 ( 1 ) 와 마찬가지 이 다 .