상술 한 바 와 같이 전도성 필라멘트 ( 123 ) 의 형성 및 / 또는 제거 는 상술 한 반도체 소자 ( 100 ) 가 메모리 성질 을 가질 수 있 도록 한다 . 구체 적 으로 , 도 9 에 도시 된 바 와 같이 , 동일 한 전압 이 게이트 ( 118 ) 에 인가 된 상황 에서 , 전도성 필라멘트 ( 123 ) 가 형성 되 었 을 때 측정 되 는 온 - 전류 의 크기 는 전도성 필라멘트 ( 123 ) 가 형성 되 지 않 았 을 때 측정 되 는 전류 의 크기 보다 상대 적 으로 크 다 . 이 와 같 은 전류 의 차이 는 전도성 필라멘트 ( 123 ) 의 형성 여부 를 판단 할 수 있 게 하 고 , 더 나아가 전도성 필라멘트 ( 123 ) 의 형성 을 위한 전압 의 인가 여부 를 판단 할 수 있 게 한다 . 따라서 , 쓰 기 동작 시 에 는 소정 의 전압 을 인가 하 여 정보 를 기록 하 고 , 읽 기 ( read ) 동작 시 에 는 전류 의 크기 ( 또는 전류 의 차이 등 ) 를 측정 함 으로써 , 상술 한 반도체 소자 ( 100 ) 를 정보 를 기록 하 기 위한 장치 , 즉 메모리 장치 로 이용 하 는 것 이 가능 해진다 . 또한 , 반도체 소자 ( 100 ) 에 기록 된 정보 는 쓰 기 동작 시 에 인가 된 전압 과 반대 극성 의 전압 을 인가 하 여 제거 될 수 도 있 다 . 즉 , 상술 한 반도체 소자 ( 100 ) 를 기반 으로 구현 된 메모리 장치 는 삭제 ( erase ) 동작 도 수행 할 수 있 으며 , 또한 소정 의 전압 ( 기록 시 의 전압 과 동일 또는 상이 한 극성 의 전압 ) 을 다시 인가 함 으로써 재 기록 동작 역시 수행 할 수 있 다 .