한편 , 본 발명 의 단계 ( S 3 ) 에서 는 특히 , 핫 캐리어 를 발생 시키 는 스트레스 조건 을 가하 는 트랜지스터 가 단일 게이트 구조 이 다 . 이 점 은 이중 게이트 또는 플로팅 게이트 ( floating gate ) 를 이용 한 옵 셋 제거 와 는 차별 되 는 점 이 라고 할 수 있 다 . 본 발명 이 적용 될 수 있 는 DRAM 에 이중 게이트 또는 플로팅 게이트 가 적용 되 지 않 으므로 본 발명 에서 핫 캐리어 를 발생 시키 는 스트레스 조건 을 가하 는 트랜지스터 가 단일 게이트 구조 인 점 은 기술 적 으로 도 의미 가 있 다 .