한 변형 에서 , 각 픽셀 ( 102 ) 이 라인 선택 트랜지스터 를 포함 하 는 것 이 가능 하 다 . 그런 라인 선택 트랜지스터 의 게이트 는 이 경우 에 동일 한 라인 의 픽셀 들 의 모든 라인 선택 트랜지스터 들 에 공통 인 그리고 선택 신호 가 위 에 인가 될 것 으로 의도 된 와이어 로서 산출 될 수 있 다 . 라인 선택 트랜지스터 의 소스 전극 및 드레 인 전극 중 첫 번 째 는 상기 능동 노드 ( 118 ) 에 연결 될 수 있 으며 , 상기 선택 트랜지스터 의 소스 전극 및 드레 인 전극 중 두 번 째 는 상기 판독 회로 ( 116 ) 의 입력단 에 연결 될 수 있 다 .