따라서 , 메모리 셀 어레이 ( MCA ) 의 메모리 셀 ( 50 ) 각각 은 PNPN 구조 의 수직 형 사이리스터 ( 50 V ) 를 포함 할 수 있 다 . 메모리 셀 어레이 ( MCA ) 에서 제 2 반도체 필라 ( 23 P ) 는 스토리지 층 의 역할 을 할 수 있 다 . 메모리 셀 어레이 ( MCA ) 는 워드 라인 ( 16 ) 을 더 포함 할 수 있 고 , 워드 라인 ( 16 ) 은 제 2 반도체 필라 ( 23 P ) 의 측벽 에 위치 할 수 있 다 . 메모리 셀 어레이 ( MCA ) 에서 각각 의 메모리 셀 은 1 T ( One transistor ) 구조 일 수 있 다 . 즉 , 1 T 구조 는 워드 라인 ( 16 ) , 제 3 반도체 필라 ( 23 N ) , 제 2 반도체 필라 ( 23 P ) 및 제 1 반도체 필라 ( 13 N ) 를 포함 할 수 있 다 . 제 3 반도체 필라 ( 23 N ) 및 제 1 반도체 필라 ( 13 N ) 은 소스 / 드레 인 영역 의 역할 을 할 수 있 다 . 메모리 셀 어레이 ( MCA ) 는 캐 패 시터 가 없 는 1 T DRAM 셀 어레이 가 될 수 있 다 . 메모리 셀 어레이 ( MCA ) 는 캐 패 시터 가 없 으므로 , 리 프레시 동작 이 필요 없 다 .