도 4 f 및 도 5 f 를 참조 하 면 , 상기 희생 스 페이서 가 제거 된 상태 에서 상기 실리콘 에 피층 ( 402 , 502 ) 이 형성 된 제 2 홈 ( H 2 ) 을 포함 한 실리콘 기판 ( 400 , 500 ) 상 에 게이트 절 연막 ( 432 , 532 ) 과 폴리 실리콘 막 ( 434 , 534 ) 및 게이트 금속 막 ( 436 , 536 ) , 그리고 게이트 하드 마스크 막 ( 438 , 538 ) 을 차례 로 증착 한 후 , 상기 게이트 하드 마스크 막 ( 438 , 538 ) 과 게이트 금속 막 ( 436 , 536 ) 및 폴리 실리콘 막 ( 434 , 534 ) 을 식각 하 여 상기 제 2 홈 ( H 2 ) 을 포함 한 게이트 형성 영역 의 실리콘 기판 ( 400 , 500 ) 상 에 리 세스 게이트 , 바람직 하 게 는 , 어느 하나 의 제 2 홈 ( H 2 ) 상 에 메인 게이트 ( 440 , 540 ) 가 배치 되 고 , 상기 메인 게이트 ( 440 , 540 ) 에 인접 하 는 제 2 홈 ( H ) 상 에 이웃 게이트 ( 450 ) 가 배치 되 고 , 상기 소자 분리 막 ( 420 , 520 ) 상 에 패 싱 게이트 ( 460 , 560 ) 가 배치 되 는 리 세스 게이트 ( R / G ) 를 형성 한다 .