지금 까지 설명 한 바 와 같이 , 본 발명 에 따른 리세 스 게이트 를 갖 는 반도체 소자 의 제조 방법 에 의하 면 , 리세 스 게이트 를 형성 하 기 위한 마스크 가 활성 영역 상 에 만 형성 되 어 소자 분리 막 과 리세 스 게이트 의 미스 얼라인 이 발생 하 여 소자 분리 막 의 종단 부가 어택 받 는 현상 을 방지 할 수 있 다 . 이 에 따라 소자 분리 막 의 장축 오버레이 관리 를 완화 시킬 수 있 다 . 또한 , 포토레지스트 리플 로우 공정 을 진행 하 여 활성 영역 상 의 리세 스 게이트 패턴 의 임계 치수 를 확보 할 수 있 어 패턴 마진 을 개선 할 수 있 다 .