한편 , 제 2 쉬프 트 레지스터 ( SR _ R ) 에 구비 된 제 3 스테이지 ( ST 203 _ R ) 는 제 2 스캔 펄스 에 응답 하 여 인 에 이 블 되 고 , 이 인 에 이 블 된 상태 에서 제 3 클럭 전송 라인 으로부터 제 3 클럭 펄스 를 공급 받 아 이 를 제 3 스캔 펄스 로서 출력 한다 . 그리고 , 이 제 3 스캔 펄스 를 자신 의 제 1 및 제 2 출력 라인 ( 241 a _ R , 241 b _ R ) 을 통해 제 4 스테이지 ( ST 204 _ R ) 에 공급 한다 . 따라서 , 제 2 쉬프 트 레지스터 ( SR _ R ) 의 제 4 내지 제 n 스테이지 ( ST 204 _ R 내지 ST 20 n _ R ) 는 차례 로 구동 된다 .