제 1 예시 적 인 실시 예 에 대해 계속 설명 하 면 , 제 1 작성 프로시저 는 제 1 다마 신 층 이 생성 되 는 중 에 수행 될 수 있 고 , 제 2 작성 프로시저 는 제 2 다마 신 층 이 생성 되 는 중 에 수행 될 수 있 다 . 제 1 작성 프로시저 시 에 , 제 1 개수 의 제 1 S - D 처리 웨이퍼 세트 는 제 1 다마 신 작성 프로 시저 를 이용 하 여 처리 될 수 있 고 , 제 1 피 처리 웨이퍼 세트 가 확립 될 수 있 다 . 제 1 다마 신 작성 프로시저 는 제 1 개수 의 제 1 S - D 웨이퍼 세트 상 에 제 1 S - D 다 마신 특징 부 세트 를 작성 하 는 데 이용 될 수 있 고 , 제 1 S - D 다 마신 특징 부 세트 는 제 1 세트 의 S - D 처리 웨이퍼 의 각각 에 있 는 하나 이상 의 사이트 에 하나 이상 의 검증 특징 부를 포함 할 수 있 다 . 제 2 작성 프로시저 시 에 , 제 1 개수 의 제 2 S - D 처리 웨이퍼 세트 는 제 2 다마 신 작성 프로 시저 를 이용 하 여 처리 될 수 있 고 , 제 2 피 처리 웨이퍼 세트 가 확립 될 수 있 다 . 제 2 다마 신 작성 프로시저 는 제 1 개수 의 제 2 S - D 웨이퍼 세트 상 에 제 2 S - D 다 마신 특징 부 세트 를 작성 하 는 데 이용 될 수 있 고 , 제 2 S - D 다 마신 특징 부 세트 는 제 2 세트 의 S - D 처리 웨이퍼 의 각각 에 있 는 하나 이상 의 사이트 에 하나 이상 의 제 2 검증 특징 부를 포함 할 수 있 다 . 제 1 작성 프로 시저 중 에 및 / 또는 후 에 , 제 1 S - D 평가 웨이퍼 세트 가 확립 될 수 있 고 , 제 1 세트 의 S - D 평가 웨이퍼 들 은 제 1 세트 의 피 처리 웨이퍼 의 하나 이상 을 포함 할 수 있 다 . 또한 , 제 1 작성 프로 시저 중 에 및 / 또는 후 에 , 제 1 S - D 평가 웨이퍼 세트 가 확립 될 수 있 고 , 제 1 S - D 평가 웨이퍼 세트 는 제 1 세트 의 피 처리 웨이퍼 의 하나 이상 을 포함 할 수 있 다 .