실리사이드 막 ( 90 , 100 , 110 ) 은 에 미터 영역 ( 60 ) , 베이스 콘 택 ( 80 ) 및 콜렉터 콘 택 ( 70 ) 의 전 영역 에 걸쳐 그 들 의 상부 에 형성 되 는 것 이 아니 다 . 그 에 따라 XE 로 정의 되 는 에 미터 - 베이스 야금학 적 접합 과 에 미터 - 에 미터 상부 의 실리사이드 막 ( 90 ) 표면 간 의 거리 를 보다 증가 시킨다 . 이 에 부가 하 여 에 미터 와 베이스 와 콜렉터 간 의 블록 킹 ( blocking ) 을 위한 실리사이드 방지 막 ( silicide blocking layer ) ( 150 ) 을 구비 한다 . 그 실리사이드 방지 막 ( 150 ) 은 실리사이드 막 들 ( 90 , 100 , 110 ) 사이 이 면서 반도체 기판 ( substrate ) 상부 와 부분 적 으로 에 미터 영역 ( 60 ) , 베이스 콘 택 ( 80 ) 및 콜렉터 콘 택 ( 70 ) 상부 에 구비 되 는데 즉 , 실리사이드 방지 막 ( 150 ) 은 반도체 기판 ( substrate ) 의 상부 중 에서 에 미터 와 베이스 사이 , 그리고 베이스 와 콜렉터 사이 에 구비 되 며 , 그 실리사이드 방지 막 ( 150 ) 은 에 미터 영역 ( 60 ) , 베이스 콘 택 ( 80 ) 및 콜렉터 콘 택 ( 70 ) 상부 와 도 각각 부분 적 으로 중첩 된다 .