반도체 메모리 소자 의 디자인 룰 ( design rule ) 이 축소 됨 에 따라 , 한정 된 면적 내 에 메모리 소자 를 구현 하 는 데 어려움 을 겪 고 있 다 . 예컨대 , 하나 의 트랜지스터 와 하나 의 캐 패시 터로 이루어진 단위 메모리 셀 로 구성 되 는 디램 ( DRAM ) 소자 의 경우 , 한정 된 면적 내 에 충분 한 커패시턴스 를 가지 는 커패시터 를 구현 하 기 가 어려워 지 고 있 다 .