도 37 을 참조 하 여 , 상기 제 1 및 제 3 리세 스 영역 들 ( 205 , 206 ) 에 의하 여 노출 된 상기 반도체 패턴 ( 174 ) 및 상기 기판 ( 10 ) 상 에 반도체 연결 층 ( 191 ) 이 형성 될 수 있 다 . 상기 반도체 연결 층 ( 191 ) 은 상기 반도체 패턴 ( 174 ) 의 외측 벽 으로부터 돌출 되 어 상기 반도체 패턴 ( 174 ) 과 상기 기판 ( 10 ) 을 연결 할 수 있 다 . 상기 제 3 리세 스 영역 ( 206 ) 에 의하 여 노출 된 상기 반도체 패턴 ( 174 ) 상 에 도 제 2 반도체 막 ( 193 ) 이 형성 될 수 있 다 .