특히 , 본 발명 의 실시 예 에서 는 , 전술 한 바 와 같이 , 호스트 ( 102 ) 로부터 복수 의 리드 커맨드 들 을 수신 할 경우 , 리드 커맨드 들 을 큐 잉 및 파싱 하 여 , 리드 커맨드 들 에 해당 하 는 리드 동작 들 에서 피크 서브 리드 동작 들 을 확인 , 일 예 로 리드 동작 들 에서 데이터 디 코딩 및 에러 정정 동작 들 을 확인 한 후 , 피크 서브 리드 동작 들 이 수행 되 는 동작 구간 들 ( 또는 동작 시점 들 ) , 다시 말 해 피크 동작 구간 들 ( 또는 피크 동작 시점 들 ) 을 예측 하 며 , 피크 서브 리드 동작 들 이 수행 되 는 피크 동작 구간 들 ( 또는 피크 동작 시점 들 ) 간 의 오버랩 이 최소 화 되 도록 , 복수 의 리드 커맨드 들 을 스 케 쥴 링 한 후 , 리드 커맨드 들 에 해당 하 는 리드 동작 들 을 수행 한다 . 이때 , 본 발명 의 실시 예 에 따른 메모리 시스템 ( 110 ) 에서 의 컨트롤러 ( 130 ) 는 , 컨트롤러 ( 130 ) 및 메모리 장치 ( 150 ) 를 포함 하 는 메모리 시스템 ( 110 ) 에서 의 최대 사용 가능 한 파워 레벨 과 전압 / 전류 레벨 , 메모리 시스템 ( 110 ) 에서 의 최대 동작 클럭 , 및 메모리 시스템 ( 110 ) 에서 의 최대 온도 레벨 내 에서 , 리드 동작 들 을 수행 하 기 위해 , 피크 서브 리드 동작 들 이 수행 되 는 동작 구간 들 ( 또는 동작 시점 들 ) , 즉 피크 동작 구간 들 ( 또는 피크 동작 시점 들 ) 간 의 오버랩 이 최소 화 되 도록 , 리드 커맨드 들 을 스 케 쥴 링 , 다시 말 해 리드 동작 들 의 수행 시점 들 , 특히 피크 서브 리드 동작 들 의 수행 시점 들 이 서로 다른 펜 딩 시간 ( pending time ) 을 갖 도록 , 리드 커맨드 들 을 스 케 쥴 링 한다 .