본 발명 의 실시 예 들 에 의하 면 , 도전 성 포스트 ( 160 ) 의 상면 이 하부 몰딩 층 ( 250 ) 의 상면 보다 낮 은 레벨 에 위치 되 므로 , 도전 성 포스트 ( 160 ) 를 얼라 인 키 ( align key ) 로 활용 하 여 제 1 상부 재배 선 패턴 ( 도 8 p 의 420 참조 ) 을 형성 할 때 얼라 인 키 인식 정확도 가 향상 될 수 있 다 . 도전 성 포스트 ( 160 ) 를 얼라 인 키 로 활용 하 여 제 1 상부 재배 선 패턴 ( 420 ) 을 형성 할 때 얼라 인 키 인식 정확도 가 향상 되 므로 , 오 정렬 ( misalign ) 로 인해 반도체 패키지 의 전기 적 특성 이 저하 되 는 문제 를 방지 할 수 있 고 , 궁극 적 으로 반도체 패키지 의 신뢰 성 을 향상 시킬 수 있 다 .