도 7 ( 2 ) 는 도 7 ( 1 ) 에 도시 된 4 개 의 가능 한 메모리 상태 를 나타내 도록 코딩 하 는 바람직 한 2 - 비트 LM 을 나타낸다 . 각각 의 메모리 상태 ( 즉 , " "" Gr """," "" A """," "" B "" 및 "" C "") 는 각각 한 쌍 의 "" 상부 "," 하부 "" 코드 비트 "," 즉 "" 11 """," "" 01 """," "" 00 "" 및 "" 10 "" 에 의해 나타난다 . "" LM "" 코드 는 미국 특허 제 6 ", 657 , 891 호 에 기술 되 어 있 으며 , 전하 에서 큰 변화 를 요구 하 는 프로그램 작업 을 회피 함 으로써 인접 한 플로팅 게이트 들 사이 의 전계 - 효과 커플링 을 감소 시키 는 이점 이 있 다 . 상기 코딩 은 2 개 의 코드 비트 , " "" 하위 "" 및 "" 상위 "" 비트 가 개별 적 으로 프로그램 되 고 읽히 도록 디자인 되 었 다 . 하위 비트 를 프로그래밍 하 는 경우 "," 셀 의 임계 레벨 은 "" 소거 된 "" 영역 으로 남 아 있 거나 또는 임계 윈도우 의 "" 중간 이하 "" 영역 으로 이동 한다 . 상위 비트 를 프로그래밍 하 는 경우 "," 상기 2 개 의 영역 중 어느 하나 에서 셀 의 임계 레벨 은 임계 윈도우 의 "" 중간 이하 "" 영역 에서 약간 더 높 은 레벨 으로 부가 로 진전 된다 . "