제 1 평탄 화 층 ( 117 ) 은 연결 전극 ( 150 ) , 제 1 박막 트랜지스터 ( 310 ) 의 제 1 소스 전극 ( 312 ) 및 제 1 드레 인 전극 ( 313 ) , 제 2 박막 트랜지스터 ( 320 ) 의 제 2 소스 전극 ( 322 ) 및 제 2 드레 인 전극 ( 323 ) , 제 3 박막 트랜지스터 ( 330 ) 의 제 3 소스 전극 ( 332 ) 및 제 3 드레 인 전극 ( 333 ) , 그리고 제 2 층간 절연 층 ( 116 ) 상 에 배치 될 수 있 다 . 도 1 에 도시 된 바 와 같이 , 제 1 평탄 화 층 ( 117 ) 에 는 제 2 박막 트랜지스터 ( 320 ) 의 제 2 드레 인 전극 ( 323 ) 을 노출 시키 기 위한 컨 택 홀 이 형성 될 수 있 으며 , 이 에 한정 되 지 는 않 는다 . 예 를 들 면 , 제 1 평탄 화 층 ( 117 ) 에 는 제 2 박막 트랜지스터 ( 320 ) 의 제 2 소스 전극 ( 322 ) 을 노출 시키 기 위한 컨 택 홀 이 형성 될 수 있 다 . 제 1 평탄 화 층 ( 117 ) 은 제 1 박막 트랜지스터 ( 310 ) , 제 2 박막 트랜지스터 ( 320 ) , 및 제 3 박막 트랜지스터 ( 330 ) 의 상부 를 평탄 화 하 고 보호 하 기 위한 유기 물질 층 일 수 있 다 . 예 를 들 면 , 제 1 평탄 화 층 ( 117 ) 은 아크릴 수지 ( acryl resin ) , 에폭시 수지 ( epoxy resin ) , 페놀 수지 ( phenolic resin ) , 폴리아미드 수지 ( polyamide resin ) , 폴리 이미드 수지 ( polyimide resin ) 등 의 유기 물질 로 형성 될 수 있 으며 , 이 에 한정 되 는 것 은 아니 다 .