적층 된 구조 에 따라 , 제 1 내지 제 4 워드 라인 들 ( WL 1 ~ WL 4 ) 과 제 1 내지 제 4 비트 라인 들 ( BL 1 ~ BL 4 ) 사이 의 공간 또는 제 1 내지 제 4 비트 라인 들 ( BL 1 ~ BL 4 ) 과 제 5 내지 제 8 워드 라인 들 ( WL 5 ~ WL 8 ) 사이 의 공간 에 는 적어도 하나 의 기생 된 커 패시 가 이 존재 할 수 있 다 ( 예컨대 , 도 8 의 워드 라인 커패시터 ( Cw ) 또는 비트 라인 커패시터 ( Cb ) ) . 적층 된 라인 들 사이 에 기생 된 커패시터 에 는 , 워드 라인 들 ( WL 1 ~ WL 8 ) 또는 비트 라인 들 ( BL 1 ~ BL 4 ) 에 전압 ( 예컨대 , 선택 전압 , 프리 차지 전압 , 플로팅 전압 , 바이어 싱 전압 등 ) 이 인가 되 는 도중 , 전하 가 충전 될 수 있 다 .