본 발명 의 제 1 관점 에 따르 면 , 1 셀 에 k 비트 ( k 는 2 이상 의 자연수 ) 의 데이터 를 기억 하 는 복수 의 메모리 셀 과 , 상기 메모리 셀 에 데이터 를 기입 하 기 위하 여 , 외부 로부터 공급 된 k 비트 의 데이터 를 일시 적 으로 기억 하 는 n 개 ( n 은 2 이상 의 자연수 ) 의 데이터 기억 회로 와 , 제 어 회로 를 포함 하 는 반도체 기억 장치 를 제공 하 며 , 상기 제어 회로 는 , 상기 k 비트 의 데이터 를 , 1 비트 씩 , 제 1 페이지 , 제 2 페이지 , … 제 k 페이지 로서 선택 하 고 , 제 1 데이터 입력 시 에 , h 1 개 ( h 1 ≤ n ) 의 데이터 기억 회로 에 , 외부 로부터 제 1 페이지 , 제 2 페이지 , … 제 k 페이지 의 데이터 를 입력 하 고 , 제 2 데이터 입력 시 에 , h 2 개 ( h 2 ≤ n ) 의 데이터 기억 회로 에 , 외부 로부터 제 1 페이지 , 제 2 페이지 , … 제 k 페이지 의 데이터 를 입력 하 고 , 제 i 데이터 입력 시 에 , hi 개 ( hi ≤ n ) 의 데이터 기억 회로 에 , 외부 로부터 제 1 페이지 , 제 2 페이지 , … 제 k 페이지 의 데이터 를 입력 하 고 , 또한 상기 n 개 의 데이터 기억 회로 에 기억 된 상기 k 비트 의 데이터 에 기초 하 여 , 상기 메모리 셀 에 데이터 를 기억 한다 .