그런데 , 도 3 a 와 같이 제 1 상변화 층 스 페이서 ( 212 a ) 및 제 2 상변화 층 스 페이서 ( 212 b ) 상 에서 서로 연결 된 상부 전극 ( 218 a ) 을 형성 한 경우 , 상기 제 1 단위 상변화 메모리 소자 및 제 2 단위 상변화 메모리 소자 는 각각 비트 동작 을 수행 하 고 하 나 의 상부 전극 ( 218 a ) 에 의해 두 개 의 단위 상변화 메모리 소자 의 비트 동작 이 제어 되 는 멀티 비트 동작 을 수행 한다 . 이렇게 멀티 비트 동작 을 수행 할 경우 집적도 를 향상 시킬 수 있 다 .