도 2 는 도 1 a 의 라인 ( 2 - 2 ) 을 따라 청구 항 1 의 반도체 디바이스 조립 체 ( 100 ) 의 평면도 이 다 . 베이스 영역 ( 108 ) 은 제 1 반도체 다이 ( 104 ) 의 장착 표면 ( 202 ) 의 대부분 을 차지 하 고 제 2 반도체 다이 ( 106 ) 의 풋 프린트 에 대응 할 수 있 는 경 계부 또는 주변 부 ( 204 ) 에 의해 적어도 부분 적 으로 묘사 된다 ( 도 1 a 및 1 b ) . 주변 영역 ( 110 ) 은 주변 부 ( 204 ) 둘레 에 뻗 어 있 고 , 본드 패드 ( 132 ) 는 베이스 영역 ( 108 ) 과 주변 영역 ( 110 ) 모두 내 에 위치 한다 . 도 1 a 및 1 b 의 단면도 에 도시 된 바 와 같이 , 제 1 HTS ( 128 a ) 및 제 2 HTS ( 128 b ) 는 제 2 다이 ( 106 ) 의 2 개 의 대향 하 는 면 상 에 위치 한다 . 그러나 추가 HTS ( 128 ) 가 제 2 다이 ( 106 ) 의 추가 면 에 인접 하 게 위치 할 수 있 음 이 이해 되 어야 한다 . 예 를 들 어 , 제 1 다이 ( 104 ) 는 추가 HTS ( 128 ) 를 제 2 다이 ( 106 ) 의 다른 대향 하 는 면 에 인접 한 추가 HTS ( 128 ) 를 장착 하 기 위한 추가 본드 패드 ( 206 ) ( 점선 으로 도시 됨 ) 를 포함 할 수 있 다 . 이러 한 실시 예 에서 , 추가 HTS ( 128 ) 는 추가 본드 패드 ( 206 ) 를 통해 집 적 회로 ( 122 ) 또는 제 1 반도체 다이 ( 104 ) 내 그 밖 의 다른 구성 요소 또는 회로 에 전기 적 으로 연결 될 수 있 다 . 복수 의 실시 예 에서 , 베이스 영역 ( 108 ) 은 도 2 에 도시 된 것 보다 큰 장착 표면 ( 202 ) 의 부분 을 차지 할 수 있 다 . 예 를 들 어 , 주변 영역 ( 110 ) 은 기저 영역 ( 108 ) 의 2 개 의 대향 하 는 면 상 에 뻗 어 있 을 수 있 고 , 베이스 영역 ( 108 ) 은 도 2 에 도시 된 추가 본드 패드 ( 206 ) 가 차지 하 는 장착 표면 ( 202 ) 의 적어도 일부분 을 통해 뻗 어 있 을 수 있 다 . 이러 한 실시 예 에서 , 주변 부 ( 204 ) 의 각각 의 대향 하 는 부분 을 따라 동축 으로 뻗 어 있 는 2 개 의 경계 라인 에 의해 베이스 영역 ( 108 ) 은 주변 영역 ( 110 ) 으로부터 묘사 될 수 있 다 .