도 25 는 도 24 A - 24 D 에 도시 된 디바이스 에 대한 다양 한 신호 를 도시 한 것 이 다 . 도 25 에서 예시 된 예 에서 , " PLL _ EN 신호 가 "" 로우 "" 인 경우 에 ", PLL ( 613 ) 은 오프 ( 또는 디스 에이블 ) 되 고 , Clk 90 신호 , Clk 180 신호 , Clk 270 신호 및 Clk 360 신호 는 생성 되 지 않 는다 . 디스 에 이 블 된 PLL 의 디바이스 내 의 입력 데이터 획득 은 SCSi 신호 및 기준 클록 신호 의 오버랩 주기 동안 에 실행 된다 . 디스 에 이 블 된 PLLs 의 디바이스 의 사이 에서 는 , 클록 위상 시프트 가 존재 하 지 않 지만 , 데이터 의 보유 된 시간 tHOLD 및 설정 된 시간 tSETUP 는 다음 의 관계식 에 의해 확실 하 게 된다 :