도 2 를 참조 하 여 살펴보 면 , 본 실시 예 에 따른 반도체 메모리 장치 도 도 1 에 도시 된 메모리 장치 와 마찬가지 로 명령어 제 어부 ( 100 ) , 어 드레스 버퍼 ( 110 ) 와 , 리 프레쉬 카운터 ( 120 ) , 로우 어드레스 전달 부 ( 130 ) , 뱅크 제 어부 ( 140 ) , 뱅크 및 로우 어드레스 디코더 ( 150 A ~ 150 D ) , 메모리 어레이 ( B 0 ~ B 3 ) , 컬럼 어드레스 전달 부 ( 160 ) , 컬럼 디코더 ( 170 A ~ 170 D ) , 데이터 래치 부 ( 180 ) , 메모리 어레이 ( B 0 ~ B 3 ) , 리드 데이터 전달 회로 ( 190 ) , 라이트 데이터 입력 회로 ( 200 ) 를 구비 한다 .