종래 기술 에 따른 리 던 던 시 구조 는 칩 의 외부 에서 외부 어드레스 또는 외부 커맨드 를 받 아 버퍼링 하 는 어드레스 버퍼 부 ( 110 ) , 어 드레스 버퍼 부 ( 110 ) 에서 출력 되 는 어드레스 신호 또는 커맨드 신호 를 내부 클럭 신호 ( Clock ) 에 동기 시켜 출력 하 는 플립 / 플 롭 부 ( 120 ) , 글로벌 로우 어드레스 를 생성 하 여 다수 의 뱅크 에 전달 하 는 글로벌 어드레스 생 성부 ( 130 ) , 글로벌 로우 어드레스 를 래치 하 는 로우 어드레스 래치 부 ( 140 ) , 래치 부 ( 140 ) 에서 출력 된 로우 어드레스 를 인가 받 아 퓨즈 신호 를 생성 하 는 퓨즈 부 ( 150 ) 및 퓨즈 신호 와 로우 어드레스 를 인가 받 아 디 코딩 하 여 워드 라인 을 동작 시키 는 디코더 부 ( 160 ) 를 포함 한다 . 래치 부 ( 140 ) 와 퓨즈 부 ( 150 ) 및 디코더 부 ( 160 ) 는 반도체 메모리 소자 의 뱅크 내 에 배치 된다 .