상기 전원 배선 들 ( Pj ~ Pj + 3 ) 은 상기 제 2 방향 ( DR 2 ) 으로 연장 되 며 상기 데이터 배선 들 ( Dj ~ Dj + 3 ) 과 이격 되 도록 배치 될 수 있 다 . 상기 전원 배선 들 ( Pj ~ Pj + 3 ) 은 상기 제 1 방향 ( DR 1 ) 을 따라 순차 적 으로 배열 된 j 번 째 전원 배선 ( Pj ) , j + 1 번 째 전원 배선 ( Pj + 1 ) , j + 2 번 째 전원 배선 ( Pj + 2 ) , j + 3 번 째 전원 배선 ( Pj + 3 ) 을 포함 할 수 있 다 . 상기 전원 배선 들 ( Pj ~ Pj + 3 ) 각각 에 는 상기 구동 부 로부터 의 제 1 전원 ( 도 3 의 ELVDD 참고 ) 이 인가 될 수 있 다 .