메모리 제어기 ( 예컨대 , 도 15 에 도시 된 메모리 제어기 ( 310 ) ) 로부터 의 기준 전압 Vref 의 신호 SVREF 는 데이터 I / O 회로 ( 403 ) 및 스트로브 I / O 회로 ( 405 ) 에 제공 된다 . 데이터 I / O 회로 ( 403 ) 는 입력 데이터 DIi [ 0 : 3 ] 를 수신 하 고 , 출력 데이터 DQi [ 0 : 3 ] 를 출력 한다 . 스트로브 I / O 회로 ( 405 ) 는 SCSIi 및 SDSIi 신호 를 수신 하 고 , SCSOi 및 SDSOi 신호 를 출력 한다 . 제 어 회로 ( 407 ) 는 , 스트로브 I / O 회로 ( 405 ) 로부터 내부 명령 스트로브 입력 신호 iCSI 및 내부 데이터 스트로브 입력 신호 iDSI 를 수신 하 고 , " 데이터 I / O 회로 ( 403 ) 로부터 기록 될 데이터 "" 기록 데이터 "" 를 수신 한다 . 제 어 회로 ( 407 ) 는 ( 도시 되 지 않 은 ) 메모리 로부터 판독 되 는 "" 판독 데이터 "" 를 스트로브 I / O 회로 ( 405 ) 에 제공 한다 . "