또한 , 홈 부 들 ( GV 1 , GV 2 , GV 3 ) 각각 에 배치 된 증착 패턴 ( ELP ) 은 제 1 무기 층 ( 61 ) 이나 제 2 무기 층 ( 63 ) 에 의해 커버 됨 으로써 , 전자 패널 ( 200 - H ) 의 제조 공정 시 증착 패턴 ( ELP ) 이 다른 소자 로 이동 하 여 영향 을 주 는 것 을 방지 할 수 있 다 . 이 에 따라 , 전자 패널 ( 200 - H ) 의 공정 신뢰 성 이 향상 될 수 있 다 . 한편 , 이 는 예시 적 으로 도시 한 것 이 고 , 본 발명 의 일 실시 예 에 따른 전자 패널 ( 200 - H ) 에 있 어서 , 홈 부 들 ( GV 1 , GV 2 , GV 3 ) 은 단일 로 제공 되 거나 생략 될 수 도 있 으며 , 어느 하나 의 실시 예 로 한정 되 지 않 는다 .