본 명세서 의 실시 예 에 따른 디스플레이 장치 에서 는 제 2 반도체 패턴 ( 310 ) 의 제 2 소스 영역 ( 310 S ) , 제 2 채널 영역 ( 310 C ) 및 제 2 드레 인 영역 ( 310 D ) 이 제 1 방향 ( X ) 으로 나란히 위치 할 수 있 다 . 그리고 , 제 2 반도체 패턴 ( 310 ) 의 제 2 채널 영역 ( 310 C ) 과 중첩 하 는 제 2 게이트 전극 ( 330 ) 이 제 1 방향 ( X ) 과 수직 한 제 2 방향 ( Y ) 으로 연장 할 수 있 다 . 예 를 들 어 , 도 1 및 도 13 에 도시 된 바 와 같이 , 본 명세서 의 실시 예 에 따른 디스플레이 장치 에서 는 제 2 반도체 패턴 ( 310 ) 의 상 에 제 2 게이트 절 연막 ( 114 ) 및 제 2 게이트 전극 ( 330 ) 이 제 2 방향 ( Y ) 으로 연장 하 여 적층 될 수 있 다 . 따라서 , 도 13 을 참조 하 면 , 제 2 게이트 전극 ( 330 ) 의 제 2 반도체 패턴 ( 310 ) 의 양 측면 과 중첩 할 수 있 다 . 이 에 따라 , 본 명세서 의 실시 예 에 따른 디스플레이 장치 에서 는 제 2 게이트 전극 ( 330 ) 에 의해 제 2 반도체 패턴 ( 310 ) 에 형성 되 는 전자 의 이동 통로 가 증가 될 수 있 다 . 따라서 , 본 명세서 의 실시 예 에 따른 디스플레이 장치 에서 는 구동 회로 의 동작 특성 이 향상 될 수 있 다 .