기판 전면 에 게이트 절 연막 , 제 3 반도체 막 , 제 1 반도체 막 , 제 2 반도체 막 , 제 2 금속 막 을 순차 로 적층 한다 . 제 3 반도체 막 으로서 는 , 미결정 실리콘 막 , 제 1 반도체 막 으로서 는 , 아모르 퍼스 실리콘 막 , 제 2 반도체 막 으로서 는 , n 형 아모르 퍼스 실리콘 막 ( n + a - Si 막 ) 을 사용 할 수 있 다 . 또한 , 게이트 절 연막 , 제 3 반도체 막 , 제 1 반도체 막 , 제 2 반도체 막 은 연속 하 여 성막 하 는 것 이 가능 하 다 . 제 1 반도체 막 은 제 3 반 도체 막 이 산화 되 는 것 을 막 는 목적 으로 사용 된다 . 다음 에 , 도 4 ( B ) 와 같이 , 제 2 금속 막 위 에 , 다 계조 마스크 인 제 2 포토 마스크 를 사용 하 여 , 제 2 포토레지스트 ( 410 a ) 를 형성 한다 . 다음 에 , 도 4 ( C ) 와 같이 , 제 2 포토레지스트 ( 410 a ) 를 사용 하 여 에칭 하 여 , 제 3 반도체 층 ( 701 a ) , 제 1 반도체 층 ( 407 a ) , 제 2 반도체 층 ( 408 a ) , 제 2 금속 층 ( 409 a ) 을 형성 한다 .