더욱이 , 상기 선택 기입 어드레스 행정 Ww 에서 는 어드레스 드라이버 ( 55 ) 가 우 선 서브 필드 SF 1 에 대응 한 화소 구동 데이터 비트 ( DB ) 의 논리 레벨 에 응답 하 여 화소 데이터 펄스 DP 를 발생 한다 . 예 를 들 어 , 어 드레스 드라이버 ( 55 ) 는 방전 셀 PC 을 점 등 모드 로 설정 시키 는 논리 레벨 1 의 화소 구동 데이터 가 공급 된 경우 에 는 정극 성 의 피크 전위 를 갖 는 화소 데이터 펄스 DP 를 발생 한다 . 한편 , 방전 셀 PC 을 소 등 모드 로 설정 하 여야 하 는 논리 레벨 0 의 화소 구동 데이터 비트 에 응답 하 여 , 저전압 ( 0 볼트 ) 의 화소 데이터 펄스 DP 를 발생 한다 . 또한 어 드레스 드라이버 ( 55 ) 는 이러 한 화소 데이터 펄스 ( DP ) 를 1 표시 라인 분 ( m 개 ) 씩 각 기입 주사 펄스 SPw 의 인가 타이밍 에 동기 하 여 열 전극 D 1 ~ Dm 에 인가 한다 . 이 경우 , 상기 기입 주사 펄스 SPw 와 동시 에 점 등 모드 로 설정 되 는 정극 성 의 피크 전위 를 갖 는 화소 데이터 펄스 DP 가 인가 된 방전 셀 PC 내 의 열 전극 ( D ) 및 행전 극 ( Y ) 사이 에 는 선택 기입 어드레스 방전 이 발생 된다 . 환원 하 면 , 기입 주사 펄스 SPW 가 인가 된 후 행전 극 ( X , Y ) 사이 에 는 베이스 펄스 BP - 및 베이스 펄스 BP + 에 대응 한 전압 이 인가 되 어 있 으나 이 전압 은 각 방전 셀 PC 의 방전 개시 전압 보다 더 낮 은 전압 으로 설정 되 어 있 기 때문 에 이러 한 전압 의 인가 만 으로 는 방전 셀 PC 내 에서 방전 이 개시 되 지 않 는다 . 그러나 상기 선택 기입 어드레스 방전 이 발생 하 면 , 이 선택 기입 어드레스 방전 으로 유발 되 어 , 베이스 펄스 BP - 및 베이스 펄스 BP + 에 기초 한 전압 인가 만 으로 행전 극 ( X , Y ) 사이 에 방전 이 개시 된다 . 이러 한 방전 과 또한 상기 선택 기입 어드레스 방전 에 의해 , 그 의 방전 셀 PC 는 그 의 행전 극 ( Y ) 근방 에 정극 성 의 벽전 하 , 행전 극 ( X ) 근방 에 부극 성 의 벽전 하 , 열전 극 ( D ) 근방 에 부극 성 의 벽 전하 가 각각 형성 된 상태 , 즉 , 점 등 모드 로 설정 된다 . 한편 , 상기 기입 주사 펄스 SPW 와 동시 에 소 등 모드 로 설정 되 게 하 는 저전압 ( O V ) 의 화소 데이터 펄스 ( DP ) 가 인가 된 방전 셀 PC 내 의 열 전극 ( D ) 및 행전 극 ( Y ) 사이 에 는 상기 한 선택 기입 어드레스 방전 이 일어나 지 않 고 , 따라서 행전 극 ( X , Y ) 사이 에 도 방전 이 발생 되 지 않 는다 . 따라서 이 방전 셀 PC 는 그 의 직전 까지 의 상태 , 즉 리셋 행정 R 에 있 어서 초기 화 된 소 등 모드 의 상태 를 유지 한다 .