게이트 길 이 바이어 싱 ( gate - length biasing ) 은 디바이스 들 의 게이트 길이 를 조금 증가 시키 는 것 이 다 . 130 nm 공정 에서 는 , 게이트 길이 를 8 nm 증가 시키 면 누설 전류 를 30 % 줄일 수 있 고 , 최소 크기 의 인버터 의 딜레이 가 5 % 정도 증가 한다고 보 고 된다 . 이렇게 딜레이 가 조금 증가 하 지만 누설 전류 를 상당히 줄일 수 있 는 것 은 짧 은 채널 효과 ( short channel effect ) 에 기인 한다 . 짧 은 채널 디바이스 들 에서 는 채널 길이 가 감소 함 에 따라서 문턱 전압 ( threshole voltage , Vth ) 이 감소 한다 . 다시 말 하 면 , 채널 길이 가 증가 되 면 문턱 전압 이 증가 하 게 된다 . 서브 쓰레 숄 드 ( subthreshold ) 누설 ( leakage ) 은 문턱 전압 의 증가 에 따라 지수 적 으로 감소 하 고 , 이 때 게이트 딜레이 는 선형 적 으로 변화 한다 .