따라서 본 명세서 에 기재 된 다양 한 실시 에서 , 비교적 더 짧 은 디 지트 라인 을 갖 는 제 1 서브 세트 와 비교 적 더 긴 디 지트 라인 을 갖 는 제 2 서브 세트 를 갖 는 복수 의 서브 어레이 가 메모리 디바이스 의 뱅크 에 포함 , 가령 , 혼합 될 수 있 다 . 더 짧 은 디 지트 라인 을 갖 는 서브 어레이 가 더 긴 디 지트 라인 을 갖 는 서브 어레이 에 대한 연산 을 수행 하 기 위한 캐시 로서 사용 될 수 있 다 . 계산 , 가령 , 연산 의 수행 이 더 짧 은 디 지트 라인 을 갖 는 서브 어레이 에서 주로 또는 여기 서 만 발생 하 여 , 더 긴 디 지트 라인 을 갖 는 서브 어레이 에 비해 증가 된 성능 을 도출 할 수 있 다 . 더 긴 디 지트 라인 을 갖 는 서브 어레이 가 데이터 저장 을 위해 주로 또는 이 를 위해서 만 사용 될 수 있 으며 , 따라서 메모리 밀도 를 위해 구성 될 수 있 다 . 일부 실시 예 에서 , 더 긴 디 지트 라인 을 갖 는 서브 어레이 가 적어도 일부 PIM 기능 을 갖 도록 , 가령 , 제 1 서브 세트 의 서브 어레이 에서 적 은 누적 연산 이 수행 될 많 은 양 의 데이터 의 이동 에 대한 대안 을 제공 등 을 하 도록 구성 될 수 있 다 . 그러나 더 긴 디 지트 라인 이 적어도 일부 PIM 기능 을 갖 도록 구성 될 수 있 는지 여부 와 무관 하 게 , 데이터 를 더 짧 은 디 지트 라인 서브 어 레이로 이동 , 가령 , 복사 , 전송 , 및 / 또는 이송 하 여 , 비교적 더 높 은 속도 의 단일 연산 및 / 또는 연산 시퀀스 를 수행 하 는 것 이 바람직 할 수 있 다 . 따라서 , 일부 실시 예 에서 , 제 1 서브 세트 의 짧 은 디 지트 라인 서브 어레이 가 임의 의 PIM 기능 을 가질 수 있 고 , 이 로써 다 이 영역 및 / 또는 전력 소모량 을 절약 할 수 있 다 .