도 7 은 본 개시 의 일부 실시 예 에 따른 , 슬릿 구조 ( 214 ) 에 의해 격리 된 메모리 핑거 ( 242 ) 의 일부 를 포함 하 고 복수 의 채널 구조 ( 212 ) ( 즉 , 도 3 에 도시 된 채널 홀 ( 300 ) ) 및 상단 선택 게이트 ( TSG ) 컷 ( 255 ) 을 포함 하 는 도 2 에 도시 된 영역 ( 270 ) 의 개략 적 확대 평면도 를 도시 한다 .