블로킹 유전 막 ( 125 ) , 전하 저 장막 ( 130 ) , 및 터널 링 유전 막 ( 140 ) 을 형성 하 는 과정 에서 반도체 패턴 ( 120 ) 의 상면 중 일부 영역 이 제거 되 어 반도체 패턴 ( 120 ) 의 상면 에 리세 스 표면 ( 120 R ) 이 형성 될 수 있 다 . 채널 막 ( 150 ) 은 반도체 패턴 ( 120 ) 의 리세 스 표면 ( 120 R ) 과 접촉 할 수 있 다 .