[ 0078 ] EDA 툴 세트 는 설계 작업 들 의 동작 을 올바르 게 시 뮬 레이팅 및 검증 하 기 위한 회로 들 및 논리 게이트 들 의 설계 들 을 제공 한다 . 시스템 설계자 는 함께 작동 하 도록 IP 블록 들 의 시스템 을 코딩 한다 . EDA 툴 세트 는 기능 적 으로 테스트 되 고 , 타이밍 테스트 되 고 , 디버깅 되 고 , 확인 될 수 있 는 , 위 에서 기술 된 회로 들 의 표현 들 의 시뮬레이션 들 을 생성 한다 . EDA 툴 세트 는 IP 블록 의 행위 의 시스템 을 시 뮬 레이팅 한다 . 시스템 설계자 는 IP 블록 들 의 행위 의 시스템 을 검증 및 디버깅 한다 . EDA 툴 세트 툴 은 IP 코어 를 패 키 징 한다 . 기계 - 판독 가능 한 저장 매체 는 또한 여기 서 기술 된 테스트 들 에 대한 테스트 시퀀스 들 을 실행 하 기 위해 상호 접속 및 외부 테스터 에 대한 명령 들 을 생성 하 도록 테스트 생성 프로그램 을 위한 명령 들 을 저장 할 수 있 다 . 전자 설계 자동 화 의 당업자 는 설계 엔지니어 가 유형 의 유용 한 정보 및 / 또는 결과 들 의 생 성 을 돕 도록 소프트웨어 코딩 된 모델 들 과 같 은 상이 한 표현 들 을 생 성 및 이용 한다는 것 을 인지 한다 . 이 들 표현 들 대부분 은 고 - 레벨 ( 요약 되 거나 덜 상세 함 ) 또는 탑 - 다운 뷰 들일 수 있 고 , 시스템 레벨 로부터 시작 하 는 전자 설계 를 최적 화 하 는 것 을 돕 도록 이용 될 수 있 다 . 또한 , 설계 프로세스 는 보통 페이즈 들 로 분할 될 수 있 고 , 각각 의 페이즈 의 단부 에서 , 페이즈 에 대해 맞춤 - 제작 표현 이 보통 출력 으로서 생성 되 고 다음 페이즈 에 의한 입력 으로서 이용 된다 . 숙련 된 엔지니어 들 은 이 들 표현 들 을 이용 하 고 최종 페이즈 에서 발생 하 는 최종 결과 들 의 품질 을 개선 하 기 위해 발견 적 ( heuristic ) 알고리즘 들 을 적용 할 수 있 다 . 이 들 표현 들 은 전자 설계 자동 화 세계 가 회로 들 을 설계 하 고 , 회로 들 을 테스트 및 검증 하 고 회로 의 넷 리스트 ( Netlist ) 들 및 다른 유사 한 유용 한 결과 들 로부터 리 소그라 피 마스크 를 유도 하 도록 허용 한다 .