풀 업 트랜지스터 ( Tu ) 는 Q 노드 가 VGL 만큼 프리 디스 차징 ( pre - discharging ) 된 상태 에서 시프트 클럭 ( CLK ( n ) ) 이 드레 인 에 입력 될 때 시프트 클럭 ( CLK ( n ) ) 의 게이트 온 전압 ( VGL ) 까지 출력 단자 를 방전 한다 . Q 노드 가 VGL 로 방전 되 고 플로팅 ( floating ) 된 상태 에서 풀 업 트랜지스터 ( Tu ) 에 시프트 클럭 ( CLK ( n ) ) 이 입력 된다 . 풀 업 트랜지스터 ( Tu ) 의 드레 인 에 시프트 클럭 ( CLK ( n ) ) 의 VGL 이 입력 될 때 풀 업 트랜지스터 ( Tu ) 의 드레 인과 게이트 사이 의 기생 용량 ( capacitance ) 을 통해 부트 스 트래핑 ( bootstrapping ) 이 발생 되 어 Q 노드 의 전압 이 대략 2 VGL 만큼 하강 된다 . 이 때 풀 업 트랜지스터 ( Tu ) 가 Q 노드 의 전압 ( 2 VGL ) 에 의해 턴 - 온 되 어 출력 단자 의 전압 이 시프트 클럭 ( CLK ( n ) ) 의 VGL 까지 방전 된다 . 풀 다운 트랜지스터 ( Td ) 는 QB 전압 이 VGL 만큼 방전 될 때 출력 단자 에 게이트 오프 전압 ( VGH ) 을 공급 하 여 출력 전압 ( Vout ( n ) ) 을 VGH 로 조정 한다 . 출력 신호 의 전압 ( Vgout ( n ) ) 은 스캔 라인 또는 EM 신호 라인 에 공급 되 고 또한 , 이전 스테이지 와 다음 스테이지 에 캐리 신호 ( CRY ( n ) ~ CRY ( n + 4 ) ) 로서 공급 된다 .