NMOS 영역 및 PMOS 영역 의 기판 에 복수 개 의 채널 층 및 복수 개 의 희생 층 들 이 서로 반복 적층 된 액티브 패턴 들 을 형성 한다 . 상기 액티브 패턴 측면 및 기판 표면 에 N 형 과 P 형 의 불순물 이온 이 도핑 된 단결정 실리콘 막 을 에피 택 셜 성 장법 으로 각 각 성장 시켜 N 형 과 P 형 의 소오 스 / 드레 인 영역 들 을 형성 한다 . 상기 복수 개 의 희생 층 을 선택 적 으로 식각 하 여 , 복수 개 의 터널 을 형성 한다 . NMOS 영역 과 PMOS 영역 의 복수 개 의 터널 을 매립 하 면서 상기 채널 층 을 둘러싸 고 상기 채널 층 과 절연 되 되 , 상기 액티브 패턴 상부 에 돌출 되 는 게이트 전극 들 을 형성 하 여 다중 채널 을 갖 는 CMOS 트랜지스터 를 형성 한다 .