예 를 들 어 , 최 상단 에 도시 된 패스 게이트 는 ( 8 UP , CS 0 < 0 >), ( 7 UP , CS 0 < 1 >), ( 6 UP , CS 0 < 2 >), ( 5 UP , CS 0 < 3 >), ( 4 UP , CS 0 < 4 >), ( 3 UP , CS 0 < 5 >), ( 2 UP , CS 0 < 6 >), ( 1 UP , CS 0 < 7 >) 로 대응 된다 . 이런 식 으로 다른 모든 패스 게이트 ( 1101 ~ 1108 ) 도 복수 의 전압 ( 8 UP , 7 UP , 6 UP , 5 UP , 4 UP , 3 UP , 2 UP , 1 UP , Base , 1 DN , 2 DN , 3 DN , 4 DN , 5 DN , 6 DN ) 과 대응 되 며 대응 되 는 신호 ( CS 0 < 0 : 7 >, CS 1 < 0 : 7 >, CS 2 < 0 : 7 >, CS 3 < 0 : 7 >, CS 4 < 0 : 7 >, CS 5 < 0 : 7 >, CS 6 < 0 : 7 >, CS 7 < 0 : 7 >) 의 인 에 이 블 여부 에 의해 온 / 오프 되 어 내부 전압 ( VREFC ) 을 출력 한다 .