기판 표면 ( 22 A ) 의 각 화소 에 대응 하 는 영역 에 는 , 각각 소자 분리 영역 ( 27 ) 에 접하 는 p 형 반도체 웰 영역 ( 28 ) 을 형성 하 고 , 이 p 형 반도체 웰 영역 ( 28 ) 내 에 각 복수 의 화소 트랜지스터 ( Tr ) 를 형성 한다 . 또한 , 화소 트랜지스터 ( Tr ) 는 , 각각 소스 영역 및 드레 인 영역 과 , 게이트 절 연막 과 , 게이트 전극 ( 29 ) 에 의해 형성 되 어 있 다 .