다른 실시 예 에서 , 핀 구조물 은 에칭 마스크 로서 하드 마스크 층 ( 패턴 ) ( 103 ) 을 사용 함 으로써 패 터닝 될 수 있 다 . 일부 실시 예 에서 , 하드 마스크 층 ( 103 ) 은 제 1 마스크 층 및 제 1 마스크 층 상 에 배치 된 제 2 마스크 층 을 포함 한다 . 제 1 마스크 층 은 열 산화 에 의해 형성 될 수 있 는 , 실리콘 산화물 로 제조 된 패드 산화물 층 이 다 . 제 2 마스크 층 은 실리콘 질화물 ( SiN ) 로 제조 되 며 , 이 는 저압 화학 적 기상 증착 ( LPCVD ; low pressure chemical vapor deposition ) 및 플 라즈 마 강화 CVD ( PECVD ; plasma enhanced CVD ) 를 포함 하 는 화학 적 기상 증착 ( CVD ) , 물리 적 기상 증착 ( PVD ; physical vapor deposition ) , 원자 층 증착 ( ALD ; atomic layer deposition ) , 또는 다른 적합 한 프로세스 에 의해 형성 된다 . 퇴적 된 하드 마스크 층 은 포토 리소그래피 및 에칭 을 포함 한 패 터닝 동작 을 사용 함 으로써 하드 마스크 패턴 으로 패 터닝 된다 . 그 다음 , 채널 반도체 층 ( 102 ) , 버퍼 반도체 층 ( 101 ) 및 기판 ( 100 ) 은 하드 마스크 패턴 을 사용 함 으로써 X 방향 으로 연장 하 는 핀 구조물 ( 20 ) 로 패 터닝 된다 . 도 1 a 및 도 1 b 에서 , 4 개 의 핀 구조물 ( 20 ) 이 Y 방향 으로 배열 되 어 있 다 . 하 지만 핀 구조물 의 수 는 4 개 에 한정 되 지 않 고 , 1 개 또는 2 개 , 또는 3 개 만큼 적 거나 또는 더 많 을 수 있 다 . 일부 실시 예 에서 , 핀 구조물 의 수 는 최대 20 개 이 다 . 일부 실시 예 에서 , 패 터닝 동작 에서 패턴 충실 도 ( pattern fidelity ) 를 개선 하 기 위해 하나 이상 의 더미 핀 구조물 이 핀 구조물 의 양측 에 형성 된다 .