여기 서 , 상기 박막 트랜지스터 ( TFT ) 는 채널 이 ' U ' 자형 의 소오 스 전극 ( 102 a ) 과 드레 인 전극 ( 102 b ) 사이 의 영역 에 정의 되 는 것 으로 , 채널 또한 , 소오 스 전극 ( 102 a ) 의 형상 의 내부 를 따라 ' U ' 자형 으로 정의 된다 . 이러 한 박막 트랜지스터 ( TFT ) 는 , 상기 게이트 라인 ( 101 ) 에서 돌출 된 게이트 전극 ( 101 a ) 과 , 상기 데이터 라인 ( 102 ) 에서 돌출 되 어 형성 된 ' U ' 자형 의 소오 스 전극 ( 102 a ) 과 , 상기 ' U ' 자형 의 소오 스 전극 ( 102 a ) 과 소정 간격 이격 되 어 상기 ' U ' 자형 의 소오 스 전극 ( 102 a ) 내부 로 들어오 는 드레 인 전극 ( 102 b ) 을 포함 하 여 형성 된다 . 그리고 , 상기 데이터 라인 ( 102 ) , 소오 스 전극 ( 102 a ) , 드레 인 전극 ( 102 b ) 하부 및 상기 소오 스 전극 ( 102 a ) 과 드레 인 전극 ( 102 b ) 사이 의 채널 영역 하부 에 는 반도체 층 ( 미 도시 ) 이 더 형성 된다 . 여기 서 , 상기 반도체 층 은 하부 로부터 비정질 실리콘 층 ( 미 도시 ) 과 n + 층 ( 불순물 층 ) ( 미 도시 ) 의 적층 체로 이루어지 며 , 상기 소오 스 전극 ( 102 a ) 과 드레 인 전극 ( 102 b ) 사이 의 영역 에 대응 되 는 채널 영역 에서 는 상기 n + 층 ( 불순물 층 ) 이 제거 되 어 있 다 . 이러 한 상기 반도체 층 은 상기 소오 스 / 드레 인 전극 ( 102 a , 102 b ) 및 그 사이 의 영역 하부 에 만 선택 적 으로 형성 될 수 도 있 고 , 혹은 상기 채널 영역 을 제외 한 영역 에서 는 상기 데이터 라인 ( 102 ) , 소오 스 전극 ( 102 a ) 및 드레 인 전극 ( 102 b ) 하측 에 형성 될 수 도 있 다 . 한편 , 도시 된 바 에 따르 면 , 상기 소오 스 전극 ( 102 a ) 의 형상 이 ' U ' 자 인 것 으로 , ' U ' 자형 채널 을 갖 는 액정 표시 장치 에 대해서 설명 하 였으나 , 본 발명 의 액정 표시 장치 는 상기 소오 스 전극 ( 102 a ) 의 형상 이 상기 데이터 라인 ( 102 ) 으로부터 '-' 자 로 돌출 되 어 이루어질 수 도 있 고 , 혹은 그 외 의 형상 으로 이루어질 수 도 있 을 것 이 다 .