상기 드레 인 선택 트랜지스터 들 ( 120 d ) 사이 에 는 , 층간 절 연막 ( 130 , 140 ) 을 관통 하 여 상기 드레 인 선택 트랜지스터 들 사이 의 반도체 기판 ( 100 ) 과 접속 된 드레 인 컨 택 ( 145 b ) 이 배치 되 고 , 상기 층간 절 연막 ( 140 ) 상 에 는 상기 드레 인 컨 택 ( 145 b ) 에 의해 상기 드레 인 선택 트랜지스터 의 드레 인과 접속 된 금속 라인 ( 170 ) 이 배치 된다 .