이상 설명 한 것 에서 분명 한 바 와 같이 , 본 발명 에 의하 면 , DUT 출력 전압 이 전송로 를 통하 여 콤퍼레이터 에 입력 되 어 비교 전압 과 비교 되 고 , 그 비교 결과 가 판정 회로 에서 기대치 와 논리 비교 되 어 패스 / 페일 이 판정 되 는 반도체 시험 장치 에 있 어서 , 상기 기대치 에 변화 가 있 을 때 에 는 , 상기 비교 전압 을 상기 전송로 에서 의 상기 출력 전압 의 감쇠 량 에 대응 하 여 감쇠 시킨 값 으로 함 으로써 , 케이블 의 감쇠 에 의한 오판 정 을 개선 하 고 , 제 2 비교 전압 의 적절 한 설정 에 의해 케이블 의 길 이 변화 에 대해서 도 용이 하 게 대응 할 수 있 다 .