한편 , 도 3 내지 도 4 에서 는 각 트랜지스터 ( Ys , Yg , Yrr , Ynp , Yfr , YscL , Sch , Scl ) 를 하나 의 트랜지스터 로 도시 하 였 지만 , 각 트랜지스터 ( Ys , Yg , Yrr , Ynp , Yfr , YscL , Sch , Scl ) 는 하나 의 트랜지스터 또는 병렬 로 연결 된 복수 의 트랜지스터 로 형성 될 수 있 다 .