다시 도 7 로 돌아오 면 , 제 2 구간 ( B ) 에서 는 비 선택 비트 라인 ( BL < 1 >) 의 선택 스트링 ( 230 ) 및 선택 비트 라인 ( BL < 2 >) 의 선택 스트링 ( 330 ) 에 대응 하 는 스트링 선택 라인 및 접지 선택 라인 ( SSL < 2 >, GSL < 2 >; Sel _ SSL & GSL ) 에 선택 전압 ( VSEL ) 이 제공 될 수 있 다 . 또한 , 제 2 구간 ( B ) 에서 는 리드 전압 ( VREAD ) 을 이용 하 여 리드 된 데이터 를 검증 하 기 위한 동작 을 수행 하 기 위하 여 페이지 버퍼 회로 ( 120 ) 와 메모리 셀 어레이 ( 160 ) 사이 에 선택 비트 라인 ( BL < 2 >) 을 연결 된 비트 라인 선택 트랜지스터 를 활성 화 시키 기 위한 BLSHF 신호 를 로우 레벨 에서 하이 레벨 로 천이 시킬 수 있 다 . 즉 , 제 1 구간 ( A ) 및 제 2 구간 ( B ) 에 걸쳐 선택 메모리 셀 ( 331 ) 에 대한 검증 동작 을 수행 할 수 있 으며 , 특히 제 1 구간 ( A ) 에서 다른 메모리 셀 ( 231 ) 에 대한 소프트 이 레이즈 동작 을 수행 할 수 있 다 . 이상 으로 서술 된 실시 예 에서 는 , 비 선택 스트링 들 과 연결 된 스트링 선택 라인 들 ( SSLs ) 과 접지 선택 라인 들 ( GSLs ) 에 동일 한 전압 을 제공 하 여 동작 을 제어 하 는 것 을 가정 하 여 서술 하 였으나 , 이 는 예시 적 실시 예 에 불과 한 바 , 이 에 국한 되 지 않 으며 , 스트링 선택 라인 들 ( SSLs ) 에 만 프리 펄스 를 인가 함 으로써 전술 한 본 개시 의 사상 에 이를 수 있 으며 , 더 나아가 , 스트링 선택 라인 들 ( SSLs ) 및 접지 선택 라인 들 ( GSLs ) 에 각각 개별 적 으로 다른 전압 을 제공 함 으로써 본 개시 의 사상 에 이를 수 있 는 동작 제어 도 가능 할 수 있 다 .