본 발명 의 또 다른 실시 예 에 따른 메모리 장치 는 제 1 워드 라인 , 제 1 비트 라인 , 제 1 비트 라인 과 인접 하 는 제 2 비트 라인 , 제 1 비트 라인 과 인접 하 지 않 는 제 3 비트 라인 을 포함 하 고 그리고 제 1 워드 라인 과 제 1 비트 라인 에 연결 된 메모리 셀 에 대한 판독 동작 을 수행 할 수 있 다 . 본 발명 의 또 다른 실시 예 에 따른 메모리 장치 의 동작 방법 은 제 1 워드 라인 을 제 1 선택 로우 전압 의 레벨 로 프리 차지 하 는 단계 , 제 1 워드 라인 을 플로팅 시키 는 단계 , 제 1 비트 라인 을 제 1 선택 컬럼 전압 의 레벨 로 프리 차지 하 는 단계 , 제 2 비트 라인 을 제 1 비 선택 컬럼 전압 의 레벨 로 바이어 싱 하 고 , 그리고 제 3 비트 라인 을 제 2 비 선택 컬럼 전압 의 레벨 에서 플로팅 시키 는 단계 , 제 1 비트 라인 을 플로팅 시키 는 단계 , 및 제 1 워드 라인 의 판독 전압 의 레벨 을 감지 하 는 단계 를 포함 할 수 있 다 .