본 발명 은 , 반도체 소자 에 있 어서 , 반도체 기판 상 의 게이트 절 연막 에 순차 적 으로 적층 되 는 게이트 메탈 과 실리사이드 화 된 캡 핑 실리콘 층 으로 이루어지 는 게이트 전극 과 , 게이트 전극 양측 의 반도체 기판 에 형성 되 는 LDD 영역 과 , 게이트 전극 의 양 측면 에 형성 되 는 게이트 스 페이서 와 , 게이트 전극 양측 의 반도체 기판 에 LDD 영역 과 연결 되 도록 형성 되 며 , 실리사이드 화 된 소오 스 / 드레 인 영역 을 포함 한다 .