도 7 은 도 6 에 도시 한 입력 버퍼 ( 10 , 12 , 22 , 26 ) 의 동작 모드 ( MD 1 - 2 ) 에서 의 동작 을 도시 하고 있 다 . 도면 에서 VIH 는 , 고 레벨 입력 전압 의 최저 값 을 나타내 며 , VIL 은 , 저 레벨 입력 전압 의 최고 값 을 나타낸다 . 동작 모드 ( MD 1 - 2 ) 에서 는 , 클록 신호 ( CLK ) 의 주파수 는 100 ㎒ 이 다 . 데이터 신호 ( DQ ) , 어 드레스 신호 ( AD ) 및 커맨드 신호 ( CMD ) 의 최소 공급 사이클 은 , 도 13 에 도시 하 는 바 와 같이 , 클록 신호 ( CLK ) 의 1 주기 ( 10 ㎱) 와 동일 하 다 . 이 때문 에 , 입력 버퍼 ( 12 , 22 , 26 ) 에서 는 , 입력 신호 ( IN ) 의 천 이 엣지 의 간격 ( TE 1 ) 은 10 ㎱ 이 다 . 한편 , 클록 입력 버퍼 ( 10 ) 에서 는 , 입력 신호 ( IN ) [ = 클록 신호 ( CLK ) ] 의 천 이 엣지 의 간격 ( TE 1 ) 은 5 ㎱ 이 다 .