도 1 을 참조 하 면 , 반도체 기판 ( 10 ) 상 에 MOS 트랜지스터 를 구성 하 는 활성 영역 ( 20 ) , 소자 분리 막 ( 30 ) , 게이트 ( 40 ) 및 소스 / 드레 인 영역 ( 50 ) 이 구비 된다 . 여기 서 , 소스 / 드레 인 영역 ( 50 ) 및 게이트 ( 40 ) 에 다양 한 전압 들 이 인가 되 며 상기 MOS 트랜지스터 구조 는 저장 캐 패시 터 로서 작용 한다 .