도 4 b 에 도시 된 바 와 같이 , 제 1 도전 층 ( L 1 ) 에 는 , 제 1 내지 제 4 출력 패드 들 ( OTP 1 , OTP 2 , OTP 3 , OTP 4 ) , 제 2 검사선 ( TL 2 ) 의 제 1 부분 검사선 ( TL 2 - 1 ) , 제 3 서브 검사선 ( STL 3 ) 의 제 1 서브 부분 검사선 ( STL 1 - 1 ) 및 제 5 서브 검사선 ( STL 5 ) 가 형성 될 수 있 다 . 제 1 서브 부분 검사선 ( STL - 1 ) 은 제 1 출력 패드 ( OTP 1 ) 와 제 2 비아 ( VIA 2 ) 에 연결 될 수 있 다 . 제 3 서브 부분 검사선 ( STL - 2 ) 는 제 3 출력 패드 ( OTP 3 ) 와 제 3 비아 ( VIA 3 ) 에 연결 될 수 있 다 . 제 1 부분 검사선 ( TL 2 - 1 ) 은 제 1 서브 부분 검사선 ( STL - 1 ) 및 제 1 비아 ( VIA 1 ) 에 연결 될 수 있 다 .