더미 메모리 셀 ( DMC 2 ) 의 전송 트랜지스터 ( T 2 ) 의 소스 , 드레 인 의 한쪽 ( 확산 층 영역 ) 은 , 제 1 콘택트 가 누락 되 어 있 고 , 오픈 상태 ( open ) 로 되 어 있 다 . 이 때문 에 , 만일 , 제조 조건 의 변동 에 의해 n 형 웰 영역 ( NW ) 의 형성 위치 가 어긋나 거나 , n 형 웰 영역 ( NW ) 이 변형 되 어 , 전송 트랜지스터 ( T 2 ) 의 확산 층 영역 이 n 형 웰 영역 ( NW ) 에 쇼트 한 경우 에 도 , 비 정상 적 인 전원 전류 가 흐르 는 것 을 방지 할 수 있 고 , 래치 업 을 방지 할 수 있 다 .