일부 실시 예 에서 , 기판 ( 110 , 112 , 114 ) 은 적층 장치 ( 100 ) 의 높이 를 감소 시키 고 적층 장치 ( 100 ) 내 의 칩 을 전기 적 으로 연결 시키 는 도전 구 조체 의 형성 을 용이 하 게 하 기 위해 칩 ( 102 , 104 및 106 ) 을 함께 본 딩 하 기 전 에 얇 게 형성 된다 ( 예 , 기계 적 으로 분쇄 및 연마 됨 ) . 일부 실시 예 에서 , 기판 ( 110 , 112 , 114 ) 은 칩 ( 102 , 104 , 106 ) 을 함께 본 딩 하 기 전 에 얇 게 형성 되 지 않 는다 . 제한 되 지 않 고 예 로서 , 칩 ( 102 , 104 , 106 ) 은 정렬 마크 ( 미 도시 ) 를 기초 로 정렬 된 다음 , 칩 을 함께 기계 적 으로 고정 하 고 전기 적 으로 연결 하 는 접합 층 ( 패시 베이 션 층 ) 및 접합 구조 체 에 접합 된다 . 접합 층 은 예 를 들 어 , 플라 즈 마 처리 되 거나 화학 적 으로 처리 된 표면 을 갖 는 패 시베이 션 층 및 하이브리드 접합 구조 체 ( 예 , 유전체 재료 내 의 인접 표면 상 의 금속 구 조체 ) 를 가지 는 접합 구조 체 를 포함 할 수 있 다 .