제 5 실시 예의 메모리 칩 의 동작 방법 을 예 로 하 고 , 도 15 a 는 , 제 1 메모리 칩 ( 110 ＿ 0 ) 에서 의 신호 발생 회로 ( 400 ) 의 주요 신호 의 개략 파형 도 이 며 , 도 15 b 는 , 제 2 메모리 칩 ( 110 ＿ 1 ) 에서 의 신호 발생 회로 ( 400 ) 의 주요 신호 의 개략 파형 도 이 다 . 본 실시 예 에서 는 , 신호 ( DISLTNCY 2 ＿ c ) 를 로우 레벨로 설정 함 으로써 , 신호 ( LTNCY 2 ＿ t ) 가 하이 레벨 이 되 는 경우 에 도 , 신호 ( LTNCY 2 A ＿ c ) 를 하이 레벨 로 유지 할 수 있 다 . 따라서 , 제 어 신호 ( CS ＃) 가 로우 레벨 이 될 때 , 제 1 메모리 칩 ( 110 ＿ 0 ) 및 제 2 메모리 칩 ( 110 ＿ 1 ) 은 , 로우 레벨 RWDS 신호 를 출력 할 수 있 다 .