어느 한쪽 의 메모리 셀 트랜지스터 MT 가 제 2 베리 파이 에 미스 하 였으면 , " 제어 회로 ( 6 ) 는 "" 0 "" 데이터 로부터 "" F "" 데이터 에 대한 베리 파이 를 행한다 ( 스텝 S 42 ∼ S 45 ) . 즉 "," 우선 "" 0 "" 데이터 에 관하 여 제 1 베리 파이 가 행해진다 ( 스텝 S 42 ) . 그 후 "," "" 1 ""∼"" F "" 데이터 에 관하 여 ", 각각 제 1 베리 파이 및 제 2 베리 파이 가 행해진다 ( 스텝 S 43 ∼ S 45 ) .