이어서 , 상기 포토레지스트 패턴 ( 161 b ) 을 식각 마스크 로 이용하 여 , 상기 소오 스 - 드레 인 패턴 ( 118 ') 의 중앙부 및 상기 반도체 층 ( 117 ) 의 상기 N + 아몰 퍼스 실리콘 층 의 일부 를 식각 하 여 상기 소오 스 전극 ( 118 ) 및 상기 드레 인 전극 ( 119 ) 을 형성 한다 . 따라서 , 상기 게이트 전극 ( 116 ) , 상기 반도체 층 ( 117 ) , 상기 소오 스 전극 ( 118 ) 및 상기 드레 인 전극 ( 119 ) 을 포함 하 는 상기 박막 트랜지스터 ( TFT ) 가 형성 된다 . 상기 소오 스 - 드레 인 패턴 ( 118 ') 의 상기 중앙부 를 식각 할 때 , 상기 데이터 패드 ( 131 ) , 상기 데이터 라인 ( 136 ) , 상기 소오 스 전극 ( 118 ) , 상기 드레 인 전극 ( 119 ) 및 상기 제 4 보상 층 ( 175 d ) 의 측면 이 부분 적 으로 식각 될 수 도 있 다 .