상기 기술 적 과제 를 달성 하 기 위하 여 본 발명 의 박막 트랜지스터 기판 의 제조 방법 은 ( a ) 기판 상 에 제 1 전극 층 , 절연 층 , 비정질 실리콘 층 및 불순물 비정질 실리콘 층 을 적층 하 고 , 상기 불순물 비정질 실리콘 층 위 에 제 1 임 프린팅 레지스 트 층 을 형성 하 는 단계 ; ( b ) 상기 제 1 임 프린팅 레지스 트 층 을 이용 하 여 상기 제 1 전극 층 , 절연 층 , 비정질 실리콘 층 및 불순물 비정질 실리콘 층 을 에칭 함 으로써 게이트 전극 , 게이트 절 연막 , 활성 층 및 오 믹 콘 택 층 을 형성 하 는 단계 ; ( c ) 상기 게이트 전극 , 게이트 절 연막 , 활성 층 및 오 믹 콘 택 층 과 상기 기판 간 의 단차 를 없애 기 위해 상기 기판 위 에 제 1 유기 절 연막 을 형성 하 고 , 상기 오 믹 콘 택 층 및 제 1 유기 절 연막 위 에 제 2 전극 층 을 형성 한 후 , 상기 제 2 전극 층 위 에 제 2 임 프린팅 레지스 트 층 을 형성 하 는 단계 ; ( d ) 상기 제 2 임 프린팅 레지스 트 층 을 이용 하 여 상기 제 2 전극 층 및 오 믹 콘 택 층 을 에칭 함 으로써 소스 및 드레 인 전극 을 형성 하 고 활성 층 을 외부 로 노출 시키 는 단계 ; ( e ) 상기 제 1 유기 절 연막 , 소스 및 드레 인 전극 및 활성 층 위 에 콘 택 홀 을 가지 는 제 2 유기 절 연막 을 형성 하 는 단계 ; ( f ) 상기 제 2 유기 절 연막 및 상기 콘 택 홀 을 통해 외부 로 노출 된 드레 인 전극 에 제 3 전극 층 을 형성 하 고 , 상기 제 3 전극 층 위 에 제 3 임 프린팅 레지스 트 층 을 형성 하 는 단계 ; 및 ( g ) 상기 제 3 임 프린팅 레지스 트 층 을 이용 하 여 상기 제 3 전극 층 을 에칭 함 으로써 화소 전극 을 형성 하 는 단계 를 포함 한다 .