도 10 a 및 도 10 b 를 참조 하 면 , 패 터닝 된 사파이어 기판 ( 21 ) 상 에 제 1 도전 형 반도체 층 ( 21 ) 을 포함 하 는 반도체 적층 이 형성 되 고 , 그 위 에 하부 절연 층 ( 33 ) 이 배치 되 어 있 다 . 하부 절연 층 ( 33 ) 은 SiO 2 의 제 1 재료 층 ( 33 c 1 ) 및 ZrO 2 의 제 2 재료 층 ( 33 c 2 ) 을 교대 로 31 층 적층 하 여 형성 되 었 으며 , 사진 및 식각 공정 을 이용 하 여 패 터닝 되 었 다 . SiO 2 와 ZrO 2 는 동일 한 가스 를 이용 하 여 건식 식각 을 통해 식각 되 었 다 . 하부 절연 층 ( 33 ) 의 총 두께 는 대략 1 . 5 um 이 었 다 .