상기 유기 박막 트랜지스터 는 , 게이트 전극 , 소스 및 드레 인 전극 , 유기 반도체 층 및 절연 층 이 , 게이트 전극 , 절연 층 , 소스 및 드레 인 전극 및 유기 반도체 층 ( 상기 소스 및 드레 인 전극 과 유기 반도체 층 의 순서 가 역 으로 되 는 것 도 가능 함 ) 의 순서 로 적층 된 바텀 ( bottom ) 게이트 구조 또는 소스 및 드레 인 전극 , 유기 반도체 층 , 절연 층 및 게이트 전극 의 순서 로 적층 된 탑 ( top ) 게이트 구조 를 가질 수 있 다 .