본 발명 에서 는 , 기억 소자 는 전원 전압 의 공급 이 정지 한 동안 에 도 , 제 1 위상 반전 소자 의 입력 단자 의 전위 와 제 2 위상 반전 소자 의 입력 단자 의 전위 양쪽 이 유지 되 고 있 다 . 그 로 인해 , 기억 소자 에 대한 전원 전압 의 공급 이 재개 된 후 , 제 1 트랜지스터 및 제 2 트랜지스터 를 온 상태 로 해도 , 제 2 위상 반전 소자 의 입력 단자 나 제 1 위상 반전 소자 의 입력 단자 의 전위 가 소정 의 전위 로 되 도록 전하 가 이동 할 필요 가 없 어 , 구동 시간 을 짧 게 할 수 있 다 .