제 1 실시 형태 에 따른 구성 의 경우 , 상기 문제 를 해결 할 수 있 다 . 제 1 실시 형태 에 따른 효과 에 대해서 도 16 내지 도 32 를 참조 하 여 이하 에 기술 할 것 이 다 . 도 16 내지 도 32 는 MOS 트랜지스터 TR 의 레이아웃 치수 에 따른 모든 특성 을 나타내 는 그래프 이 며 , 단위 폭 당 의 순방향 전류 의 변화 를 정량 적 으로 논의 할 수 있 는 데이터 로 되 어 있 다 . 도 16 내지 도 32 에서 , " "" × "" 표시 가 실제 의 값 이 며 "," "" O "" 표시 "," ""△"" 표시 "," 및 ""□"" 표시 는 중앙값 이 고 ", 그래프 중 의 실선 은 중앙값 을 연결 한 것 이 다 . 다음 설명 에서 , " "" 표면 내압 ( surface breakdown voltage ) "" 은 ", MOS 트랜지스터 TR 의 게이트 전압 과 반도체 기판 ( 10 ) 의 전압 을 OV 로 설정 한 상태 에서 , 드레 인 전압 을 상승 시킨 경우 의 접합 내압 을 의미 한다 . 이 경우 , 통상 의 접합 내압 보다 도 게이트 전극 ( 34 ) 의 전압 에 의해 반도체 채널 표면 이 축적 상태 에 가까운 포 텐 셜 로 되 기 때문 에 표면 내압 이 열화 된다 .