다수 의 실리사이드 영역 을 갖 는 반도체 디바이스 가 제공 된다 . 실시 예 들 에서 , 제 1 실리사이드 전구체 및 제 2 실리사이드 전구체 가 소스 / 드레 인 영역 상 에 퇴적 된다 . 제 1 상 을 갖 는 제 1 실리사이드 가 형성 되 고 , 제 2 실리사이드 전구체 는 제 1 실리사이드 의 제 1 상 내 에서 불용성 이 다 . 제 1 실리사이드 의 제 1 상 은 제 1 실리사이드 의 제 2 상 으로 변형 되 고 , 제 2 실리사이드 전구체 는 제 1 실리사이드 의 제 2 상 내 에서 가용성 이 다 . 제 2 실리사이드 는 제 2 실리사이드 전구체 및 제 1 실리사이드 의 제 2 상 으로 형성 된다 .