도 9 또는 도 10 의 반도체 장치 에 있 어서 , 최 상부 의 면적 을 작 게 하 면 , 솔 더 레지스 트 ( 109 ; 외부 접속 단자 ( 115 ) ) 또는 방열판 ( 107 ) 의 노출 면적 이 작아지 므로 , 접속 가능 한 다른 반도체 장치 의 크기 가 한정 되 는 것 , 또는 방열 효율 의 저하 등 이 발생 하 여 , 최 상부 의 부재 의 기능 을 방해 한다 . 즉 , 수지 봉지 시 에 적층 구조 의 전체 에 대해 가해 지 는 힘 을 경감 시키 기 위해서 최 상부 의 면적 을 작 게 하 는 것 은 , 반도체 장치 의 기능 의 향상 ( 다층 구조 화 에 의한 고성능 화 또는 방열 성 의 향상 ) 을 저해 하 는 요인 이 며 , 현실 적 인 방법 은 아니 다 .