각각 의 패널 설계 는 최대 Vth 이동 ( 73 ) , Voled 상승 및 효율 성 손실 이 패널 의 설계 수명 상 의 무엇 인지 를 결정 하 기 위해 특정 될 수 있 으며 , 보상 기 및 소스 드라이버 는 보상 하 기 에 충분 한 범위 를 가질 수 있 다 . 이 특성 은 필요 한 전류 로부터 표준 트랜지스터 포화 - 영역 Ids 방정식 을 통해 필요 한 게이트 바이어스 및 트랜지스터 치수 로 , 이후 시간 에 걸쳐 a - Si 저하 에 대한 당해 기술 에 공지 된 다양 한 모델 을 통해 시간 에 걸쳐 Vth 이동 으로 나아갈 수 있 다 .