본 발명 에 따르 면 듀얼 다 마신 공정 을 이용 하 여 절 연막 에 비 아홀 과 트렌치 를 형성 하 고 비 아홀 및 트렌치 내벽 에 티타늄 배리 어막 및 텅스텐 배리 어막 을 차례 로 형성 하 여 어 닐 공정 을 진행 함 으로써 게이트 전극 및 반도체 기판 의 실리콘 ( Si ) 과 티타늄 배리 어막 이 서로 반응 하 여 티타 실리사이드 이 형성 되 며 , 티타늄 배리 어막 과 텅스텐 배리 어막 이 서로 반응 하 여 티타 텅스텐 ( TiW ) 이 형성 된다 . 이 에 따라 본 발명 에서 는 종래 에 실리사이드 를 형성 하 기 위해 금속 막 을 별도 로 형성 하 지 않 으므로 반도체 소자 의 공정 이 단순 화 되 고 , 반도체 소자 의 원가 를 절감 할 수 있 다 .