도 4 에 나타낸 바 와 같이 , 반도체 층 ( 18 ) 을 도면 의 상하 방향 에서 일주 ( 一周 ) 하 도록 게이트 절연 층 ( 22 ) 을 형성 한다 . 게이트 절연 층 ( 22 ) 은 반도체 층 ( 18 ) 바로 아래 의 미소 ( 微小 ) 공간 ( 20 ) 을 매립 하 는 하측 게이트 절연 층 ( 22 a ) 과 , 반도체 층 ( 18 ) 을 덮 는 상측 게이트 절연 층 ( 22 b ) 에 의해 구성 된다 . 하측 게이트 절연 층 ( 22 a ) 및 상측 게이트 절연 층 ( 22 b ) 은 예 를 들 어 액체 재료 의 폴리 실라 잔 을 스핀 코팅 법 에 의 해 기판 위 에 도포 하 고 , 미소 공간 ( 20 ) 을 매설 ( 埋設 ) 하 여 반도체 층 ( 18 ) 을 덮 는다 . 건조 후 , 산소 분위기 하 에서 열처리 ( 열 산화 ) 를 실시 함 으로써 산화 실리콘 층 을 얻 는다 . 이 산화 실리콘 층 중 반도체 영역 에 대응 하 는 부분 을 패 터닝 에 의해 남긴다 . 또한 , 액체 재료 의 폴리 실라 잔 을 액 적 토출 법 에 의해 도포 할 수 도 있 다 .