즉 , 본 발명 의 실시 예 에 따른 메모리 시스템 ( 110 ) 에서 는 , 커맨드 동작 들 , 특히 피크 서브 커맨드 동작 들 이 서로 다른 펜 딩 시간 에서 수행 되 도록 복수 의 커맨드 들 을 스 케 쥴 링 하 며 , 그 에 따라 복수 의 커맨드 들 에 해당 하 는 커맨드 동작 들 , 예컨대 제 1 커맨드 에 해당 하 는 제 1 커맨드 동작 은 제 1 시점 에 수행 되 고 , 제 2 커맨드 에 해당 하 는 커맨드 동작 은 제 1 시점 이후 의 제 1 펜 딩 시간 의 시점 에 수행 되 며 , 제 3 커맨드 에 해당 하 는 제 3 커맨드 동작 은 제 1 시점 이후 의 제 2 펜 딩 시간 의 시점 에 수행 , 제 4 커맨드 에 해당 하 는 제 4 커맨드 동작 은 제 1 시점 이후 의 제 3 펜 딩 시간 의 시점 에 수행 될 수 있 다 . 여기 서 , 펜 딩 시간 은 , 메모리 시스템 ( 110 ) 의 기준 클럭 ( T ) 에 대해 소수 ( prime number ) 배 만큼 의 크기 를 가질 수 있 으며 , 일 예 로 제 1 펜 딩 시간 은 기준 클럭 ( T ) 의 2 배 크기 , 제 2 펜 딩 시간 은 기준 클럭 ( T ) 의 3 배 크기 , 제 3 펜 딩 시간 은 기준 클럭 ( T ) 의 5 배 크기 가 될 수 있 다 . 즉 , 제 1 커맨드 동작 이 제 1 시점 ( t 0 ) 에 수행 될 경우 , 제 2 커맨드 동작 은 제 1 시점 ( t 0 ) 이후 의 2 배 기준 클럭 ( 2 T ) 시점 에 , 제 3 커맨드 동작 은 제 1 시점 ( t 0 ) 이후 의 3 배 기준 클럭 ( 3 T ) 시점 에 , 제 4 커맨드 동작 은 제 1 시점 ( t 0 ) 이후 의 5 배 기준 클럭 ( 5 T ) 시점 에 , 각각 수행 될 수 있 다 . 그러면 이하 에서 는 , 도 5 내지 도 8 을 참조 하 여 본 발명 의 메모리 시스템 에서 복수 의 커맨드 들 에 해당 하 는 커맨드 동작 들 의 수행 에 대해 보다 구체 적 으로 설명 하 기 로 한다 .