비트 라인 ( BLe ) 이 소정 의 전압 레벨로 프리 챠 지 되 고 나 면 , 읽 기 동작 이 수행 될 수 있 도록 비 선택 된 워드 라인 들 로 읽 기 전압 ( Vread , 예 를 들 면 + 4 . 5 V ) 이 인가 되 고 선택 된 워드 라인 으로 0 V 의 전압 이 인가 된다 . 그 결과 , 비트 라인 디 벨 로프 가 수행 되 기 시작 한다 . 디 벨 로프 구간 동안 선택 된 워드 라인 에 연결 된 메모리 셀 이 프로그램 된 셀 ( 즉 , 오프 셀 ) 이 면 비트 라인 ( BLe ) 및 감지 노드 ( SO ) 의 전압 레벨 은 프리 챠 지 레벨 ( 예 를 들 면 , 0 . 8 V ) 을 그대로 유지 하 게 된다 . 그리고 , 상기 메모리 셀 이 온 셀 ( 즉 , 소거 된 셀 ) 이 면 비트 라인 ( BLe ) 및 감지 노드 ( SO ) 는 로우 레벨 로 떨어지 게 된다 .