그 다음 , 반도체 기판 ( 100 ) 상부 구조 전면 에 하부 비아 금속 배선 ( 125 , 127 ) 및 일부 하부 층간 절 연막 ( 110 ) 을 노출 하 는 하부 트렌치 ( 131 , 133 ) 와 하부 층간 절 연막 ( 110 ) 을 노출 하 는 하부 트렌치 ( 137 ) 을 가지 는 하부 배선 절 연막 ( 130 ) 을 형성 하 고 , 반도체 기판 ( 100 ) 상부 구조 전면 에 애 쉬 어 ( asher ) 공정 을 진행 하 고 , 하 부 배선 절 연막 ( 130 ) , 하부 비아 금속 배선 ( 125 , 127 ) 및 노출 된 일부 하부 층간 절 연막 ( 110 ) 위 에 하부 트렌치 배리 어막 ( trench barrier layer ) ( 140 ) 을 형성 하 고 , 하부 트렌치 배리 어막 ( 140 ) 위 에 하부 트렌치 씨드 막 ( 240 ) 과 제 2 금속 박막 ( 150 ) 을 차례 로 형성 한다 . 여기 서 , 하부 배선 절 연막 ( 130 ) 은 SiOC 를 포함 하 는 low - k 물질 로 이루어진다 .