정적 랜덤 액세스 메모리 ( SRAM ) ( 539 ) 는 처리 서브 시스템 ( 530 ) 의 다수 의 처리 구성 요소 에 의해 공유 될 수 있 는 범용 랜덤 액세스 메모리 디바이스 일 수 있 다 . 예 를 들 어 , SRAM ( 539 ) 은 센서 신호 , 프로세서 명령 과 데이터 , 시스템 출력 및 기타 데이터 , 예 를 들 어 앰 비언 트 ML 엔진 ( 534 ) 에 의해 구현 되 거나 구현 될 신경망 모델 의 신경망 파라미터 를 저장 할 수 있 다 . 일반 적 으로 SRAM 은 주기 적 으로 리프 레 쉬 될 필요 가 없 다는 점 에서 DRAM 과 구별 된다 . 아래 에서 보다 상세히 설명 되 는 바 와 같이 , SRAM ( 539 ) 은 직접 적 으로 또는 하나 이상 의 DMA 제어기 를 통해 처리 서브 시스템 ( 530 ) 의 처리 구성 요소 에 액세스 가능 하 다 . 일부 구현 에서 , SRAM ( 539 ) 은 각각 실질 적 으로 유사 한 양 의 데이터 , 예 를 들 어 각각 1 , 10 , 또는 100 MB 를 저장 할 수 있 는 다수 의 뱅크 를 포함 한다 . 또한 , 각 개별 뱅크 에 는 저 전력 상태 에 진입 할 때 개별 적 으로 전원 을 차단 할 수 있 는 다수 의 블록 이 포함 될 수 있 다 . 4 개 의 뱅크 사이 에서 블록 의 전원 이 차단 되 는 순서 를 신중 하 게 시퀀싱 함 으로써 SRAM 어드레스 공간 이 연속 적 으로 유지 될 수 있 다 .