본 개시 의 일부 실시 형태 에 따르 면 , 구조 체 는 , 제 1 길 이 및 제 1 높이 를 갖 는 SRAM 셀 ; 상기 제 1 길이 와 동일 한 제 2 길 이 및 상기 제 1 높이 와 동일 한 제 2 높이 를 갖 는 제 1 필러 셀 - 상기 제 1 필러 셀 의 제 1 경계 로부터 제 2 경계 로 각각 연장 되 는 복수 의 제 1 반도체 핀 을 포함 함 - ; 및 표준 셀 - 상기 SRAM 셀 과 상기 표준 셀 사이 에 상기 제 1 필러 셀 이 있 음 - 을 포함 한다 . 실시 형태 에서 , 상기 구조 체 는 상기 제 1 필러 셀 과 상기 표준 셀 사이 의 제 2 필러 셀 을 더 포함 하 고 , 상기 제 2 필러 셀 은 상기 제 2 필러 셀 의 제 3 경계 로부터 반대편 의 제 4 경계 로 각각 연장 되 는 복수 의 제 2 반도체 핀 을 포함 한다 . 실시 형태 에서 , 상기 제 1 필러 셀 은 제 1 핀 그룹 및 제 2 핀 그룹 을 포함 하 고 , 상기 제 1 핀 그룹 내 의 제 1 인접 한 핀 은 상기 제 2 핀 그룹 내 의 제 2 인접 한 핀 과 동일 한 간격 을 갖 고 , 상기 표준 셀 에 가까운 핀 그룹 들 은 상기 SRAM 셀 에 가까운 핀 그룹 들 보다 서로 로부터 더 멀리 이격 되 어 있 다 . 실시 형태 에서 , 상기 제 1 필러 셀 은 상기 SRAM 셀 과 상기 표준 셀 모두 에 물리 적 으로 결합 된다 .