EEPROM 중 적층 형 게이트 구조 의 EEPROM 은 스택 게이트 형태 로 불순물 이 도핑 된 반도체 기판 상 에 게이트 산화 막 / 플로팅 게이트 / 층간 유전 막 / 컨트롤 게이트 의 순서 대로 적층 되 는 것 으로 , 2 개 의 다결정 실리콘 층 이 수직 으로 적층 된 구조 를 갖 는다 . 또한 , 상기 플로팅 게이트 의 양측 하부 의 반도체 기판 에 는 불순물 로 도핑 된 소오 스 ( source ) 및 드레 인 ( drain ) 영역 이 형성 되 어 있 다 .