본 발명 에 의한 반도체 소자 의 제조 방법 은 NMOS 영역 과 PMOS 영역 을 갖 는 기판 상 에 게이트 절 연막 을 형성 하 는 단계 , 상기 게이트 절 연막 상 에 제 1 폴리 실리콘 층 을 형성 하 는 단계 , 상기 NMOS 영역 의 제 1 폴리 실리콘 층 상 에 마스크 패턴 을 형성 하 는 단계 , 상기 PMOS 영역 의 제 1 폴리 실리콘 층 에 P 형 불순물 을 도핑 하 는 단계 , 상기 마스크 패턴 을 제거 하 는 단계 , 상기 제 1 폴리 실리콘 층 을 패 터닝 하 여 제 1 폴리 실리콘 전극 을 형성 하 는 단계 , 상기 제 1 폴리 실리콘 전극 을 포함 하 는 전면 에 제 2 폴리 실리콘 층 을 형성 하 는 단계 , 상기 제 1 폴리 실리콘 전극 을 감싸 도록 상기 제 2 폴리 실리콘 층 을 패 터닝 하 여 게이트 전극 을 형성 하 는 단계 를 포함 하 는 것 을 특징 으로 한다 .