제 1 및 제 2 PMOS 트랜지스터 ( PM 1 , PM 2 ) 는 제어 전압 ( V _ CTR ) 이 인가 되 고 전류 를 조절 하 여 제 1 및 제 2 노드 ( N 1 , N 2 ) 에 공급 하 게 된다 . 그리고 , 제 1 스큐 정보 신호 ( EN 1 ) 에 응답 하 여 제 1 비활성 화부 ( 645 A ) 의 제 9 PMOS 트랜지스터 ( PM 9 ) 가 턴 오프 ( turn off ) 되 고 , 제 1 트랜스퍼 게이트 ( TG 1 ) 가 활성 화 된다 . 때문 에 , 제 5 PMOS 트랜지스터 ( PM 5 ) 와 제 7 PMOS 트랜지스터 ( PM 7 ) 의 게이트 에 제어 전압 ( V _ CTR ) 이 인가 되 고 전류 를 조절 하 여 제 1 및 제 2 노드 ( N 1 , N 2 ) 에 공급 한다 . 결국 , PVT 상태 가 ' TYPICAL ' 인 경우 제 1 PMOS 트랜지스터 ( PM 1 ) 를 통해 흐르 는 전류 와 제 5 PMOS 트랜지스터 ( PM 5 ) 를 통해 흐르 는 추가 전류 가 제 1 노드 ( N 1 ) 에 공급 되 고 , 제 2 PMOS 트랜지스터 ( PM 2 ) 를 통해 흐르 는 전류 와 제 7 PMOS 트랜지스터 ( PM 7 ) 를 통해 흐르 는 추가 전류 가 제 2 노드 ( N 2 ) 에 공급 된다 .