하나 라도 오류 생기 면 계산 을 할 수 가 없 다니까 ? 특히 광학 단계 는 그렇 다 쳐도 에칭 단계 에서 는 어쩔 꺼 임 ? 식각 이 요즘 반도체 에서 제일 중요 한 거 모름 ? 광학 노출 단계 보다 훨씬 중요 함 에칭 단계 가 그래서 asml 만큼 램 리서치 가 큰 거 고 램 리서치 라는 회사 는 알음 ? 대표 적 화학 적 etching 전문 회사 인데 ? 7 나노 면 그 작 은 기판 에 gate drain source 다 있 고 에칭 도 각 소자 에 맞 게 깎 아야 해 아무렇 게 나 깎 는 게 아니 라 와 좃 내 답답 하 다 무슨 최적화 생명 이딴 좌 좀 용 용어 쓰 면서 설명 하 는 거 봐라 개 답답이