다음 으로 본 발명 의 제 6 실시 예 에 따른 리세트 전류 / 전압 바이어스 회로 를 설명 한다 . 제 5 실시 예 에서 는 , 회로 의 출력 단자 상 의 전압 을 일정 한 기준 전압 VSET ' 과 비교 하 여 리세트 전류 IRES 를 차단 한다 . 대조 적 으로 , 제 6 실시 예 에 따른 리세트 전류 / 전압 바이어스 회로 는 , 제 5 실시 예 와 는 달리 , 부하 저항 모델 을 이용 하 고 부하 저항 모델 에서 나타나 는 전압 을 가변 저항기 VR 에 인가 되 는 전압 과 비교 한다 .