상기 목적 을 달성 하 기 위해 본 발명 에 따라 , 풀 업 용 피 모스 트랜지스터 ; 풀 다운 용 엔 모스 트랜지스터 ; 및 상기 풀 업 용 피 모스 트랜지스터 와 풀 다운 용 엔 모스 트랜지스터 사이 에 연결 된 스위치 부 ; 를 포함 하 는 지연 셀 을 복수 개 포함 하 여 , 소정 지연 시간 을 위한 제어 전압 ( Vcon ) 에 따른 제어 전류 가 상기 지연 셀 에 흐르 도록 하 여 , 입력 되 는 신호 를 상기 지연 시간 만큼 지연 시켜 출력 하 는 전류 궁핍 형 전압 제어 지연 회로 는 , 보상 전류 가 산부 , 제 1 바이어스 전압 생 성부 , 엔 모스 트랜지스터 ( N 2 ) 및 피 모스 트랜지스터 ( P 4 ) 를 포함 하 여 상기 지연 셀 에 흐르 는 전류 를 보상 함 으로써 , 상기 전원 ( VDD ) 의 전압 레벨 이 변하 는 경우 에 도 상기 지연 시간 이 유지 한다 .