그러나 , 100 ㎚ 이하 의 채널 길이 ( channel length ) 를 갖 는 셀 어레이 ( cell array ) 에서 는 전하 가 보관 되 는 트랜지스터 의 체적 도 감소 함 에 따라 10 ㎳ 이하 의 리프 레 쉬 특성 을 가지 게 되 어 캐 패시 터 를 갖 는 디램 ( DRAM ) 에 비해 데 이타 유지 시간 ( data retention time ) 이 작 아서 디램 에 는 그 적용 이 힘든 실정 이 다 .