상술 한 바 와 같이 , 본 발명 의 방법 은 게이트 를 상부 전극 으로 하 고 , 활성 영역 을 하부 전극 으로 하 는 레저 부아 커패시터 형성 시 에 활성 영역 내부 에 리세 스 구조 를 적용 함 으로써 , 동일 한 커패시터 면적 내 에서 리세 스 구조 의 배치 와 형성 된 갯 수 만큼 의 커패시터 표면적 을 넓 어 져 커패시터 의 정전 용량 을 향상 시킬 수 있 다 . 이 에 따라 , 내부 전압 의 사용 시 에 발생 하 는 레저 부아 커패시터 의 노이즈 를 억제 하 여 정보 처리 시간 을 축소 할 수 있 는 등 신뢰 성 있 는 반도체 소자 를 제조 할 수 있 다 .