제 2 기판 ( 510 ) 상 에 는 하나 이상 의 주변 회로 ( 도 5 a 및 도 5 b 에 도시 되 지 않 음 ) 가 형성 될 수 있 다 . 하나 이상 의 주변 회로 는 , 3 D 메모리 장치 의 작동 을 용이 하 게 하 기 위해 사용 되 는 , 임의 의 적절 한 디지털 , 아 날로 그 및 / 또는 혼합 신호 주변 회로 를 포함 할 수 있 다 . 예 를 들 어 , 하나 이상 의 주변 회로 는 페이지 버퍼 , 디코더 ( 예컨대 , 행 디코더 및 열 디코더 ) , 래치 , 감지 증폭기 , 드라이버 , 전하 펌프 , 전류 또는 전압 기준 , 회로 의 임의 의 능동 또는 수동 컴포넌트 ( 예컨대 , 트랜지스터 , 다이오드 , 저항 , 또는 커패시터 ) 또는 이 들 의 임의 의 조합 을 포함 할 수 있 다 . 일부 실시 예 에서 , " 하나 이상 의 주변 회로 는 상보 형 금속 산화물 반도체 ( complementary metal - oxide - semiconductor : CMOS ) 기술 ( "" CMOS 칩 "" 으로 도 알려짐 ) 을 사용 하 여 제 2 기판 ( 510 ) 상 에 형성 될 수 있 다 . "