본 발명 의 실시 예 들 에 따른 반도체 메모리 소자 는 셀 어레이 영역 및 주변 회로 영역 을 포함 하 는 기판 상 에 차례 로 배치 된 수평 전극 들 을 포함 하 는 복수 의 전극 구 조체 들 ; 상기 전극 구 조체 들 을 관통 하 는 수직 구 조체 들 ; 상기 수직 구 조체 들 의 상부 에 연결 되 는 스터 드 들 ; 상기 전극 구 조체 들 사이 에 배치 되 고 상기 수평 전극 들 을 따라 제 1 방향 으로 연장 되 는 수직 전극 들 ; 상기 전극 구 조체 들 의 단부 에서 상기 수평 전극 들 에 연결 되 는 제 1 콘 택 들 ; 상기 수직 전극 들 의 상부 에 연결 되 는 제 2 콘 택 들 ; 상기 제 2 콘 택 들 의 상면 과 연결 되 는 연장 패드 들 ; 상기 주변 회로 영역 의 주변 트랜지스터 에 연결 되 는 제 3 콘 택 들 ; 상기 제 3 콘 택 들 의 상면 과 연결 되 는 주변 패드 들 ; 상기 제 2 콘 택 들 의 상면 과 연결 되 는 제 1 배선 구조 체 ; 및 상기 제 1 배선 구조 체 상 에 제공 되 고 상기 제 1 배선 구조 체 와 제 1 비아 들 을 통하 여 연결 되 는 제 2 배선 구조 체 를 포함 하 고 , 상기 제 1 콘 택 들 의 상면 들 , 상기 제 2 콘 택 들 의 상면 들 , 및 상기 제 3 콘 택 들 의 상면 은 실질 적 으로 동일 레벨 이 고 , 상기 제 1 배선 구조 체의 상면 , 연장 패드 들 의 상면 들 , 및 상기 주변 패드 들 의 상면 은 실질 적 으로 동일 레벨 이 고 , 상기 스터 드 들 의 상면 들 및 상기 제 2 배선 구조 체의 상면 은 실질 적 으로 동일 레벨 일 수 있 다 .