도 2 을 참조 하 면 , 먼저 반도체 기판 ( 100 ) 상 에 전도성 패턴 ( 200 ) 을 형성 한다 . 전도성 패턴 ( 200 ) 은 폴리 실리콘 또는 금속 을 포함 할 수 있 다 . 특히 폴리 실리콘 을 사용 하 는 경우 , 전도성 패턴 ( 200 ) 의 저항 을 감소 하 기 위하 여 , 전도성 패턴 ( 200 ) 은 폴리 실리콘 으로 이루어진 도전체 층 ( 200 a ) 과 실리사이드 층 ( 200 b ) 으로 이루어질 수 있 다 . 또한 도면 에 는 표시 하 지 않 았 으나 , 반도체 기판 ( 100 ) 의 액티브 ( active ) 영역 에 도 접촉 저항 을 감소 하 기 위한 실리사이드 를 형성 할 수 있 다 . 이때 실리사이드 층 ( 200 b ) 및 상기 액티브 영역 의 실리사이드 는 텅스텐 실리사이드 ( WSi 2 ) , 타이타늄 실리사이드 ( TiSi 2 ) , 또는 코발트 실리사이드 ( CoSi 2 ) 로 형성 할 수 있 다 . 바람직 하 게 는 고속 동작 이 요구 되 는 로직 용 반도체 소자 에서 는 코발트 실리사이드 ( CoSi 2 ) 로 형성 할 수 있 다 .