도 24 에 있 어서 의 제 1 리셋 행정 R 1 에서 는 , 우선 , 그 전반부 에 있 어서 , Y 전극 드라이버 ( 53 ) 이 서 스테인 펄스 IP 에 비해 시간 경과 에 따른 전 연부 에서 의 전위 추이 가 완만 한 파형 을 갖 는 정극 성 의 리셋 펄스 RP 1 Y 1 을 모든 행전 극 Y 1 ∼ Yn 에 인가 한다 . 리셋 펄스 RP 1 Y 1 의 피크 전위 는 , 서 스테인 펄스 IP 의 피크 전위 보다 도 저 전위 이 다 . 이때 , 어 드레스 드라이버 ( 55 ) 는 , 열 전극 D 1 ∼ Dm 을 접 지 전위 ( 0 V ) 의 상태 로 설정 한다 . 상기 리셋 펄스 RP 1 Y 1 의 인가 에 따라 , 모든 방전 셀 PC 각각 내 의 행전 극 Y 및 열 전극 D 사이 에 있 어서 제 1 리셋 방전 이 야기 된다 . 즉 , 제 1 리셋 행정 R 1 의 전반부 에서 는 , 행전 극 Y 가 양극 측 , 열 전극 D 가 음극 측 으로 되 도록 양 전극 간 에 전압 을 인가 함 으로써 행전 극 Y 로부터 열 전극 D 를 향해 전류 가 흐르 게 되 는 열 측 음극 방전 이 제 1 리셋 방전 으로서 야기 된다 . 이러 한 제 1 리셋 방전 에 따라 , 모든 방전 셀 PC 내 의 방전 공간 내 에 는 하전 입자 가 형성 된다 . 그리고 , 이러 한 제 1 리셋 방전 의 종식 후 , 모든 방전 셀 PC 내 의 행전 극 Y 근방 에 는 부극 성 의 벽전 하 , 열 전극 D 근방 에 는 정극 성 의 벽 전하 가 각각 형성 된다 . 또 , 제 1 리셋 행정 R 1 의 전반부 에서 는 , X 전극 드라이버 ( 51 ) 가 , 이러 한 리셋 펄스 RP 1 Y 1 과 동일 극성 이 고 또한 , 상기 리셋 펄스 RP 1 Y 1 의 인가 에 따른 행전 극 X 및 Y 사이 에서 의 면방 전 을 방지 할 수 있 는 피크 전위 를 갖 는 리셋 펄스 RPlx 를 모든 행전 극 X 1 ∼ Xn 에 인가 한다 . 다음 에 , 제 1 리셋 행정 R 1 의 후반부 에서 는 , Y 전극 드라이버 ( 53 ) 가 , 시간 경과 에 따른 전 연부 에서 의 전위 추이 가 완만 한 부극 성 의 리셋 펄스 RP 를 발생 하 고 , 이 를 모든 행전 극 Y 1 ∼ Yn 에 인가 한다 . 이때 , 부극 성 의 리셋 펄스 RP 의 인가 에 따라 , 모든 방전 셀 PC 내 의 행전 극 X 및 Y 사이 에 있 어서 제 2 리셋 방전 이 야기 된다 . 또한 , 리셋 펄스 RP 의 피크 전위 는 , 상기 제 1 리셋 방전 에 따라 행전 극 X 및 Y 각각 의 근방 에 형성 된 벽 전하 를 고려 한 , 행전 극 X 및 Y 사이 에 있 어서 확실히 상기 리셋 방전 을 야기 시킬 수 있 는 최저 의 전위 이 다 . 또 , 리셋 펄스 RP 의 피크 전위 는 , 부극 성 의 기입 주사 펄스 SPW 의 피크 전위 보다 도 높 은 전위 , 즉 0 V 에 가까운 전위 로 설정 되 어 있 다 . 즉 , 리셋 펄스 RP 의 피크 전위 를 기입 주사 펄스 SPW 의 피크 전위 보다 도 낮 게 하 면 , 행전 극 Y 및 열 전극 D 사이 에 강한 방전 이 야기 되 고 , 열 전극 D 근방 에 형성 되 어 있 던 벽전 하 가 대폭 적 으로 소거 되 어 , 제 1 선택 기입 어드레스 행정 W 1 w 에서 의 어드레스 방전 이 불 안정 하 게 되 기 때문 이 다 . 제 1 리셋 행정 R 1 의 후반부 에서 야기 된 제 2 리셋 방전 에 의해 , 각 방전 셀 PC 내 의 행전 극 X 및 Y 각각 의 근방 에 형성 되 어 있 던 벽 전하 가 소거 되 어 모든 방전 셀 이 소등 모드 로 초기 화 된다 . 또한 , 상기 리셋 펄스 RP 의 인가 에 따라 , 모든 방전 셀 PC 내 의 행전 극 Y 및 열 전극 D 간 에 있 어서 도 미약 한 방전 이 야기 되 고 , 이러 한 방전 에 의해 열 전극 D 근방 에 형성 되 어 있 던 정극 성 의 벽 전하 의 일부 가 소거 되 고 , 제 1 선택 기입 어드레스 행정 W 1 w 에 있 어서 올바르 게 선택 기입 어드레스 방전 을 야기 시킬 수 있 는 양 으로 조정 된다 . 또한 , 상기 리셋 펄스 RP 의 펄스 전압 은 서 스테인 펄스 IP 의 펄스 전압 보다 도 낮 게 설정 되 어 있 다 . 또 , 리셋 펄스 RP 에 의해 각 방전 셀 내 의 행전 극 X 및 Y 간 에 인가 되 는 전압 은 , 후술 하 는 서 스테인 펄스 IP 의 인가 에 의해 행전 극 X 및 Y 사이 에 인가 되 는 전압 보다 도 낮 은 전압 이 다 . 따라서 , 리셋 펄스 RP 의 인가 에 따라 야기 되 는 리셋 방전 은 , 서 스테인 펄스 IP 의 인가 에 의해 야기 되 는 서 스테인 방전 보다 도 약한 방전 으로 된다 .