본 발명 의 제 2 실시 예 에 따른 제 1 절 연막 ( 32 b ) 은 금속 기판 ( 31 ) 의 가장자리 를 제외 한 화소 어레이 영역 ( A ) 상 에서 금속 기판 ( 31 ) 을 절연 시키 기 위해 형성 된다 . 화소 어레이 영역 ( A ) 에 는 도 2 에서 상술 한 바 와 같이 게이트 라인 ( GL ) 및 데이터 라인 ( DL ) 의 교차 로 다수 의 화소 들 이 형성 되 고 , 각각 의 화소 에 는 TFT , 화소 전극 ( 43 ) 및 스토리지 캐 패 시터 ( Cst ) 가 접속 된다 .