DAC ( 115 ) 는 도 13 과 같이 정극성 감마 기준 전압 ( GH ) 이 공급 되 는 P - 디코더 ( PDEC ) ( 121 ) , 부극 성 감마 기준 전압 ( GL ) 이 공급 되 는 N - 디코더 ( NDEC ) ( 122 ) , 극성 제어 신호 들 ( POL / POLa ~ POLd ) 에 응답 하 여 P - 디코더 ( 121 ) 의 출력 과 N - 디코더 ( 122 ) 의 출력 를 선택 하 는 멀티플렉서 ( 123 ) 를 포함 한다 . P - 디코더 ( 121 ) 는 제 2 래치 ( 114 ) 로부터 입력 되 는 디지털 비디오 데이터 를 디코드 하 여 그 데이터 의 계조 값 에 해당 하 는 정극성 감마 보상 전압 을 출력 하 고 , N - 디코더 ( 122 ) 는 제 2 래치 ( 114 ) 로부터 입력 되 는 디지털 비디오 데이터 를 디코드 하 여 그 데이터 의 계조 값 에 해당 하 는 부극 성 감마 보상 전압 을 출력 한다 . 멀티플렉서 ( 123 ) 는 극성 제어 신호 ( POL / FGDPOL ) 에 응답 하 여 정극 성 의 감마 보상 전압 과 부극 성 의 감마 보상 전압 을 선택 하 고 선택 된 정극성 / 부극 성 감마 보상 전압 을 아 날로 그 데이터 전압 으로 출력 한다 . 차지 쉐 어회 로 ( 116 ) 는 소스 출력 인 에이블 신호 ( SOE , FGDSOE ) 의 하이 논리 기간 동안 이웃 한 데이터 출력 채널 들 을 단락 ( short ) 시켜 이웃 한 데이터 전압 들 의 평균값 을 차지 쉐 어 전압 으로 출력 하 거나 , 소스 출력 인 에이블 신호 ( SOE , FGDSOE ) 의 하이 논리 기간 동안 데이터 출력 채널 들 에 공통 전압 ( Vcom ) 을 공급 하 여 정극성 데이터 전압 과 부극 성 데이터 전압 의 급격 한 변화 를 줄인다 . 출력 회로 ( 117 ) 는 버퍼 를 포함 하 여 데이터 라인 ( D 1 내지 Dk ) 으로 공급 되 는 아날로그 데이터 전압 의 신호 감쇠 를 최소 화 한다 .