도시 한 바 와 같이 본 발명 에 따른 High Pin QFN 반도체 패키지 ( 100 ) 는 , 동박 의 리드 프레임 에 절연성 재질 의 필름 을 부착 하 여 구성 한 회로 기판 의 하부 중심부 에 위치 하 는 동박 의 다이 패드 ( 121 ) 와 , 상기 다 이 패드 ( 121 ) 의 외곽 주위 에 행렬 을 이루 어 배열 되 는 다 수개 의 동박 의 와이어 본딩 패드 ( 130 ) 와 , 상기 다 이 패드 ( 121 ) 에 부착 되 는 반도체 칩 ( 140 ) 과 , 상기 반도체 칩 ( 140 ) 의 전극 단자 ( 미 도시 ) 와 상기 와이어 본딩 패드 ( 121 ) 를 연결 하 는 복수 개 의 전도성 와이어 ( 170 ) 와 , 상기 반도체 칩 ( 140 ) , 다 이 패드 ( 121 ) , 와이어 본딩 패드 ( 130 ) 및 와이어 ( 170 ) 를 에폭시 몰딩 컴 파운드 ( EMC ) 로 채우 는 몰딩 ( 150 ) , 및 상기 필름 ( 110 ) 에 행렬 로 배열 되 어 상기 와이어 본딩 패드 ( 130 ) 에 1 : 1 로 대응 하 여 배치 되 고 상기 다 이 패드 에 는 다수 개 가 대응 하 여 배치 되 는 랜드 ( 161 , 이하 ' 솔 더 랜드 ' 라 한다 . ) 를 포함 하 여 구성 된다 .