제 3 절연 층 ( IL 3 ) 에 는 제 1 컨 택 홀 ( CH 1 ) 이 정의 될 수 있 다 . 제 1 컨 택 홀 ( CH 1 ) 을 통해 제 2 입력 전극 ( IE 2 ) 및 제 2 출력 전극 ( OE 2 ) 각각 이 제 2 도전 패턴 ( CP 2 ) 과 접촉 한다 . 제 1 컨 택 홀 ( CH 1 ) 은 제 2 입력 전극 ( IE 2 ) 및 제 2 출력 전극 ( OE 2 ) 이 배치 되 지 않 는 영역 을 포함 하 며 , 상기 영역 은 제 2 반도체 패턴 ( SP 2 ) 상 에 제 2 도전 패턴 ( CP 2 ) 이 배치 되 지 않 은 영역 과 연결 되 어 제 2 반도체 패턴 ( SP 2 ) 의 제 2 영역 ( AR 22 ) 을 노출 시킨다 .