도 2 를 참조 하 면 , 종래 기술 에 따른 다수 의 메모리 뱅크 구조 를 갖 는 반도체 메모리 소자 의 구성 요소 중 주소 전달 제 어부 ( 190 ) 는 , 로우 펄스 ( ROWP ) 와 로우 펄스 ( ROWP ) 의 위상 을 반전 한 펄스 에 응답 하 여 로우 어드레스 신호 ( ROW _ ADD < 0 : 11 >) 를 중간 노드 ( M _ NODE ) 로 전달 하 는 것 을 제어 하 는 전달 게이트 ( TG ) 와 , 중간 노드 ( M _ NODE ) 에 인가 된 로우 어드레스 신호 ( ROW _ ADD < 0 : 11 >) 가 플로팅 되 는 것 을 방지 하 기 위한 래치 ( LATCH ) 를 구비 한다 .