본 발명 의 일 실시 예 에 따른 메모리 장치 는 제 1 내지 제 3 워드 라인 들 , 제 1 내지 제 3 비트 라인 들 , 및 제 1 워드 라인 및 상기 제 1 비트 라인 과 연결 된 메모리 셀 을 포함 하 되 , 제 2 워드 라인 은 상기 제 1 및 제 3 워드 라인 들 사이 에 위치 하 고 , 그리고 제 2 비트 라인 은 상기 제 1 및 제 3 비트 라인 들 사이 에 위치 하 는 메모리 셀 어레이 , 제 1 선택 로우 전압 , 제 1 및 제 2 비 선택 로우 전압 들 을 출력 하 는 로우 드라이버 , 제 1 선택 컬럼 전압 , 제 1 및 제 2 비 선택 컬럼 전압 들 을 출력 하 는 컬럼 드라이버 , 기입 동작 시 에 , 제 1 워드 라인 에 제 1 선택 로우 전압 을 인가 하 고 , 제 2 워드 라인 을 제 1 비 선택 로우 전압 의 레벨 로 바이어 싱 하 고 , 그리고 제 3 워드 라인 을 제 2 비 선택 로우 전압 의 레벨 에서 플로팅 시키 는 로우 디코더 , 판독 동작 시 에 , 제 1 비트 라인 에 제 1 선택 컬럼 전압 을 인가 하 고 , 제 2 비트 라인 을 제 1 비 선택 컬럼 전압 의 레벨 로 바이어 싱 하 고 , 그리고 제 3 비트 라인 을 제 2 비 선택 컬럼 전압 의 레벨 에서 플로팅 시키 는 컬럼 디코더 , 판독 동작 시 에 , 제 1 워드 라인 의 판독 전압 의 레벨 을 감지 하 는 감지 증폭기 , 및 기입 동작 과 판독 동작 시 에 , 로우 드라이버 , 컬럼 드라이버 , 로우 디코더 , 컬럼 디코더 , 및 감지 증폭기 를 제어 하 는 판독 및 기입 제어 회로 를 포함 할 수 있 다 .