도 1 a 및 도 1 b 는 종래 기술 의 일실 시예 에 따른 반도체 소자 의 MIM 캐 패시 터 를 형성 하 기 위한 정렬 키 형성 공정 의 문제점 을 설명 하 기 위한 사진 으로서 , 도 1 a 는 하부 금속 배선 ( M 1 ) 이하 의 깊이 로 정렬 키 가 형성 된 사진 이 고 , 도 1 b 는 하부금 속배 선 ( M 1 ) 중간 의 깊이 로 정렬 키 가 형성 된 사진 이 다 .