상기 목적 을 달성 하 기 위한 본 발명 의 반도체 소자 의 제조 방법 은 셀 영역 과 주변 영역 이 정의 된 반도체 기판 상 에 복수 의 게이트 라인 을 형성 하 는 단계 ; 상기 게이트 라인 상부 에 실리콘 산화 막 , 실리콘 질 화 막 및 비정질 카본 층 을 차례 로 형성 하 는 단계 ; 상기 비정질 카본 층 상 에 상기 셀 영역 을 덮 고 상기 주변 영역 을 오픈 시키 는 감광막 패턴 을 형성 하 는 단계 ; 상기 감광막 패턴 을 식각 마스크 로 상기 비정질 카본 층 , 실리콘 질 화 막 및 실리콘 산화 막 을 이방성 식각 하 여 상기 주변 회로 영역 의 게이트 라인 의 양측 벽 에 게이트 스 페이서 를 형성 하 는 단계 ; 상기 주변 영역 에 소스 / 드레 인 형성 을 위한 이온 주입 을 진행 하 는 단계 ; 및 상기 감광막 패턴 과 상기 비정질 카본 층 을 동시 에 제거 하 는 단계 를 포함 하 는 것 을 특징 으로 한다 .