MAC 연산 기 ( 13 ) 는 제 1 서브 구간 ( SP 1 ) 동안 제 1 가중치 데이터 ( W 0 ) 를 제공 받 을 수 있 고 , 제 3 서브 구간 ( SP 3 ) 동안 제 1 입력 데이터 ( X 0 ) 를 제공 받 을 수 있 다 . 몇몇 실시 예 에 따르 면 , 제 1 서브 구간 ( SP 1 ) 동안 , 제 1 가중치 데이터 ( W 0 ) 의 모든 비트 는 제 1 곱셈 기 ( M _ 1 ) 에 동시 에 제공 되 어 래치 될 수 있 다 . 다시 말 해서 , 제 1 가중치 데이터 ( W 0 ) 는 제 1 곱셈 기 ( M _ 1 ) 의 피승수 ( multiplicand ) 일 수 있 다 . 예 를 들 어 , 제 1 서브 구간 ( SP 1 ) 동안 , wb 2 , wb 1 및 wb 0 는 제 1 곱셈 기 ( M _ 1 ) 에 동시 에 제공 되 어 래치 될 수 있 다 . 반면 , 제 3 서브 구간 ( SP 3 ) 동안 , 제 1 입력 데이터 ( X 0 ) 는 제 1 곱셈 기 ( M _ 1 ) 에 순차 적 으로 제공 될 수 있 다 . 다시 말 해서 , 제 1 입력 데이터 ( X 0 ) 는 제 1 곱셈 기 ( M _ 1 ) 의 승수 ( multiplier ) 일 수 있 다 . 예 를 들 어 , 제 3 서브 구간 ( SP 3 ) 동안 , xb 2 , xb 1 및 xb 0 는 순차 적 으로 제공 될 수 있 다 .