본 발명 의 일 양태 에 따르 면 , 분리 게이트 구조 를 갖 는 플 래쉬 메모리 소자 의 제조 방법 을 제공 한다 . 이 방법 은 반도체 기판 의 활성 영역 상 에 제 1 유전 막 을 형성 하 는 것 을 포함 한다 . 상기 제 1 유전 막 을 갖 는 반도체 기판 상 에 제 1 도 전막 을 형성 한다 . 상기 제 1 도 전막 상 에 마스크 패턴 을 형성 한다 . 상기 마스크 패턴 을 식각 마스크 로 이용 하 여 상기 제 1 도 전막 을 식각 하 여 상부 표면 으로부터 중간 부분 으로 갈수록 좁 아 지 는 제 1 도전 성 패턴 을 형성 한다 . 상기 제 1 도전 성 패턴 을 갖 는 반도체 기판 상 에 제 2 유전 막 을 형성 한다 . 상기 제 2 유전 막 을 갖 는 반도체 기판 상 에 상기 제 1 도전 성 패턴 과 인접 하 는 상기 활성 영역 을 가로지르 며 상기 제 1 도전 성 패턴 을 부분 적 으로 덮 는 제 2 도전 성 패턴 을 형성 한다 .