도면 을 참조 하 면 , 도 1 에서 는 본 발명 의 여러 양태 에 따라 반도체 디바이스 에서 다 이 소오 에 의한 박리 효과 를 방지 또는 차단 하 도록 다중 시일 링 구 조체 를 갖 는 반도체 디바이스 를 제조 하 는 방법 ( 100 ) 의 흐름 도 를 도시 하고 있 다 . 도 2 에서 는 본 발명 의 여러 양태 에 따라 집 적 회로 ( IC ) 다이 및 이 IC 다 이 둘레 에 시일 링 구 조체 를 포함 하 는 반도체 디바이스 의 평면도 를 도시 한다 . 도 3 a 에서 는 본 발명 의 여러 양태 에 따른 다중 시일 링 구 조체 의 실시 예의 단면도 를 도시 하 며 , 도 3 b 및 도 3 c 에서 는 본 발명 의 여러 양태 에 따른 시일 링 구 조체 ( 위 에 놓인 부동태 층 과 캐리어 웨이퍼 가 없 는 상태 ) 의 실시 예 들 의 확대 평면도 를 도시 하고 있 다 . 도 4 에서 는 본 발명 의 여러 양태 에 따라 반도체 디바이스 에 대한 다이 소오 의 영향 이 차단 된 것 을 보여 주 는 도 3 의 시일 링 구 조체 의 실시 예의 단면도 를 도시 하고 있 다 . 이 와 달리 , 도 5 에서 는 반도체 디바이스 에서 의 다이 소오 에 의한 박리 효과 를 보여 주 는 종래 의 시일 링 구조 체의 단면도 를 도시 하고 있 다 .