상기 ( A ) 단계 이전 에 , ( E ) 상기 입력 메모리 뱅크 및 상기 출력 메모리 뱅크 에 , 상기 데이터 의 병렬 처리 를 위해 사용 할 프로세서 의 개수 ( N _ Proc ) 와 , 상기 입력 메모리 뱅크 와 상기 출력 메모리 뱅크 를 각각 다수 의 서브 뱅크 들 로 분할 하 기 위한 서브 뱅크 개수 ( Num of Sub bank ) 와 , 상기 다수 의 서브 뱅크 들 에 존재 하 는 슬롯 들 의 개수 ( num of slot ) 와 , 상기 슬롯 들 각각 을 구성 하 는 바이트 ( byte ) 수 와 , 상기 슬롯 들 각각 의 어드레스 와 슬롯 인덱싱 과 , 상기 입력 메모리 뱅크 와 출력 메모리 뱅크 가 버퍼 를 구성 하 는 방식 ( Config Buffer ) 이 설정 된 뱅크 제어 테이블 이 저장 되 는 단계 ; 및 ( F ) 상기 저장 된 뱅크 제어 테이블 에 기초 하 여 상기 입력 메모리 뱅크 와 상기 출력 메모리 뱅크 의 동작 을 설정 하 는 단계 ; 를 더 포함 하 고 , 상기 ( A ) 단계 에서 , 상기 데이터 매니저 는 , 상기 입력 메모리 뱅크 에 저장 된 뱅크 제어 테이블 의 바이트 수 를 참조 하 여 상기 데이터 를 분할 하 고 , 상기 버퍼 를 구성 하 는 방식 을 참조 하 여 상기 분할 된 데이터 를 저장 할 서브 뱅크 와 슬롯 을 상기 입력 메모리 뱅크 에서 선택 하 여 차례 대로 저장 한다 .