도 5 에 도시 되 는 설계 에서 , 제 2 부분 ( 520 ) 은 제 1 부분 ( 510 ) 에 포함 되 는 N 개 의 RA 프리 앰 블 ID 들 에 대한 N 개 의 개별 RA 응답 들 ( 522 a 내지 522 n ) 을 포함 한다 . N 개 의 개별 RA 응답 들 은 N 개 의 대응 하 는 RA 프리 앰 블 ID 들 과 동일 한 순서 로 배열 될 수 있 다 . 각각 의 개별 RA 응답 ( 522 ) 은 ( 예 를 들 어 , 표 1 에 도시 되 는 설계 에 대하 여 48 비트 들 또는 6 옥텟 들 의 ) 고정 된 사이즈 를 가질 수 있 고 , 블록 으로 지칭 될 수 있 다 . 도 5 에 도시 되 는 설계 에서 , 각각 의 개별 RA 응답 ( 522 ) 은 타이밍 어드밴스 필드 , 업 링크 허가 필드 및 일시 적 C - RNTI 필드 를 포함 할 수 있 다 . 주어진 개별 RA 응답 ( 522 ) 에 대하 여 , 타이밍 어드밴스 필드 는 RA 프리 앰 블 이 개별 RA 응답 에 의해 응답 되 는 UE 에 대한 타이밍 어드밴스 를 전달 할 수 있 다 . 업 링크 허가 필드 는 UE 에 대한 업 링크 허가 를 전달 할 수 있 다 . 일시 적 C - RNTI 필드 는 UE 에 할당 된 일시 적 C - RNTI 를 전달 할 수 있 다 .