먼저 , 도 9 a 를 살펴보 면 , 플라 즈 마 디스플레이 패널 에서 는 어드레스 전극 ( X ) 간 에 등가 적 인 캐 패 시 턴 스 ( Capacitance ) 가 형성 되 고 , 또한 어 드레스 전극 ( X ) 과 스캔 전극 ( Y ) 사이 와 어드레스 전극 ( X ) 과 서 스테인 전극 ( Z ) 사이 에 도 등 가적 이 캐 패 시 턴 스가 형성 된다 .