논리 연산 부 ( 113 ) 는 비 교부 ( 112 ) 에서 출력 되 는 두 개 의 비교 신호 ( CP 1 , CP 2 ) 를 입력 으로 하 고 , 두 개 의 신호 를 배타 적 논리합 연산 하 여 내부 클럭 신호 ( PCLK ) 를 출력 하 고 출력 된 내부 클럭 신호 ( PCLK ) 는 반도체 메모리 장치 의 테스트 를 위한 클럭 으로 내부 회로 ( 미 도시 ) 에 공급 된다 .