선택 해제 된 디 지트 라인 ( 215 ) 상 의 전압 교란 을 감소 ( 예 를 들 어 , 완화 ) 시키 기 위해서 , 메모리 디바이스 ( 400 ) 의 메모리 셀 ( 예 를 들 면 , 메모리 셀 ( 405 ) 및 메모리 셀 ( 410 ) ) 은 전압 레벨 시프 터 회로 를 포함 하 는 기록 회로 와 결합 가능 하 도록 구성 될 수 있 다 . 예 를 들 어 , 디 지트 라인 ( 215 - b ) 상 의 전압 변화 는 선택 된 메모리 셀 ( 405 ) 과 연관 된 기록 회로 의 전압 레벨 시프 터 회로 를 통해 제어 될 수 있 다 . 일부 예 에서 , 기록 회로 는 판독 동작 동안 메모리 셀 ( 405 ) 의 논리 상태 를 감지 하 는 데 사용 되 는 감지 구성 요소 ( 예 를 들 어 , 래치 ) 와 결합 될 수 있 다 . 기록 회로 는 판독 동작 을 완료 한 후 에 논리 상태 ( 예 를 들 어 , 메모리 셀 ( 405 ) 에 미리 저장 된 것 과 동일 한 논리 상태 또는 다른 논리 상태 ) 를 메모리 셀 ( 405 ) 에 기록 하 도록 구성 될 수 있 다 . 제 1 전압 ( 예 를 들 어 , 기록 전압 ) 이 레벨 시프 터 회로 ( 예 를 들 어 , 동적 레벨 시프 터 회로 ) 를 통해 메모리 셀 ( 405 ) 에 인가 될 수 있 고 , 레벨 시프 터 회로 는 ( 예 를 들 어 , 디 지트 라인 ( 215 - b ) 을 기록 전압 으로 하 기 위해 ) 디 지트 라인 ( 215 - b ) 을 따른 제 1 전압 변화 의 슬루 레이트 를 제어 할 수 있 다 . 예 를 들 어 , 기록 전압 의 슬루 레이트 는 동적 레벨 시프 터 회로 의 풀 업 회로 와 결합 된 전류 미러 회로 ( 예 를 들 어 , 전류 구 동기 회로 또는 전류 팔 로워 회로 ) 를 통해 제어 될 수 있 다 . 전류 미러 회로 는 풀 업 회로 에 인가 되 는 전압 또는 전류 를 제어 할 수 있 다 . 일부 예 에서 , 디 지트 라인 ( 215 - b ) 을 따른 제 1 전압 변화 의 슬루 레이트 를 낮추 거나 달리 조정 하 는 것 은 디 지트 라인 ( 215 - a 및 / 또는 215 - c ) 을 따른 전압 교란 을 더 낮 게 할 수 있 다 .