REG 번들 은 서브 블록 인터 리빙 접근 법 을 사용 하 여 인터 리빙 될 수 도 있 다 . 도 10 은 서브 블록 인터 리빙 에 기초 한 예시 적 인 인터 리버 설계 를 도시 한다 . 서브 블록 인터 리빙 은 , 예 를 들 면 , 다음 의 것 ( 예 를 들 면 , 1 , 2 및 3 ) 중 하나 이상 을 포함 하 는 반복 적 인 접근 법 일 수 도 있 다 . 서브 블록 인터 리빙 은 , Nbundle 개 의 REG 번들 의 행 으로 시작 할 수 도 있 다 ( 예 를 들 면 , Nbundle 은 제 어 리소스 세트 내 의 REG 번들 의 수 일 수 도 있 다 ) . k×Bl 매트릭스 는 ( 예 를 들 면 , 각각 의 반복 에 대해 ) Bk×l 매트릭스 로 변환 될 수 도 있 다 . B 는 서브 블록 의 사이즈 일 수 도 있 다 . K 는 행의 수 일 수 도 있 고 , Bl 은 한 번 의 반복 이전 의 매트릭스 의 블록 의 수 일 수 도 있 다 . 예 를 들 면 , 변환 은 ( 예 를 들 면 , 행 대신 ) 열 에 Bk×l 매트릭스 의 k×l 서브 매트릭스 를 배열 하 는 것 에 의해 달성 될 수 도 있 다 . 변환 은 반복 적 으로 수행 될 수 도 있 다 . 이러 한 종류 의 반복 이 더 이상 수행 될 수 없 는 경우 ( 예 를 들 면 , 최종 매트릭스 가 하나 의 열 만 을 갖 는 경우 ) , 결과 는 사이즈 Nbundle 의 열 을 포함 할 수 도 있 다 . 사이즈 Nbundle 의 열 은 , 논리 적 REG 번들 대 물리 적 REG 번들 의 매핑 ( 예 를 들 면 , 최종 매핑 ) 을 포함 할 수 도 있 다 . REG 번들 의 논리 적 인덱스 는 CCE 로 의 REG 번들 의 매핑 에 기초 할 수 도 있 다 . REG 번들 의 물리 적 인덱스 는 , CORESET 내 의 REG 번들 의 물리 적 위치 ( 들 ) 에 기초 할 수 도 있 다 . B 는 변할 수 도 있 거나 또는 B 는 각각 의 반복 에서 변경 되 지 않 은 채 로 유지 될 수 도 있 다 . 예 를 들 면 , B 는 서브 블록 인터 리빙 의 각각 의 반복 에 대해 상이 할 수 도 있 다 . B 는 서브 블록 인터 리빙 에 대해 일정 할 수 도 있 다 ( 예 를 들 면 , 모든 반복 에 대해 동일 하 게 유지 될 수 도 있 다 ) . 도 10 의 예 에서 도시 되 는 바 와 같이 , 인터 리버 설계 는 , AL = { 1 , 2 , 4 , 8 } 을 갖 는 PDCCH 후보 대 32 개 의 REG 번들 을 포함 하 는 CORESET 의 매핑 을 위한 , B = 2 인 경우 의 , 서브 블록 인터 리빙 에 기초 할 수 도 있 다 . REG 번들 은 , 세 개 의 REG 의 REG 번들 사이즈 와 연관 될 수 도 있 다 .