도 4 에 , 본 발명 의 일 형태 에 관한 신호 처리 회로 의 일례 를 나타낸다 . 신호 처리 회로 는 , 1 개 또는 복수 의 연산 회로 와 , 1 개 또는 복수 의 기억 장치 를 적 어도 갖 는다 . 구체 적 으로 , 도 4 에 도시 하 는 신호 처리 회로 ( 150 ) 는 , 연산 회로 ( 151 ) , 연산 회로 ( 152 ) , 기억 장치 ( 153 ) , 기억 장치 ( 154 ) , 기억 장치 ( 155 ) , 제 어 장치 ( 156 ) , 전원 제어 회로 ( 157 ) 를 갖 는다 .