본 발명 에 따른 반도체 메모리 장치 의 뱅크 액티브 신호 제 어회 로 는 액티브 신호 에 응답 하 여 액티브 펄스 신호 를 발생 하 는 액티브 펄스 발생 부 ; 상기 액티브 펄스 신호 및 프리 차지 펄스 신호 에 응답 하 여 뱅크 어드레스 를 디 코딩 하 여 뱅크 액티브 신호 를 생성 하 는 뱅크 액티브 제 어부 ; tRAS 제어 신호 에 응답 하 여 상기 뱅크 액티브 신호 에 부여 되 는 지연 시간 을 제어 하 여 상기 프리 차지 펄스 신호 를 생성 하 는 프리 차지 펄스 생 성부 를 포함 한다 .