이상 설명 한 바 와 같이 , 본 실시 형태 에서 의 2 차원 코드 표시 시스템 ( 10 ) 에 따르 면 , 제 어부 ( 11 ) 의 CPU 는 , 표시 제어 타이머 에서 의 타이머 값 이 , 도 8 의 ( b ) 에 도시 한 2 차원 코드 표시 제어 테이블 ( 122 ) 에 등록 된 타이머 판정 값 에 합치 할 때 마다 , 표시 절환 제어 를 행한다 . 즉 , 제 어부 ( 11 ) 의 CPU 는 , 표시 부 ( 13 ) 에 표시 시키 는 2 차원 코드 를 서서히 하층 의 레이어 에 배치 되 어 있 는 것 으로부터 상층 의 레이어 에 배치 되 어 있 는 것 으로 순차 적 으로 절환 해 간다 . 이 에 의해 , 셀 내 의 착색 패턴 의 크기 를 서서히 크 게 시키 거나 , 작 게 시키 거나 하 는 것 이 나 , 착색 패턴 의 형상 을 변화 시킬 수 있 다 .