도 9 에 도시 된 바 와 같이 , 제 3 실시 예 에 따른 반도체 소자 ( 300 ) 는 기판 ( 310 ) 과 , 상기 기판 ( 310 ) 상 에 배치 된 게이트 전극 ( 320 ) 과 상기 게이트 전극 ( 320 ) 상 에 배치 된 문턱 전압 조절 층 ( 340 ) 과 , 상기 기판 ( 310 ) 상 에 배치 된 절연 층 ( 330 ) 과 , 상기 절연 층 ( 330 ) 과 상기 문턱 전압 조절 층 ( 340 ) 상 에 배치 된 제 1 반도체 층 ( 350 ) 과 , 상기 제 1 반도체 층 ( 350 ) 상 에 배치 된 제 2 반도체 층 ( 360 ) 을 포함 할 수 있 다 . 여기 서 , 소스 전극 및 드레 인 전극 은 제 1 실시 예 에 따른 반도체 소자 의 구성 과 동일 하 므로 그 설명 은 생략 한다 .