본 발명 의 일 실시 예 에 따른 반도체 장치 는 복수 개 의 절연 층 들 을 포함 할 수 있 다 . 복수 개 의 절연 층 들 은 베이스 기판 ( SUB ) 상 에 배치 되 는 제 1 내지 제 3 절연 층 들 ( IL 1 , IL 2 , IL 3 ) 을 포함 하 는 것 일 수 있 다 . 본 발명 의 일 실시 예 에 따른 반도체 장치 는 베이스 기판 ( SUB ) 및 제 1 반도체 패턴 ( SP 1 ) 사이 에 배치 된 버퍼 층 ( BF ) 을 더 포함 할 수 있 다 .