또한 , 본 발명 의 다른 관점 에 의하 면 , 제 1 자기 저항 효과 소자 와 , 상기 제 1 자기 저항 효과 소자 의 한쪽 의 단부 에 한쪽 의 단부 가 접속 된 제 2 자기 저항 효과 소자 와 , 상기 제 1 자기 저항 효과 소자 와 상기 제 2 자기 저항 효과 소자 의 접속 노드 에 접속 된 선택 용 트랜지스터 를 갖 는 메모리 셀 과 , 제 1 방향 으로 연장 되 고 , 상기 제 1 자기 저항 효과 소자 의 다른 쪽 의 단부 에 접속 된 제 1 신호선 과 , 상기 제 1 방향 으로 연장 되 고 , 상기 제 2 자기 저항 효과 소자 의 다른 쪽 의 단부 에 접속 된 제 2 신호선 과 , 상기 제 1 방향 과 교차 되 는 제 2 방향 으로 연장 되 고 , 상기 제 1 자기 저항 효과 소자 가 형성 된 영역 에서 상기 제 1 신호선 과 교차 되 고 , 상기 제 2 자기 저항 효과 소자 가 형성 된 영역 에서 상기 제 2 신호선 과 교차 되 는 제 3 신호선 을 갖 고 , 상기 제 1 자기 저항 효과 소자 가 고저 항 상태 이 고 상기 제 2 자기 저항 효과 소자 가 저 저항 상태 인 제 1 기억 정보 또는 상기 제 1 자기 저항 효과 소자 가 저 저항 상태 이 고 상기 제 2 자기 저항 효과 소자 가 고저 항 상태 인 제 2 기억 정보 를 기억 하 는 자기 메모리 장치 의 기입 방법 으로서 , 상기 메모리 셀 에 상기 제 1 기억 정보 를 기입 할 때 에 는 , 상기 제 1 신호선 에 제 1 기입 전류 를 흐르 게 하 고 , 상기 제 2 신호선 에 상기 제 1 기입 전류 와 반대 방향 의 제 2 기입 전류 를 흐르 게 하 고 , 상기 제 3 신호선 에 제 3 기입 전류 를 흐르 게 함 으로써 , 상기 제 1 기입 전류 에 의해 생기 는 자계 와 상기 제 3 기입 전류 에 의해 생기 는 자계 의 합성 자계 를 상기 제 1 자기 저항 효과 소자 에 인가 하 고 , 상기 제 2 기입 전류 에 의해 생기 는 자계 와 상기 제 3 기입 전류 에 의해 생기 는 자계 의 합성 자계 를 상기 제 2 자기 저항 효과 소자 에 인가 하 고 , 상기 메모리 셀 에 상기 제 2 기억 정보 를 기입 할 때 에 는 , 상기 제 1 신호선 에 상기 제 1 기입 전류 와 반대 방향 의 제 4 기입 전류 를 흐르 게 하 고 , 상기 제 2 신호선 에 상기 제 1 기입 전류 와 동일 한 방향 의 제 5 기입 전류 를 흐르 게 하 고 , 상기 제 3 신호선 에 상기 제 3 기입 전류 와 동일 한 방향 의 제 6 기입 전류 를 흐르 게 함 으로써 , 상기 제 4 기입 전류 에 의해 생기 는 자계 와 상기 제 6 기입 전류 에 의해 생기 는 자계 의 합성 자계 를 상기 제 1 자기 저항 효과 소자 에 인가 하 고 , 상기 제 5 기입 전류 에 의해 생기 는 자계 와 상기 제 6 기입 전류 에 의해 생기 는 자계 의 합성 자계 를 상기 제 2 자기 저항 효과 소자 에 인가 하 는 것 을 특징 으로 하 는 자기 메모리 장치 의 기입 방법 이 제공 된다 .