각 셀 스트링 의 드레 인 측 더미 메모리 셀 들 ( DDC 1 , DDC 2 ) 은 드레 인 선택 트랜지스터 ( DST ) 와 노멀 메모리 셀 들 ( MC 1 ~ MCn ) 사이 에서 직렬 연결 된다 . 동일 한 높이 의 드레 인 측 더미 메모리 셀 들 은 동일 한 소스 측 더미 워드 라인 에 연결 된다 . 제 1 및 제 2 드레 인 측 더미 메모리 셀 들 ( DDC 1 , DDC 2 ) 은 각각 제 1 및 제 2 드레 인 더미 워드 라인 들 ( DDWL 1 , DDWL 2 ) 에 연결 된다 .