어 드레스 디코더 회로 ( 113 ) 는 복수 의 소스 선택 라인 들 ( SSL ) , 복수 의 워드 라인 들 ( WL ) , 그리고 복수 의 드레 인 선택 라인 들 ( DSL ) 을 통해 메모리 셀 어레이 ( 111 ) 에 연결 된다 . 어 드레스 디코더 회로 ( 113 ) 는 제어 로직 회로 ( 119 ) 의 제어 에 따라 동작 한다 . 어 드레스 디코더 회로 ( 113 ) 는 메모리 컨트롤러 ( 120 ) 로부터 제 1 어드레스 ( ADDR 1 ) 를 수신 할 수 있 다 . 어 드레스 디코더 회로 ( 113 ) 는 수신 된 제 1 어드레스 ( ADDR 1 ) 를 디 코딩 하 고 , 디 코딩 된 어드레스 에 따라 워드 라인 들 ( WL ) 에 인가 되 는 전압 들 을 제어 할 수 있 다 .