제 1 도전 라인 ( CLa ) 의 제 1 영역 ( AR 1 ) 과 직선형 도전 라인 들 ( CL 1 내지 CL 8 ) 에 제 1 가변저항 메모리 셀 들 ( MC 1 ) 이 연결 될 수 있 다 . 제 1 도전 라인 ( CLa ) 에 연결 된 제 1 가변저항 메모리 셀 들 ( MC 1 ) 은 직선형 도전 라인 들 ( CL 1 내지 CL 8 ) 이 배열 된 제 1 방향 ( D 1 ) 으로 서로 이격 되 어 배열 될 수 있 다 . 제 1 가변저항 메모리 셀 들 ( MC 1 ) 은 제 1 도전 라인 ( CLa ) 과 직선형 도전 라인 들 ( CL 1 내지 CL 8 ) 사이 에 배치 될 수 있 다 .