소위 2 . 5 D 기술 이 둘 또는 여러 개 의 칩 들 에 대하 여 보다 비용 - 효율 적 이 지만 덜 강력 한 집 적 기술 로서 확립 되 어 있 다 . 이미 대량 생산 에서 성공 적 으로 사용 되 는 , 대응 하 는 집 적 기술 은 컴포넌트 들 내 에 스루 - 실리콘 비 아들 을 생략 하 고 수평 적 으로 인접 한 칩 들 사이 에서 수직 재배 선 수단 으로서 사용 되 는 , 즉 , 나란히 배치 되 는 , 스루 - 실리콘 비아 인터 포저 들 을 사용 한다 . 이러 한 스루 - 실리콘 비아 인터 포저 들 의 처리 는 잠재 적 으로 3 DIC 기술 들 의 추가 적 인 생산 공정 모듈 들 보다 비용 - 효율 적 이 지만 , 이 는 매우 정교 한 반도체 공정 들 , 특히 스루 - 실리콘 비아 들 의 절연 및 금속화 를 위한 고 - 해상도 리소그래피 , 높 은 이방성 건식 에칭 공정 들 및 복잡 한 증착 공정 들 을 필요 로 하 기 때문 에 여전히 비용 - 집약 적 이 다 .