한편 , 전술 한 공정 을 통해 제조 된 수직 형 메모리 장치 는 기판 ( 100 ) 의 상기 주변 회로 영역 상 에 형성 되 어 제 1 게이트 전극 ( 120 , 130 ) 을 포함 하 는 상기 제 1 게이트 구조물 , 기판 ( 100 ) 의 상기 셀 영역 상 에서 복수 의 층 들 에 순차 적 으로 형성 된 제 2 내지 제 4 게이트 전극 들 ( 403 , 405 , 407 ) , 기판 ( 100 ) 의 상기 셀 영역 상 에 형성 되 어 제 2 게이트 전극 ( 403 ) 을 관통 하 는 제 1 에피택시 얼 층 ( 202 ) , 제 1 에피택시 얼 층 ( 202 ) 상 에 수직 방향 을 따라 연장 되 어 제 3 및 제 4 게이트 전극 들 ( 405 , 407 ) 을 관통 하 는 채널 ( 310 ) , 및 상기 제 1 게이트 구조물 에 인접 한 기판 ( 100 ) 의 상기 주변 회로 영역 상 에 형성 된 제 2 에피택시 얼 층 ( 204 ) 을 포함 할 수 있 다 .