또한 , 본 예시 에서 는 소스 - 드레 인 전극 으로서 Ti / Au / Ti 를 사용 했 지만 , Au ( 성막 레이트 : 1 nm / sec , 및 막 두께 : 100 nm ) 만 을 사용 했 을 경우 에 도 , 마찬가지 로 결정립 이 존재 하 고 있 는 것 을 확인 하 였 다 . 또한 , Ti ( 성막 레이트 : 0 . 2 nm / sec , 막 두께 : 50 nm ) 만 을 사용 했 을 경우 에 는 , 결정립 이 존재 하 고 있 지만 , 결정립 이 작 은 빈도 로 형성 되 는 것 을 확인 하 였 다 . 따라서 , 결정립 의 형성 은 , 반도체 층 과 직접 접촉 하 고 있 는 금속 종 에 따라 한정 되 지 않 고 , 전극 성막 시 에 단위 시간 당 부여 되 는 열량 에 의존 한다고 생각 될 수 있 다 .