도 14 는 본 발명 의 다른 실시 예 에 따른 마스킹 회로 를 설명 하 는 도면 이 다 . 도 14 를 참조 하 면 , 마스킹 회로 ( 1400 ) 는 , 제 1 플립플롭 ( 1410 ) , 인버터 ( 1420 ) , 제 2 플립플롭 ( 1430 ) , 그리고 오아 게이트 ( 1440 ) 를 포함 한다 . 제 1 플립플롭 ( 1410 ) 은 클럭 입력 단자 ( CLK ) 에 수평 스타트 펄스 신호 ( TP ) 를 입력 하 고 , 출력 단자 ( Q ) 에 2 분주 펄스 신호 ( TP _ 2 ) 를 출력 한다 . 인버터 ( 1420 ) 는 수평 스타트 펑 스 신호 ( TP ) 를 입력 하 여 반전 시킨다 . 제 2 플립플롭 ( 1430 ) 은 클럭 입력 단자 ( CLK ) 에 2 분주 펄스 신호 ( TP _ 2 ) 를 입력 하 고 , 데이터 입력 단자 ( D ) 에 수평 스타트 펄스 신호 ( TP ) 를 입력 하 고 , 반전 데이터 입력 단자 ( DB ) 에 반전 된 수평 스타트 펄스 신호 ( TPB ) 를 입력 하 고 , 반전 출력 단자 ( QB ) 로 인 에 이 블 신호 ( EN ) 를 출력 한다 . 오 아 게이트 ( 1440 ) 는 수평 스타트 펄스 신호 ( TP ) 와 인 에 이 블 신호 ( EN ) 를 입력 하 여 수평 스타트 마스킹 신호 ( TPI ) 를 발생 한다 . 제 1 플립플롭 ( 1410 ) 은 앞서 설명 한 도 6 의 플립플롭 들 ( 410 , 420 , 430 ) 과 동일 하 고 , 제 2 플립플롭 ( 1430 ) 은 앞서 설명 한 도 9 의 플립플롭 ( 450 ) 과 동일 하 다 .