일반 적 으로 , 개개 의 칩 은 칩 의 취급 이 용이 하 고 또 한 회 로 보 드 또는 기타 인쇄 회로 패널 등 의 외부 기판 에 의 칩 의 탑재 가 용이 한 패키지 의 형태 로 제공 된 다 . 이러 한 패키지 는 일반 적 으로 유전체 구조 부 및 이 유전체 구조 부 상 에 설치 되 어 칩 의 접점 에 전기 접속 되 는 전기 도전 성 단자 를 포함 한다 . 칩 스케일 패키지 ( chip scale package ) 로 지칭 되 는 타입 의 패키지 에서 , 패키지 는 칩 앞면 자체 의 면적 과 동일 하 거나 약간 더 큰 사이즈 의 회로 패널 상 의 면적 을 점유 한다 .