본 발명 의 일 실시 예 에 따른 반도체 메모리 장치 는 , 제 1 방향 으로 배치 된 제 1 도전 라인 , 상기 제 1 도전 라인 과 나란 하 게 배치 된 제 2 도전 라인 및 패드 를 각각 구비 하 는 복수 의 연결 배선 들 을 포함 할 수 있 다 . 상기 각 연결 배선 들 의 패드 는 상기 제 1 도전 라인 과 상기 제 2 도전 라인 사이 에 연결 된 사각 틀 형태 의 구조 체 와 , 상기 사각 틀 형태 의 구조 체 에 의해 둘러싸인 내부 영역 에 상기 제 1 방향 으로 배치 된 내부 라인 패턴 을 포함 할 수 있 다 .