따라서 , 여기 서 는 도 2 a 내지 2 u 와 관련 하 여 상기 기재 된 양태 에서 , 전측 가공 및 후 측 웨이퍼 박막 화 ( wafer thinning ) 후 , 후 측 비아 홀 ( 72 ) 은 전기 전도성 에칭 저지 층 ( 42 ES ) 상 에 종결 되 는 2 단계 에칭 공정 으로 화학 건식 에칭 을 이용 하 여 형성 된다 . 비아 홀 에칭 공정 의 첫 번 째 단계 에서 , 비아 홀 은 건식 불소 계 에칭 , 예 를 들 어 6 불화 황 ( SF 6 ) 을 이용 하 여 SiC 또는 Si 기판 층 ( 32 ) 의 하부 의 노출 된 부분 에 형성 된다 . 이러 한 불소 계 에칭 은 갈륨 질화물 ( GaN ) 및 알루미늄 질화물 ( AlN ) 과 같 은 III 족 - N 층 ( 34 ) 상 에서 선택 적 으로 저지 된다 . 두 번 째 단계 에서 , 비아 홀 ( 72 ) 에서 노출 된 III 족 - N 층 의 하부 면은 건식 염소 계 에칭 , 예 를 들 어 삼 염화 붕소 ( BCl 3 ) 및 염소 ( Cl 2 ) 의 조합 에 노출 된다 . 이러 한 염소 계 후 측 비아 홀 ( 72 ) 건식 에칭 은 III 족 - N 층 ( 34 및 36 ) 을 통해 ( 도 2 에 도시 되 는 실시 예 에서 , " "" 오프 ( off ) "" 메사 에칭 은 기판 층 ( 32 ) 을 통해 에칭 후 III 족 - N 층 ( 34 ) 을 통해 에칭 할 필요 가 있 음 ) 금속 에서 반도체 전기 접촉 구조 체로 비아 홀 에칭 을 계속 하 고 ", 전도성 에칭 저지 층 ( 42 ES ) , 여기 서 는 예 를 들 어 니켈 또는 몰리브덴 또는 플래티넘 상 에서 종결 된다 .