도 1 내지 도 3 을 참조 하 면 , 종래 기술 에 따른 낸드 플래시 메모리 소자 의 메모리 셀 어레이 는 복수 의 스트링 이 배치 된다 . 각각 의 스트링 은 드레 인 선택 트랜지스터 ( Drain Select Transistor , 미 도시 ) 및 소스 선택 트랜지스터 ( Source Select Transistor , SST ) 와 , 드레 인 선택 트랜지스터 와 소스 선택 트랜지스터 ( SST ) 사이 에 직렬 연결 된 복수 의 메모리 셀 ( MC 0 ~ MC 5 ) 로 이루어진다 . 또한 , 각각 의 소스 선택 트랜지스터 ( SST ) 의 접합 영역 - 활성 영역 ( ACTIVE ) 에 불순물 이온 이 주입 되 어 형성 된 접합 영역 - 은 공통 소스 라인 ( Common Source Line , CSL ) 과 공통 연결 된다 . 또한 , 공통 소스 라인 ( CSL ) 은 접지 단자 와 연결 될 금속 배선 ( M 1 ) 과 접속 부 ( CT ) 를 통해 직접 연결 된다 .