일 실시 예 에 있 어서 , 수평 패턴 및 수직 패턴 을 구비 하 면서 , 상기 채널 영역 들 과 상기 도전 패턴 들 사이 에 배치 되 는 메모리 요소 들 을 포함 하 되 , 상기 수직 패턴 은 수직 적 으로 연장 되 어 상기 반도체 패턴 의 수직 인접 영역 의 외벽 을 덮 고 , 상기 수평 패턴 은 수평 적 으로 연장 되 어 상기 도전 패턴 들 의 상부 면 및 하 부면 을 덮 을 수 있 다 .