그러나 , 반도체 소자 의 디자인 룰 ( Design Rule ) 이 급격 하 게 줄어듦으로 인해 미세 패턴 의 박막 이 요구 되 었 고 , 박막 이 형성 되 는 영역 의 단차 또한 매우 커 지 게 되 었 다 . 이 에 원자 층 두께 의 미세 패턴 을 매우 균일 하 게 형성 할 수 있 을 뿐 만 아니 라 스텝 커버리지 ( Step Coverage ) 가 매우 우수 한 단원자 층 증착 방법 ( ALD ; Atomic Layer Deposition ) 의 사용 이 증대 되 고 있 다 . 즉 , 반도체 제조 공정 의 게이트 산화 막 , 커패시터 유전 막 및 확산 방지 막 과 같 은 박막 의 증착 에 사용 된다 .