소형 화 및 / 또는 탑재 신뢰 성 에 대한 요구 를 충족 시키 기 위하 여 반도체 산업 에서 집 적 회로 ( IC ) 에 대한 패 키 징 기술 이 증대 된 발전 을 이루 었 다 . 웨이퍼 가 다 이싱 ( dicing ) 되 기 전 에 IC 패키지 의 여러 특징 부가 웨이퍼 내 에 형성 되 도록 하 는 웨이퍼 레벨 처리 ( Wafer level processing , WLP ) 기법 이 발전 되 어 왔 다 . 예 를 들 어 , 특정 WLP 기법 들 이 사용 되 어 그 밖 의 다른 웨이퍼 처리 단계 들 과 하나 가 되게 하 는 소자 상호 연결 특징 부 를 형성 함 으로써 , IC 칩 이 다 이싱 된 후 에 와이어 본딩 을 형성 해야 할 이유 를 피할 수 있 다 .