도 1 a 내지 도 1 b 는 종래 방법 에 따라 제조 된 반도체 소자 의 커패시터 의 평면 도 및 공정 단면도 이 다 . 도 1 a 는 일반 적 인 레저 부아 커패시터 가 형성 되 는 주변 회로 영역 의 평면도 ( top view ) 를 도시 한다 . 특히 , 도 1 a 의 A - A ' 단면도 를 살펴보 면 , 도 1 b 에 도시 한 바 와 같이 소자 분리 구조 ( 11 ) 에 의해 정의 된 반도체 기판 ( 10 ) 의 활성 영역 상 에 게이트 절 연막 ( 12 ) 을 증착 하 고 , 그 상부 에 게이트 도전 층 으로 이루어진 상부 전극 ( 13 ) 을 형성 한다 .