도 8 은 본 발명 의 다른 실시 예 에 따른 데이터 판독 을 설명 하 기 위해 도 1 의 메모리 장치 를 좀 더 상세 하 게 도시 하 는 회로도 이 다 . 메모리 셀 어레이 ( 110 ) 는 워드 라인 커패시터 ( Cw ) 및 비트 라인 커패시터 ( Cb ) 를 더 포함 할 수 있 다 . 로우 드라이버 ( 130 ) 는 트랜지스터 ( Tsdl ) 를 포함 할 수 있 다 . 전원 전압 ( Vpw 3 ) 은 트랜지스터 ( Tpw 3 ) 의 일 단자 ( 예 를 들 어 , 소스 단자 ) 에 연결 될 수 있 다 . 로우 드라이버 ( 130 ) 는 전원 전압 들 ( Vpw 3 , Vsdl ) 을 출력 할 수 있 다 . 전원 전압 들 ( Vpw 3 , Vsdl ) 은 로우 드라이버 ( 130 ) 에 의해 생성 되 거나 , 또는 다른 구성 요소 ( 예컨대 , 도 14 에서 후술 되 는 전압 생성기 ( 328 ) ) 에 의해 생성 될 수 있 다 .