예시 된 실시 예 에서 , 메모리 ( 20 ) 는 어드레스 도전체 들 또는 신호 들 ( 30 ) 및 데이터 신호 들 ( 32 ) 을 통해 버스 ( 22 ) 에 결합 된다 . 메모리 ( 20 ) 는 또한 버스 ( 22 ) 로부터 하나 이상 의 제어 신호 들 ( 예 를 들 면 , 독 출 / 기록 신호 ) 을 수신 할 수 있 다 . 메모리 에 대한 독 출 및 기록 액세스 들 을 제어 하 기 위한 이러 한 제어 신호 들 은 본 기술 분야 에 잘 알려져 있 다 . 예시 된 실시 예 에서 , 어 드레스 도전체 들 ( 30 ) 은 어드레스 디코드 회로 ( 46 ) 에 결합 된다 . 어 드레스 디코드 회로 ( 46 ) 는 들어오 는 어드레스 신호 들 ( 30 ) 을 디 코딩 하 고 , 응답 하 여 비트 라인 선택 회로 에 신호 들 을 제공 한다 . 응답 적 으로 , 비트 라인 선택 회로 ( 42 ) 는 프로그램 또는 독 출 동작 동안 어떤 비트 라인 들 이 선택 되 는지 를 표시 하 는 신호 를 프로그램 / 독 출 회로 ( 44 ) 에 제공 한다 . 프로그램 / 독 출 회로 ( 44 ) 는 그 후 에 , 선택 된 비트 라인 들 상 에서 원 하 는 독 출 또는 프로그램 동작 을 수행 하 기 위하 여 비트 라인 들 ( 80 , 82 및 84 ) 상 에 적당 한 전압 들 을 제공 한다 . 어 드레스 디코드 회로 ( 46 ) 는 또한 , 들어오 는 어드레스 신호 들 ( 30 ) 을 디 코딩 하 는 것 에 응답 하 여 , 워드 라인 선택 회로 ( 48 ) 에 신호 들 을 제공 한다 . 응답 적 으로 , 워드 라인 선택 회로 ( 48 ) 는 선택 된 워드 라인 들 상 에서 원 하 는 독 출 또는 프로그램 동작 을 수행 하 기 위하 여 워드 라인 들 ( 70 , 72 및 74 ) 상 에 적당 한 전압 들 을 제공 한다 .