또한 , 제 2 촬상부 ( 41 ) 가 , 칩 ( CP ) 의 얼라인먼트 마크 ( MC 1 a , MC 1 b ) 와 기판 ( WT ) 의 얼라인먼트 마크 ( MC 2 a , MC 2 b ) 를 포함 하 는 화상 을 취득 하 는 구성 이 어도 좋 다 . 이 와 같이 , 칩 ( CP ) 을 기판 ( WT ) 의 접합면 ( WTf ) 에 접촉 시킨 상태 에서 , 적 외광 을 이용 하 여 칩 ( CP ) 의 얼라인먼트 마크 ( MC 1 a , MC 1 b ) 와 기판 ( WT ) 의 얼라인먼트 마크 ( MC 2 a , MC 2 b ) 를 동일 한 제 2 촬상부 ( 41 ) 로 , 얼라인먼트 마크 ( MC 1 a , MC 2 a ) , 얼라인먼트 마크 ( MC 1 b , MC 2 b ) 의 세트 를 , 포커스 축 을 움직이 지 않 고 1 회 의 페칭 으로 동시 인식 하 는 것 에 의해 , 칩 ( CP ) 과 기판 ( WT ) 의 위치 어긋남 을 고정 밀도 로 인식 할 수 있 다 . 또한 , 칩 ( CP ) 측 의 제 1 촬상부 ( 35 a , 35 b ) 를 사용 하 여 칩 ( CP ) 의 얼라인먼트 마크 ( MC 1 a , MC 1 b ) 와 기판 ( WT ) 의 얼라인먼트 마크 ( MC 2 a , MC 2 b ) 를 동시 에 인식 하 는 구성 이 어도 마찬가지 이 다 .