도 3 에 도시 된 바 와 같이 , 제 1 어드레스 래치 부 ( 130 _ 1 ) 는 액티브 신호 ( ACT 0 ) 와 , 프리 차지 신호 ( PCG 0 ) 를 게이트 로 입력 받 은 모스 트랜지스터 ( T 1 , T 2 ) 와 , 로컬 어드레스 신호 ( BAX 0 ) 를 입력 받 는 모스 트랜지스터 ( T 3 ) 와 , 래치 ( L 1 ) 를 구비 한다 .