도 16 은 , 도 7 에 도시 한 듀 플렉 서 ( 1 a ) 를 압 전 기판 ( 15 ) 상 에 실장 한 경우 의 구조 를 도시 하 는 도면 이 다 . 도 16 에 도시 한 예 에서 는 , 송신 필터 ( 2 ) 및 수신 필터 ( 4 a , 4 b ) 는 , 압 전 기판 ( 15 ) 에 형성 된 탄성 경 계파 필터 로 실현 된다 . 그리고 , 하이브리드 ( 3 e ) 및 위상 시프 터 ( 5 e ) 는 , 이 압 전 기판 ( 15 ) 상 에 집중 상수 소자 를 배치 함 으로써 형성 된다 . 구체 적 으로 는 , 하이브리드 ( 3 e ) 는 , IPD 타입 의 인덕 터 ( 9 g ) 와 IPD 타입 의 캐 패 시터 ( 11 g , 11 h ) 에 의해 형성 된다 . 하이브리드 ( 3 e ) 의 회로 구성 은 , 도 4 A 에 도시 한 회 로 구성 에 상당 한다 . 위상 시프 터 ( 5 e ) 도 IPD 타입 의 인덕 터 ( 9 d , 9 e ) 및 캐 패 시터 ( 11 d ) 에 의해 형성 된다 . 위상 시프 터 ( 5 e ) 의 회로 구성 은 , 도 4 C 에 도시 한 회 로 구성 에 상당 한다 . 이 와 같 은 구성 으로 함 으로써 , 1 칩 으로 아이 솔 레 이 션 특성 이 우수 한 밸런스 출력 형 듀 플렉 서 를 실현 할 수 있 다 .