도 8 을 참조 하 면 , 본 발명 의 제 1 실시 예 에 따른 반도체 메모리 장치 는 동작 적 으로 구획 되 어 진 제 1 내지 제 4 메모리 셀 클러스터 ( Memory Cell Cluster ) ( MCC 1 , MCC 2 , MCC 3 , MCC 4 ) , 컬럼 선택 신호 에 응답 하 여 스위칭 하 기 위한 컬럼 패스 게이트 ( YPASS , 84 ) 를 구비 한다 .