본 발명 은 반도체 소자 의 제조 방법 에 관한 것 으로 , 실린더 형 캐 패 시터 형성 시 셀 영역 과 주변 회로 영역 의 단차 를 제거 하 기 위해 , 셀 영역 과 주변 회로 영역 의 경 계부 에 가드 링 구조 형성 시 폴리 실리콘 층 으로 퓨즈 를 형성 하 고 , 셀 영역 에 캐 패시 터 를 형성 함 으로써 셀 영역 과 주변 회로 영역 간 의 단차 를 제거 하 여 층간 절 연막 형성 공정 이 용이 하 고 , 고온 / 고습 조건 에서 진행 하 는 테스 트시 퓨즈 영역 에서 불량 이 발생 하 는 현상 을 방지 할 수 있 는 기술 이 다 .