리셋 기간 에서 Vnf 전압 이 인가 되 었 을 때 , A 전극 ( A ) 과 Y 전극 ( Y ) 사이 의 벽 전압 과 A 전극 ( A ) 과 Y 전극 ( Y ) 사이 의 외부 전압 ( Vnf ) 의 합 은 A 전극 ( A ) 과 Y 전극 ( Y ) 사이 의 방전 개시 전압 으로 결정 된다 . 그런데 어 드레스 기간 에서 A 전극 ( A ) 에 0 V 가 인가 되 고 Y 전극 ( Y ) 에 VscL ( = Vnf ) 전압 이 인가 되 는 경우 에 A 전극 ( A ) 과 Y 전극 ( Y ) 사이 에 는 A 전극 ( A ) 과 Y 전극 ( Y ) 사이 의 방전 개시 전압 이 형성 되 므로 방전 이 일어날 수 있 지만 , 이 경우 의 방전 지연 시간 이 주사 펄스 와 어드레스 펄스 의 폭 보다 길 어서 방전 이 일어나 지 않 는다 . 그런데 A 전극 ( A ) 에 Va 전압 이 인가 되 고 Y 전극 ( Y ) 에 VscL ( = Vnf ) 전압 이 인가 되 는 경우 에 A 전극 ( A ) 과 Y 전극 ( Y ) 사이 에 는 A 전극 ( A ) 과 Y 전극 ( Y ) 사이 의 방전 개시 전압 보다 높 은 전압 이 형성 되 어 방전 지연 시간 이 주사 펄스 의 폭 보다 줄어들 어서 방전 이 일어날 수 있 다 . 이때 , VscL 전압 을 Vnf 전압 보다 낮 은 전압 으로 설정 하 면 Y 전극 ( Y ) 과 A 전극 ( A ) 사이 의 전압 차 ( VscL - Va ) 가 커지 게 되 어 어드레스 방전 이 잘 일어나 게 된다 . 또한 전압 차 ( VscL - Vnf , 이하 , " """