도 2 를 참조 하 면 , 반도체 기판 ( 100 ) 상 에 터널 절 연막 ( 101 ) 을 형성 한다 . 터널 절 연막 ( 101 ) 은 산화 막 으로 형성 하 는 것 이 바람직 하 다 . 이 후 , 터널 절 연막 ( 101 ) 을 포함 하 는 전체 구조 상 에 플로팅 게이트 용 도전 막 ( 102 ) 을 형성 한다 . 플로팅 게이트 용 도전 막 ( 102 ) 은 폴리 실리콘 막 으로 형성 하 는 것 이 바람직 하 다 . 이 후 , 플로팅 게이트 용 도전 막 ( 102 ) 을 포함 한 전체 구조 상 에 유전체 막 ( 103 ) , 콘트롤 게이트 용 도전 막 ( 104 ) , 및 금속 전극 층 ( 105 ) 을 순차 적 으로 적층 하 여 형성 한다 . 유전체 막 ( 103 ) 은 제 1 산화 막 , 질화 막 , 및 제 2 산화 막 이 순차 적 으로 적층 된 ONO 구조 로 형성 하 는 것 이 바람직 하 다 . 콘트롤 게이트 용 도전 막 ( 104 ) 은 폴리 실리콘 막 으로 형성 하 는 것 이 바람직 하 다 . 금속 전극 층 ( 105 ) 은 WSix 으로 형성 하 는 것 이 바람직 하 다 . 금속 전극 층 ( 105 ) 은 MS ( Monosilane ) 또는 DCS ( Dichlorosiline ) 방식 으로 형성 하 는 것 이 바람 직히 다 .