도 2 를 참조 하 면 , 별개 의 데이터 판독 및 기록 경로 들 을 구비 한 자기 터널 접합 ( MTJ ) 장치 의 제 2 실시 예의 다이어그램 이 제시 되 고 , 일반 적 으로 200 으로 표시 된다 . 특정 실시 예 에서 , 장치 ( 200 ) 는 STT - MRAM 비트 셀 에 포함 될 수 있 다 . 특정 실시 예 에서 , 장치 ( 200 ) 는 도 1 에 제시 된 장치 ( 100 ) 와 실질 적 으로 유사 하 게 동작 한다 . 자유 계층 ( 202 ) 은 제 1 기준 계층 ( 204 ) 및 제 2 기준 계층 ( 206 ) 사이 에 배치 되 고 이 들 에 자기 적 으로 연결 된다 . 기록 비트 라인 단자 ( 208 ) 는 자유 계층 ( 202 ) 에 인접 한 도전 성 계층 ( 210 ) 에 연결 된다 . 하부 컨 덕 터 ( 212 ) 는 제 1 기준 계층 ( 204 ) 및 스위치 ( 214 ) 에 연결 된다 . 스위치 ( 214 ) 는 워드 라인 제어 신호 ( 216 ) 및 소스 라인 제어 신호 ( 218 ) 와 같 은 하나 이상 의 제어 신호 를 수신 하 기 위해서 연결 된다 . 데이터 기록 경로 는 기록 비트 라인 단자 ( 208 ) , 도전 성 계층 ( 210 ) , 자유 계층 ( 202 ) , 제 1 기준 계층 ( 204 ) , 하부 컨 덕 터 ( 212 ) , 및 스위치 ( 214 ) 를 포함 한다 . 데이터 판독 경로 는 비트 라인 판독 컨 덕 터 ( 240 ) , 제 2 기준 계층 ( 206 ) , 자유 계층 ( 202 ) , 제 1 기준 계층 ( 204 ) , 하부 컨 덕 터 ( 212 ) , 및 스위치 ( 214 ) 를 포함 한다 .