도 2 a 를 참조 하 면 , 픽셀 영역 들 ( PX ) 을 갖 는 기판 ( 100 ) 이 준비 될 수 있 다 . 기판 ( 100 ) 은 웨이퍼 레벨 의 기판 일 수 있 다 . 예 를 들 어 , 반도체 웨이퍼 가 기판 ( 100 ) 으로 사용 될 수 있 다 . 기판 ( 100 ) 은 제 1 도전 형 의 불순물 로 도핑 될 수 있 다 . 제 2 도전 형 의 불순물 을 기판 ( 100 ) 내 에 주입 하 여 광전 변환 부들 ( PD ) 이 형성 될 수 있 다 . 기판 ( 100 ) 의 제 2 면 ( 100 b ) 상 에 제 1 도전 형 의 불순물 을 주입 하 여 , 소자 분리 영역 ( 110 ) 이 형성 될 수 있 다 . 트랜지스터 들 ( 미 도시 ) 이 기판 ( 100 ) 의 제 2 면 ( 100 b ) 상 에 형성 될 수 있 다 . 층간 절 연막 ( 210 ) 및 배선 구조 체 ( 220 ) 을 기판 ( 100 ) 의 제 2 면 ( 100 b ) 상 에 형성 하 여 , 배선 층 ( 200 ) 이 제조 될 수 있 다 . 패 시베이 션 막 ( 290 ) 이 배선 층 ( 200 ) 의 하 면 상 에 더 형성 될 수 있 다 .