도 1 b 에 도시 된 바 와 같이 , 뱅크 섹션 ( 123 ) 은 제어기 ( 140 ) 와 연관 될 수 있 다 . 도 1 b 에 도시 된 제어기 ( 140 ) 는 , 다양 한 예시 에서 , 도 1 a 의 제어기 ( 140 ) 에 의해 구현 되 고 여기 에 포함 되 는 기능 의 적어도 일부분 을 나타낼 수 있 다 . 제어기 ( 140 ) 는 , 본 명세서 에 기재 된 바 와 같이 , 뱅크 섹션 ( 123 ) 내 데이터 이동의 제어 와 함께 , 커맨드 및 / 또는 데이터 ( 141 ) 의 뱅크 섹션 ( 123 ) 으로 의 입력 및 뱅크 섹션 ( 123 ) 으로부터 가령 , 호스트 ( 110 ) 로 의 데이터 의 출력 을 지시 , 가령 , 제어 할 수 있 다 . 뱅크 섹션 ( 123 ) 은 도 1 a 와 관련 하 여 기재 된 데이터 버스 ( 156 ) 에 대응 할 수 있 는 DRAM DQ 로 의 데이터 버스 ( 156 ) , 가령 , 64 비트 폭 데이터 버스 를 포함 할 수 있 다 . 제어기 ( 140 ) 는 , 가령 , 커맨드 에 응답 하 여 , 본 명세서 에 기재 된 메모리 내 연산 에서 데이터 값 에 수행 되 는 이동 및 / 또는 연산 을 지시 하 기 위한 책임 을 위임 받 을 수 있 다 .