도 2 i 를 참조 하 면 , 상기 게이트 용 홈 ( H ) 을 포함 한 반도체 기판 ( 200 ) 전면 상 에 게이트 절 연막 ( 214 ) , 게이트 도전 막 ( 216 ) 및 게이트 하드 마스크 막 ( 218 ) 을 차례 로 증착 한 후 , 상기 게이트 하드 마스크 막 ( 218 ) , 게이트 도전 막 ( 216 ) 및 게이트 절 연막 ( 214 ) 을 차례 로 식각 하 여 상기 홈 ( H ) 상 에 는 리 세스 게이트 ( recess gate , 222 a ) 를 형성 함 과 아울러 , 상기 소자 분리 막 ( 212 ) 상 에 는 패 싱 게이트 ( passing gate , 222 b ) 를 형성 한다 .