반도체 디바이스 구조물 ( 100 ) 은 또한 , 기판 ( 102 ) 으로부터 연장 하 는 하나 이상 의 핀 구조물 ( 104 ) ( 예컨대 , Si 핀 ) 을 포함 한다 . 명확 하 고 단순 하 게 하 기 위해 하나 의 핀 구조물 ( 104 ) 만 도 1 에 도시 되 어 있 다 . 핀 구조물 ( 104 ) 은 임의 의 적합 한 방법 을 사용 하 여 형성 될 수 있 다 . 예 를 들 어 , 핀 구조물 ( 104 ) 은 더블 패 터닝 또는 멀티 패 터닝 프로세스 를 포함 한 하나 이상 의 포토 리소그래피 프로세스 를 사용 하 여 형성 될 수 있 다 . 일반 적 으로 , 더블 패 터닝 또는 멀티 패 터닝 프로세스 는 포토 리소그래피 및 자 가 정렬 ( self - aligned ) 프로세스 를 조합 하 며 , 예 를 들 어 단일 다이렉트 포토 리소그래피 프로세스 를 사용 하 여 달리 얻 을 수 있 는 것 보다 더 작 은 피치 를 갖 는 패턴 이 만들 어 질 수 있 게 해준다 . 예 를 들 어 , 하나 의 실시 예 에서 , 희생 층 이 기판 위 에 형성 되 고 포토 리소그래피 프로세스 를 사용 하 여 패 터닝 된다 . 자 가 정렬 프로세스 를 사용 하 여 , 패 터닝 된 희생 층 에 나란히 스 페이서 가 형성 된다 . 그 다음 , 희생 층 이 제거 되 고 , 그 다음 남 은 스 페이서 또는 맨드릴 ( mandrel ) 이 핀 을 패 터닝 하 는 데 에 사용 될 수 있 다 . 패 터닝 은 건식 에칭 및 / 또는 습식 에칭 을 포함 할 수 있 는 복수 의 에칭 프로세스 를 이용 할 수 있 다 . 핀 구조물 ( 104 ) 이 형성 되 는 영역 은 , 후속 프로세싱 을 통해 활성 디바이스 를 형성 하 는 데 사용 될 수 있 으며 , 따라서 활성 영역 이 라 지칭 된다 .