도 2 는 본 발명 의 실시 예 에 따른 다이오드 구조 의 메모리 셀 들 을 구비 하 는 반도체 메모리 소자 의 블록 도 를 도시 한 것 이 다 . 상기 반도체 메모리 소자 는 셀 어 레 이 영역 에 배열 된 메모리 셀 어레이 ( 110 ) 와 주변 회로 영역 에 배열 된 워드 라인 드라이버 ( 130 ) 및 비트 라인 드라이버 ( 150 ) 를 구비 한다 . 상기 메모리 셀 어레이 ( 100 ) 에 는 다수 의 워드 라인 들 ( WL 1 - WLm ) 과 다수 의 비트 라인 들 ( BL 1 - BLn ) 이 서로 교차 하 도록 배열 되 고 , 다수 의 메모리 셀 들 ( 160 ) 이 매트릭스 형태 로 배열 되 어 상기 워드 라인 들 ( WL 1 - WLm ) 및 상기 비트 라인 들 ( BL 1 - BLn ) 에 연결 된다 . 상기 워드 라인 들 ( WL 1 - WLm ) 은 주변 회로 영역 에 배열 된 상기 워드 라인 드라이버 ( 130 ) 에 연결 되 고 , 상기 비트 라인 들 ( BL 1 - BLn ) 은 주변 회로 영역 에 배열 된 상기 비트 라인 드라이버 ( 150 ) 에 연결 된다 .