게이트 라인 ( 12 ) 과 데이터 라인 ( 24 ) 의 교차 영역 에 박막 트랜지스터 ( 27 ) 가 배치 된다 . 박막 트랜지스터 ( 27 ) 는 게이트 전극 ( 13 ) , 반도체 층 ( 23 ) 및 소오 스 / 드레 인 전극 ( 25 a , 25 b ) 으로 구성 된다 . 게이트 전극 ( 13 ) 은 게이트 라인 ( 12 ) 으로부터 연장 되 어 배치 된다 . 반도체 층 ( 23 ) 은 액티브 층 ( 19 ) 과 오 믹 콘 택 층 ( 21 ) 을 포함 한다 . 소오 스 전극 ( 25 a ) 은 데이터 라인 ( 24 ) 으로부터 연장 되 어 배치 되 고 , 드레 인 전극 ( 25 b ) 은 소오 스 전극 ( 25 a ) 으로부터 이격 되 어 배치 된다 .