도 3 에 관련 하 여 이전 에 설명 된 예시 적 인 실시 예 에서 처럼 , 각 픽셀 ( 102 ) 은 능동 노드 ( 118 ) 에 연결 된 초전기 커패시터 를 포함 하 며 , 그래서 라인 선택 라인 ( 133 ) 을 경유 하 여 제어 되 는 라인 선택 트랜지스터 ( 130 ) 를 포함 한다 . 각 픽셀 ( 102 ) 에 는 리셋 트랜지스터 ( 140 ) 가 또한 제공 되 며 , 상기 소스 전극 및 드레 인 전극 중 하나 는 상기 노드 ( 118 ) 에 연결 되 며 그리고 상기 소스 전극 및 드레 인 전극 중 다른 것 은 인가 된 리셋 전압 Vreset 을 가진다 . 픽셀 ( 102 ) 을 리셋 하 기 위한 제어 신호 가 상기 리셋 트랜지스터 ( 140 ) 의 게이트 에 인가 된다 . 이 리셋 은 적분 의 시작 에서 상기 노드 ( 118 ) 의 전위 를 알려진 값 ( 이 경우 Vreset ) 으로 세팅 하 는 것 을 가능 하 게 만들 며 , 일단 판독 하 는 것 이 완료 되 면 초전기 커패시터 ( 104 ) 로부터 전하 들 을 배출 하 는 것 을 가능 하 게 만든 다 . 상기 픽셀 라인 선택 트랜지스터 ( 130 ) 의 제어 를 이용 한 것 처럼 , 상기 리셋 트랜지스터 ( 140 ) 의 제어 는 픽셀 들 ( 102 ) 의 전체 라인 에 공통 일 수 있 다 .