도 38 ( B ) 에 도시 하 는 트랜지스터 는 , 기판 ( 600 ) 과 , 기판 ( 600 ) 위 에 형성 된 하지 절 연막 ( 602 ) 과 , 하 지 절 연막 ( 602 ) 의 주변 에 형성 된 보호 절 연막 ( 604 ) 과 , 하 지 절 연막 ( 602 ) 및 보호 절 연막 ( 604 ) 위 에 형성 된 고저 항 영역 ( 606 a ) 및 저 저항 영역 ( 606 b ) 을 가지 는 산화물 반도체 막 ( 606 ) 과 , 산화물 반도체 막 ( 606 ) 위 에 형성 된 게이트 절연 층 ( 608 ) 과 , 게이트 절연 층 ( 608 ) 을 통하 여 산화물 반도체 막 ( 606 ) 과 중첩 하 여 형성 된 게이트 층 ( 610 ) 과 , 게이트 층 ( 610 ) 의 측면 과 접하 여 형성 된 측벽 절 연막 ( 612 ) 과 , 적어도 저 저항 영역 ( 606 b ) 과 접하 여 형성 된 한 쌍 의 전극 ( 614 ) 과 , 적어도 산화물 반도체 막 ( 606 ) , 게이트 층 ( 610 ) 및 한 쌍 의 전극 ( 614 ) 을 접하 여 형성 된 층간 절 연막 ( 616 ) 과 , 층간 절 연막 ( 616 ) 에 형성 된 개 홈 부 를 통하 여 적어도 한 쌍 의 전극 ( 614 ) 의 한쪽 과 접속 하 여 형성 된 배선 ( 618 ) 을 가진다 .