박막 트랜지스터 기판 ( 20 ) 은 , 도 3 및 도 4 에 나타내 듯이 , 절연 기판 ( 10 a ) 과 , 표시 영역 ( D ) 에 있 어서 , 절연 기판 ( 10 a ) 상 에 서로 평행 으로 연장 되 도록 형성 된 복수 의 게이트 배선 ( 주사 배선 ) ( 11 a ) 과 , 각 게이트 배선 ( 11 a ) 의 사이 에 각각 형성 되 어 , 서로 평행 으로 연장 되 는 복수 의 보조 용량 배선 ( 11 b ) 과 , 각 게이트 배선 ( 11 a ) 과 직교 하 는 방향 에 서로 평행 으로 연장 되 도록 형성 된 복수 의 소스 배선 ( 신호 배선 ) ( 16 a ) 을 구비 한다 . 또 , 박막 트랜지스터 기판 ( 20 ) 은 , 각 게이트 배선 ( 11 a ) 및 각 소스 배선 ( 16 a ) 의 교차 부분 마다 , 즉 , 각 화소 마다 각각 형성 된 복수 의 TFT ( 5 a ) 와 , 각 TFT ( 5 a ) 를 피복 하 도록 형성 된 층간 절 연막 ( 17 ) 과 , 층간 절 연막 ( 17 ) 을 피복 하 도록 형성 된 평탄 화 막 ( 18 ) 을 구비 한다 . 또 , 박막 트랜지스터 기판 ( 20 ) 은 , 평탄 화 막 ( 18 ) 상 에 매트릭스 형 으로 형성 되 어 , 각 TFT ( 5 a ) 에 각각 접속 된 복수 의 화소 전극 ( 19 a ) 과 , 각 화소 전극 ( 19 a ) 을 피복 하 도록 형성 된 배향 막 ( 도시 않 음 ) 을 구비 한다 .