상술 한 본 발명 의 일 목적 을 달성 하 기 위하 여 , 본 발명 의 다른 실시 예 들 에 따른 반도체 소자 는 복수 개 의 제 1 게이트 구조물 들 , 제 2 게이트 구조물 , 제 1 절 연막 패턴 , 제 2 절 연막 패턴 및 제 3 절 연막 패턴 을 포함 한다 . 상기 제 1 게이트 구조물 들 은 기판 의 제 1 영역 상 에 형성 되 고 , 각 상부 에 금속 실리사이드 를 포함 한다 . 상기 제 2 게이트 구조물 은 상기 기판 의 제 2 영역 상 에 형성 되 고 , 상부 에 상기 금속 실리사이드 를 포함 하 며 , 상기 기판 에 대해 경사진 측벽 을 갖 는다 . 상기 제 1 절 연막 패턴 은 상기 제 1 게이트 구조물 들 의 측벽 일부 를 커버 한다 . 상기 제 2 절 연막 패턴 은 상기 제 2 게이트 구조물 의 측벽 일부 를 커버 하 며 , 상기 제 1 절 연막 패턴 의 상면 과 다른 높이 의 상면 을 갖 는다 . 상기 제 3 절 연막 패턴 은 상기 제 1 및 제 2 게이트 구조물 들 및 상기 제 1 및 제 2 절 연막 패턴 들 을 커버 하 며 상기 제 1 게이트 구조물 들 사이 에 에 어 갭 ( air gap ) 을 갖 는다 .