도 8 을 참조 하 면 , 본 발명 의 일 실시 예 에 따른 메모리 장치 ( 400 ) 는 제 1 디코더 회로 ( 410 ) , 제 2 디코더 회로 ( 420 ) , 리드 아웃 회로 ( 430 ) , 및 메모리 셀 어레이 ( 450 ) 등 을 포함 할 수 있 다 . 도 8 의 일 실시 예 에서 는 두 개 의 워드 라인 들 ( WL 1 - WL 2 ) 과 네 개 의 비트 라인 들 ( BL 1 - BL 4 ) 만 을 도시 하 였으나 , 그 개수 는 다양 하 게 변형 될 수 있 다 . 메모리 셀 어레이 ( 450 ) 는 워드 라인 들 ( WL 1 - WL 2 ) 과 비트 라인 들 ( BL 1 - BL 4 ) 에 연결 되 는 메모리 셀 들 ( MC 11 - MC 14 , MC 21 - MC 24 ) 을 포함 할 수 있 다 .