입력 전류 ( Is ) 의 하이 레벨 값 이 작아진 경우 , 입력 단자 ( IN ) 의 전압 이 낮 아 진다 . 이 와 아울러 , 바이어스 전류 원 ( 104 ) 의 바이어스 전류 ( Ib ) 를 작 게 할 수 있 다 . 적어도 , 트랜지스터 ( 101 ) 의 게이트 전압 보다 도 입력 단자 ( IN ) 의 전압 이 높 은 경우 에서 는 , 바이어스 전류 원 ( 104 ) 의 바이어스 전류 ( Ib ) 를 거의 0 으로 한다 . 이 동작 에 의해 , 입력 전류 ( Is ) 의 감소 가 바이어스 전류 ( Ib ) 보다 작 은 경우 , 입력 단자 ( IN ) 의 전압 은 내려가 지만 , 트랜지스터 ( 101 ) 의 게이트 전압 보다 높 은 전압 으로 유지 된다 . 반대 로 , 입력 전류 ( Is ) 의 감소 가 바이어스 전류 ( Ib ) 보다 크 면 , 입력 단자 ( IN ) 의 전압 은 트랜지스터 ( 101 ) 의 게이트 전압 보다 낮 아 진다 . 본 실시 형태 에 따르 면 , 입력 전류 ( Is ) 의 크기 에 따라서 , 바이어스 전류 ( Ib ) 의 크기 를 변화 시키 기 때문 에 , 입력 전류 ( Is ) 가 작아진 경우 에 도 , 정상 적 으로 복조 할 수 있 다 .