따라서 , 제 2 실시 예 에 따른 반도체 메모리 소자 역시 도 5 및 도 6 과 같 은 시뮬레이션 파형 을 갖 는다 . 특히 , 풀 업 - 제어 신호 ( PDRV < 0 >) 및 풀다운 - 제어 신호 ( NDRV < 0 >) 가 서로 다른 천 이 시점 을 갖 는 것 을 알 수 있 다 . 다시 언급 하 면 , 폴링 타이밍 은 풀다운 - 제어 신호 ( NDRV < 0 >) 가 풀 업 - 제어 신호 ( PDRV < 0 >) 보다 더 빠르 며 , 라이징 타이밍 은 풀 업 - 제어 신호 ( PDRV < 0 >) 가 더 빠르 다 . 또한 , 풀다운 - 제어 신호 ( NDRV < 0 >) 및 풀 업 - 제어 신호 ( PDRV < 0 >) 는 동일 한 슬루 레이트 를 갖 는다 .