선택 적 으로 , 분배 된 전류 윈도우 중 에 전도 전류 를 검출 하 는 것 대신 에 , 제 어 게이트 에서 시험 하 에 주어진 메모리 상태 에 대한 임계 전압 을 설정 하 고 전도 전류 가 임계 전류 보다 더 낮 거나 또는 더 높 은지 검출 한다 . 하나 의 실시 예 에서 , 임계 전류 에 대해 전도 전류 의 검출 은 비트 라인 의 캐 패 시턴 스 를 통해 전도 전류 가 방전 되 는 속도 를 조사 함 에 의해 달성 된다 .