예 를 들 어 , 본 명세서 에 설명 된 감지 회로 ( 150 ) 는 한 쌍 의 상보 적 감지 라인 ( 예컨대 , 디 지트 라인 ) 과 동일 한 피치 로 형성 될 수 있 다 . 예 로서 , 한 쌍 의 상보 메모리 셀 은 6 F 2 피치 ( 예 를 들 어 , 3 F x 2 F ) 를 갖 는 셀 크기 를 가질 수 있 으며 , 여기 서 F 는 피쳐 크기 이 다 . 상보 적 메모리 셀 들 에 대한 한 쌍 의 상보 감지 라인 들 의 피치 가 3 F 이 면 , 규칙 적 피치 의 감지 회로 는 감지 회로 ( 예 를 들 어 , 각각 의 상보 감지 라인 쌍 당 감지 증폭기 및 대응 하 는 컴퓨팅 구성 요소 ) 가 상보 감지 라인 의 3 F 피치 내 에 들어맞 도록 형성 됨 을 나타낸다 . 마찬가지 로 , 복수 의 공유 I / O 라인 ( 155 ) 의 데이터 경로 와 관련 된 컴퓨팅 구성 요소 ( 131 - 1 , ..., 131 - M ) 및 / 또는 로직 스트라이프 ( 124 - 1 , ..., 124 - N ) 는 상보 적 감지 라인 의 3 F 피치 의 함수 인 피치 를 가진다 . 예 를 들 어 , 컴퓨팅 구성 요소 ( 131 - 1 , ..., 131 - M ) 및 / 또는 로직 스트라이프 ( 124 - 1 , ..., 124 - N ) 는 메모리 셀 어레이 에 대한 디 지트 라인 의 3 F 피치 의 정수 배인 피치 를 가질 것 이 다 .