하부 기판 ( 120 ) 은 도 2 에 도시 된 것 처럼 , 서로 직교 하 는 게이트 라인 ( GL ) 및 데이터 라인 ( DL ) 에 의해 영역 이 정의 되 는 복수 개 의 픽셀 들 로 구성 되 고 , 게이트 라인 ( GL ) 과 데이터 라인 ( DL ) 의 교차 부위 에 게이트 라인 ( GL ) 으로부터 연장 된 게이트 전극 ( 131 ) , 게이트 전극 ( 131 ) 상 의 반도체 층 ( 미 도시 ) , 반도체 층 ( 미 도시 ) 을 사이 에 두 고 서로 마주 보 는 소스 전극 ( 132 ) 및 드레 인 전극 ( 133 ) 이 형성 되 어 박막 트랜지스터 ( TFT ) 를 이룬다 .