최근 플랫 셀 ( flat cell ) 형태 의 노아 ( NOR ) 마스크 롬 이 쿼터 마이크 론 ( quarter micron ) 이하 로 개발 및 양산 이 됨 에 따라 , 살리 사이드 ( Salicide ; Self Aligned Silicide ) 공정 이 불가피 하 게 되 었 다 . 살리 사이드 공정 을 적용 하 기 위해서 는 비트 라인 사이 의 숏 ( short ) 유발 을 억제 하 기 위하 여 셀 트랜지스터 의 게이트 사이 를 절 연막 으로 채워야 하 며 , 갭 - 필 물질 을 증착 한 후 에 에치 백 ( etchback ) 이나 , 또는 화학 적 기계 적 평탄 화 ( CMP ; Chemical Mechanical Polishing ) 와 에치 백 을 수행 하 였 다 . 이 를 구체 적 으로 도면 을 참조 하 면서 설명 하 면 다음 과 같 다 .