도 2 에 도시 한 바 와 같이 , 반도체 기판 ( 31 ) 상 에 형성 된 제 1 구리 배선 ( 32 ) 과 ; 상기 제 1 구리 배선 ( 32 ) 을 포함 한 반도체 기판 ( 31 ) 의 전면 에 형성 된 질화 막 ( 33 ) 과 , 상기 질화 막 ( 33 ) 상 에 형성 된 층간 절 연막 ( 34 ) 과 ; 상기 층간 절 연막 ( 34 ) 을 선택 적 으로 제거 하 여 비 아홀 및 그 에 인접 하 여 트렌치 에 형성 된 금속 확산 방지 막 ( 39 ) 과 ; CMP 공정 에 의해 상기 비 아홀 및 트렌치 에 채워지 는 제 2 구리 배선 ( 40 ) 과 , 식각 공정 에 의해 30 ~ 50 nm 정도 식각 된 층간 절 연막 ( 34 ) 상 에 형성 된 보호막 ( 42 ) 을 포함 하 여 구성 됨 을 특징 으로 한다 .