본 발명 은 반도체 소자 의 제조 방법 에 관한 것 으로 , 핀 활성 영역 의 전 표면 에 균일 하 게 채널 을 형성 하 기 위해 , 반도체 기판 을 선택 적 으로 식각 하 여 핀 ( Fin ) 활성 영역 을 형성 하 는 단계 와 , 전체 표면 상부 에 제 1 언 도 프 드 ( undoped ) 폴리 실리콘 층 을 형성 하 는 단계 와 , 핀 활성 영역 상부 가 노출 될 때 까지 제 1 언 도 프 드 폴리 실리콘 층 을 평탄 화 시키 는 단계 와 , 제 1 언 도 프 드 폴리 실리콘 층 에 불순물 을 주입 하 는 제 1 이온 주입 공정 을 수행 하 는 단계 와 , 제 1 언 도 프 드 폴리 실리콘 층 상부 에 게이트 용 제 2 언 도 프 드 폴리 실리콘 층 을 형성 하 는 단계 와 , 제 2 언 도 프 드 폴리 실리콘 층 에 불순물 을 주입 하 는 제 2 이온 주입 공정 을 수행 하 는 단계 를 포함 하 여 , 균일 한 불순물 농도 를 갖 는 P + 형 폴리 실리콘 층 을 형성 함 으로써 채널 이 핀 활성 영역 의 전 표면 에 형성 되 도록 하 여 전류 의 양 을 증가 시킬 수 있 는 기술 이 다 .