상기 복수 의 게이트 라인 ( GL 1 , GL 2 , , ) 과 복수 의 데이터 라인 ( DL 1 , DL 2 , , ) 의 교 차부 에 는 제 1 및 제 2 박막 트랜지스터 ( TFT - 1 , TFT - 2 ) 와 상기 제 1 및 제 2 박막 트랜지스터 ( TFT - 1 , TFT - 2 ) 와 연결 된 화소 전극 ( 미 도시 ) 이 형성 된다 . 상기 화소 전극 은 상기 복수 의 공통 전압 라인 ( VL 1 , VL 2 , , ) 과 오버랩 되 어 제 1 및 제 2 스토리지 캐 패 시터 ( Cst - 1 , Cst - 2 ) 를 형성 한다 .