도 11 ( B ) 에 나타내 는 바 와 같이 , 소스 전극 및 드레 인 전극 ( 71 a ∼ 71 c ) 의 단부 와 , 소스 영역 및 드레 인 영역 ( 72 ) 의 단부 는 일치 하 지 않 고 어긋난 형상 이 됨 으로써 , 소스 전극 및 드레 인 전극 ( 71 a ∼ 71 c ) 의 단부 의 거리 가 떨어지 기 때문 에 , 소스 전극 및 드레 인 전극 간 의 리크 전류 나 쇼트 를 방지 할 수 있 다 . 또한 , 소스 전극 및 드레 인 전극 ( 71 a ∼ 71 c ) 의 단부 와 , 소스 영역 및 드레 인 영역 ( 72 ) 의 단부 는 일치 하 지 않 고 어긋난 형상 이 기 때문 에 , 소스 전극 및 드레 인 전극 ( 71 a ∼ 71 c ) 및 소스 영역 및 드레 인 영역 ( 72 ) 의 단부 에 전계 가 집중 하 지 않 고 , 게이트 전극 ( 51 ) 과 , 소스 전극 및 드레 인 전극 ( 71 a ∼ 71 c ) 과 의 사이 에서 의 리크 전류 를 방지 할 수 있 다 . 따라서 , 신뢰 성 이 높 고 , 또한 , 내압 이 높 은 박막 트랜지스터 를 제작 할 수 있 다 .