본 발명 에서 는 주변 회로 영역 에 는 선택 적 에 피 탁 셜 성장 ( SEG ) 을 이용 하 여 형성 시킨 금속 실리사이드 의 장점 을 얻 고 셀 영역 에서 는 선택 적 에 피 탁 셜 성장 ( SEG ) 을 이용 한 ESD ( elevated source / drain ) 공정 을 조합 또는 집 적 ( integration ) 하 여 각각 의 장점 을 살려 가장 고 성능 을 보여 주 는 트랜지스터 의 제조 방법 을 제시 하 고자 한다 . 즉 , 주변 회로 영역 과 셀 영역 모두 콘 택 층 이 선택 적 에 피 탁 셜 성장 과 금속 실리사이드 를 적용 하 는 방법 에 관한 것 이 다 .