그 다음 , 도 5 및 도 7 b 에 도시 된 바 와 같이 , 상기 게이트 배선 ( 102 ) 을 가진 기판 상 에 게이트 절 연막 ( 112 ) 을 형성 한다 . 이때 , 상기 게이트 절 연막 ( 112 ) 은 실리콘 산화 막 또는 실리콘 질화 막 을 이용 할 수 있 다 . 이 후 , 상기 게이트 절 연막 ( 112 ) 위 에 비정질 실리콘 막 , 불순물 이 도핑 된 실리콘 막 및 데이터 배선용 금속 막 을 차례 로 형성 한다 . 이 어 , 상기 데이터 배선용 금속 막 , 불순물 이 도핑 된 실리콘 막 및 비정질 실리콘 막 을 선택 적 으로 패 터닝 하 여 오 믹 콘 택 층 ( 116 ) , 반도체 층 ( 114 ) 및 데이터 배선 ( 104 ) 을 형성 한다 . 이때 , 상기 데이터 배선 ( 104 ) 는 박막 트랜지스터 부 에 형성 된 소오 스 전극 ( 108 ) 및 드레 인 전극 ( 110 ) , 그리고 데이터 패드 부 에 형성 된 데이터 패드 하부 전극 ( 162 ) 을 포함 한다 . 여기 서 , 상기 소오 스 전극 ( 108 ) 및 드레 인 전극 ( 110 ) 은 반도체 층 ( 14 ) 의 채널 영역 을 노출 하 도록 패 터닝 된다 .