도 5 c 를 참조 하 면 , 상기 마스크 ( 319 ) 를 제거 한 후 기판 ( 300 ) 전면 에 걸쳐 실리콘 산화 막 또는 실리콘 질화 막 을 PECVD 또는 LPCVD 방법 으로 증착 하 여 게이트 절 연막 ( 320 ) 을 형성 한다 . 상기 게이트 절 연막 ( 320 ) 상 에 도전 성 금속 을 스퍼터링 ( Sputtering ) 또는 진공 증착 법 ( Evaporation ) 을 수행 하 여 증착 후 마스크 를 이용 하 여 패 터닝 하 여 상기 n 형 TFT 영역 에 상기 제 1 반도체 층 ( 310 ) 의 소정 영역 에 대응 되 는 제 1 게이트 전극 ( 330 a ) 과 제 2 게이트 전극 ( 330 b ) 으로 이루어진 듀얼 게이트 전극 ( 330 ) 을 형성 하 고 , p 형 TFT 영역 에 상기 제 3 반도체 층 ( 317 ) 의 소정 영역 에 대응 하 는 제 3 게이트 전극 ( 332 a ) 과 제 4 게이트 전극 ( 332 b ) 으로 이루어진 듀얼 게이트 전극 ( 332 ) 을 형성 한다 .