상기 기술 적 과제 를 달성 하 기 위해 , 본 발명 에 따른 반도체 소자 의 리세 스 게이트 형성 방법 은 , 반도체 기판 상 에 식각 정지 패턴 을 형성 하 는 단계 ; 상기 식각 정지 패턴 이 형성 된 반도체 기판 상 에 패드 기판 을 형성 하 는 단계 ; 상기 패드 기판 을 선택 적 으로 식각 하 여 상기 식각 정지 패턴 을 노출 시키 는 단계 ; 상기 식각 정지 패턴 을 제거 하 여 트렌치 를 형성 하 는 단계 ; 상기 트렌치 에 의해 노출 된 반도체 기판 및 패드 기판 을 선택 적 으로 산화 시켜 상기 트렌치 내벽 에 희생 라이너 막 을 형성 하 는 단계 ; 상기 희생 라이너 막 을 선택 적 으로 제거 하 는 단계 ; 및 상기 트렌치 내 에 리세 스 된 게 이 트 를 형성 하 는 단계 를 포함 한다 .