도 4 a 에서 도시 된 바 와 같이 , 통합 칩 ( 400 ) 은 기판 ( 102 ) 내 에 배치 된 제 1 액세스 디바이스 ( 104 a ) 와 제 2 액세스 디바이스 ( 104 b ) 를 포함 한다 . 제 1 FeRAM 디바이스 ( 208 a ) 는 제 1 액세스 디바이스 ( 104 a ) 에 결합 되 고 , 제 2 FeRAM 디바이스 ( 208 b ) 는 제 2 액세스 디바이스 ( 104 b ) 에 결합 된다 . 제 1 FeRAM 디바이스 ( 208 a ) 와 제 2 FeRAM 디바이스 ( 208 b ) 는 각각 하부 전극 ( 114 ) 과 상부 전극 ( 118 ) 사이 에 배치 된 강유전체 물질 ( 210 ) 을 갖 는다 . 하부 전극 ( 114 ) 은 하부 전극 ( 114 ) 의 윗면 내 에 제 1 리세 스 를 규정 하 는 측벽 들 을 갖 는다 . 강유전체 물질 ( 210 ) 은 강유전체 물질 ( 210 ) 의 윗면 내 에 제 2 리세 스 를 규정 하 는 측벽 들 을 갖 는다 . 상부 전극 ( 118 ) 은 제 2 리세 스 내 에 배치 되 고 제 2 리세 스 를 완전히 채운다 . 상부 전극 ( 118 ) 은 완전히 강유전체 물질 ( 210 ) 위 에 있 는 윗면 을 갖 는다 . 일부 실시 예 들 에서 , 상부 전극 ( 118 ) 은 제 2 리세 스 위 로 연속 적 으로 연장 되 는 실질 적 으로 평면 인 윗면 을 갖 는다 .