이상 , 제 1 내지 제 6 실시 예 에서 설명 한 바 와 같이 , 여기 서 는 , WLP 구조 의 반도체 장치 ( 1 , 20 , 30 , 40 , 50 , 60 ) 에 있 어서 , 칩 의 가장자리 부 의 전체 둘레 에 걸쳐 댐 층 ( 8 ) 을 형성 하 는 , 댐 층 ( 8 ) 에 포스트 ( 21 , 31 ) 를 형성 하 거나 , 혹은 칩 의 가장자리 부 에 간헐 적 으로 댐 층 ( 61 ) 을 형성 하 도록 했 다 . 그 때 , 댐 층 ( 8 , 61 ) 이나 포스트 ( 21 , 31 ) 의 재질 , 이 들 에 접하 는 부재 의 재질 을 적절 하 게 선택 함 으로써 , 댐 층 ( 8 , 61 ) 과 PI 막 ( 6 ) 사이 , 댐 층 ( 8 , 61 ) 과 Si 기판 ( 2 ) 사이 , 댐 층 ( 8 , 61 ) 과 밀봉 수지 ( 10 ) 사이 , 포스트 ( 21 , 31 ) 와 밀봉 수지 ( 10 ) 사이 의 밀착력 을 강화 할 수 있 게 된다 . 그 결과 , 밀봉 수지 ( 10 ) 나 칩 내부 의 박리 를 억제 하 여 , 반도체 장치 ( 1 , 20 , 30 , 40 , 50 , 60 ) 가 가열 환경 하 에 놓인 경우 에 도 , 각각 그 성능 유지 를 도모 할 수 있 게 된다 .