도 2 를 참조 하 면 , 하나 의 메모리 블록 ( MB ) 에 는 복수 의 열 들 또는 비트 라인 들 ( BL 0 ∼ BLn - 1 ) 에 각각 대응 하 는 복수 의 스트링 ( 101 ) 이 포함 된다 . 각 스트링 ( 101 ) 에 는 스트링 선택 트랜지스터 ( SST ) , 복수 의 메모리 셀 들 ( M 0 ∼ Mm - 1 ) , 그리고 접지 선택 트랜지스터 ( GST ) 가 포함 된다 . 각 스트링 ( 101 ) 에 있 어서 , 스트링 선택 트랜지스터 ( SST ) 의 드레 인 은 대응 하 는 비트 라인 에 연결 되 고 , 접지 선택 트랜지스터 ( GST ) 의 소오 스 는 공통 소오 스 라인 ( CSL ) 에 연결 된다 . 그리고 , 스트링 선택 트랜지스터 ( SST ) 의 소오 스 와 접지 선택 트랜지스터 ( GST ) 의 드레 인 사이 에 는 복수 의 메모리 셀 들 ( M 0 ∼ Mm - 1 ) 이 직렬 연결 된다 . 동일 행 에 배열 된 메모리 셀 들 의 제어 게이트 들 은 대응 되 는 워드 라인 ( WL 0 - WLn - 1 ) 과 공통 으로 연결 된다 . 스트링 선택 트랜지스터 ( SST ) 는 스트링 선택 라인 ( SSL ) 을 통해 인가 되 는 전압 에 의해 제어 되 고 , 접지 선택 트랜지스터 ( GST ) 는 접지 선택 라인 ( GSL ) 을 통해 인가 되 는 전압 에 의해 제어 된다 . 그리고 , 메모리 셀 들 ( M 0 ∼ Mm - 1 ) 은 , 대응 하 는 워드 라인 ( WL 0 ∼ WLm - 1 ) 을 통해 인가 되 는 전압 에 의해서 제어 된다 . 각각 의 워드 라인 ( WL 0 ∼ WLm - 1 ) 에 접속 된 메모리 셀 들 은 한 페이지 또는 복수 의 페이지 에 해당 되 는 데이터 를 저장 한다 .