이해 를 용이 하 게 하 기 위해 , 도 2 a 는 실리콘 기판 위 에 배치 된 다수 의 인터 리브 ( interleave ) 된 도전 및 유전체 디바이스 층 들 을 갖 는 패 터닝 된 실리콘 웨이퍼 의 일 실시 형태 의 예 이 다 . 패 터닝 된 마스크 층 ( 202 ) 을 갖 는 웨이퍼 ( 200 ) 는 표면층 ( 204 ) 상 에 피쳐 ( 218 ) 를 정의 한다 . 마스크 층 ( 202 ) 은 SiO 2 또는 Si 3 N 4 와 같 은 무기 - 기반 하드 마스크 또는 포토레지스트 와 같 은 유기 - 기반 일 수 도 있 다 . 예컨대 , 표면층 ( 204 ) 은 텅스텐 , 구리 , 및 / 또는 알루미늄 과 같 은 금속 을 함유 하 는 도전 층 일 수 도 있 다 . 도전 성 디바이스 층 ( 204 ) 아래 에 배치 된 층 ( 206 ) 은 예컨대 실리콘 디 옥사이드 와 같 은 유전체 층 일 수 도 있 다 . 유전체 층 ( 206 ) 아래 에 배치 된 디바이스 층 ( 208 ) 은 도전 층 ( 204 ) 과 상이 한 재료 및 / 또는 조성 으로 이루어진 다른 도전 층 일 수 도 있 으며 ; 예컨대 , 도전 층 ( 208 ) 은 실리사이드 와 같 은 실리콘 - 함유층 일 수 도 있 다 . 도전 층 ( 208 ) 아래 그리고 실리콘 기판 ( 212 ) 위 에 배치 된 디바이스 층 ( 210 ) 은 저 유전율 유전체 재료 와 같 은 부가 적 인 유전체 층 일 수 도 있 다 .