여기 서 , 본 발명 의 실시 예 에서 는 , 복수 의 메모리 시스템 들 의 정보 에 상응 하 여 , 복수 의 메모리 시스템 들 에서 제 1 메모리 시스템 을 마스터 메모리 시스템 으로 결정 하 거나 , 또는 복수 의 메모리 시스템 들 간 경쟁 ( contention ) 을 통해 제 1 메모리 시스템 을 마스터 메모리 시스템 으로 결정 한 후 , 나머지 메모리 시스템 들 을 슬레이브 ( slave ) 메모리 시스템 들 로 결정 한다 . 또한 , 본 발명 의 실시 예 에서 는 , 마스터 메모리 시스템 의 컨트롤러 가 , 복수 의 메모리 시스템 들 에 대한 복수 의 채널 들 ( 또는 웨이 들 ) 의 상태 를 확인 한 후 , 채널 들 ( 또는 웨이 들 ) 의 상태 에 상응 하 여 최상 의 채널 들 ( 또는 웨이 들 ) 을 , 각각 독립 적 으로 전송 채널 들 ( 또는 전송 웨이 들 ) 과 수신 채널 들 ( 또는 수신 웨이 들 ) 로 결정 한다 . 그리고 , 본 발명 의 실시 예 에서 는 , 마스터 메모리 시스템 의 컨트롤러 가 , 호스트 ( 102 ) 로부터 수신 된 복수 의 커맨드 들 을 , 최상 의 전송 채널 들 ( 또는 전송 웨이 들 ) 을 통해 , 복수 의 메모리 시스템 들 에서 해당 하 는 메모리 시스템 들 로 전송 하 고 , 복수 의 커맨드 들 에 해당 하 는 커맨드 동작 들 의 수행 결과 들 을 , 최상 의 수신 채널 들 ( 또는 수신 웨이 들 ) 을 통해 , 복수 의 메모리 시스템 들 에서 해당 하 는 메모리 시스템 들 로부터 수신 하 며 , 커맨드 동작 들 의 수행 결과 들 을 , 호스트 ( 102 ) 로부터 수신 된 복수 의 커맨드 들 에 대한 응답 으로 호스트 ( 102 ) 로 제공 한다 . 여기 서 , 본 발명 의 실시 예 에서 는 , 마스터 메모리 시스템 을 , 메모리 시스템 들 의 정보 에 따라 또는 메모리 시스템 들 간 의 경쟁 을 통해 , 제 1 메모리 시스템 에서 다른 나머지 메모리 시스템 들 로 변경 , 다시 말 해 슬레이브 메모리 시스템 들 에서 의 제 2 메모리 시스템 으로 , 동적 으로 변경 할 수 있 으며 , 제 2 메모리 시스템 이 마스터 메모리 시스템 이 될 경우 , 제 1 메모리 시스템 은 슬레이브 메모리 시스템 이 된다 .