도 1 에 도시 된 바 와 같이 , 종래 기술 에 따른 테스트 패턴 은 p - 형 기판 ( 10 ) 내 에 형성 된 p - 웰 ( 11 A , 11 B ) 과 , p - 웰 ( 11 B ) 을 고립 시키 기 위한 n - 웰 ( 12 ) 과 , 소자 분리 막 ( 13 ) 과 , 정상 메인 셀 ( main cell ) 의 트랜지스터 와 대응 되 도록 형성 된 복수 의 테스트 셀 용 트랜지스터 의 게이트 전극 ( 18 ) 과 , 소스 영역 ( 20 A ) 과 , 드레 인 영역 ( 20 B ) 으로 이루어진다 . 또한 , p - 웰 ( 11 A ) 에 는 게이트 전극 ( 18 ) 에 충전 된 플 라즈 마 이온 ( plasma ion ) 들 을 기판 ( 10 ) 으로 방전 시키 기 위해 p - 웰 ( 11 A ) 과 함께 접합 다이오드 ( junction diode ) 로 기능 하 는 n + 접합 영역 ( 21 ) 이 형성 된다 . 또한 , 게이트 전극 ( 18 ) , 소스 영역 ( 20 A ) , 드레 인 영역 ( 20 B ) , 테스트 셀 용 p - 웰 ( 11 B ) 은 각각 프로 빙 패드 ( probing pad ) 와 연결 된 패드 ( PAD 0 ~ PAD 3 ) 와 금속 배선 ( 23 A ~ 23 D ) 을 통해 연결 된다 .