도 8 은 본 발명 의 실시 예 에 의한 자율 주행 차량 의 속도 계획 장치 의 구조 블럭 도 이 다 . 도 8 에 도시 된 바 와 같이 , 당해 장치 는 메모리 ( 810 ) 와 프로세서 ( 820 ) 를 포함 하 고 , 메모리 ( 810 ) 내 에 는 프로세서 ( 820 ) 상 에서 수행 될 수 있 는 컴퓨터 프로그램 이 저장 되 어 있 다 . 상기 프로세서 ( 820 ) 가 상기 컴퓨터 프로그램 을 수행 할 때 상기 실시 예 중 의 자율 주행 차량 의 속도 계획 방법 을 구현 한다 . 상기 메모리 ( 810 ) 와 프로세서 ( 820 ) 의 수량 은 하나 또는 복수 일 수 있 다 .