제 1 박막 트랜지스터 ( 310 ) 의 제 1 소스 전극 ( 312 ) 및 제 1 드레 인 전극 ( 313 ) 은 제 1 게이트 절연 층 ( 112 ) , 제 1 층간 절연 층 ( 113 ) , 제 2 버퍼 층 ( 114 ) , 및 제 2 층간 절연 층 ( 116 ) 에 형성 된 컨 택 홀 을 통하 여 제 1 박막 트랜지스터 ( 310 ) 의 제 1 액티브 층 ( 311 ) 과 연결 될 수 있 다 . 따라서 , 제 1 박막 트랜지스터 ( 310 ) 의 제 1 소스 전극 ( 312 ) 은 제 1 게이트 절연 층 ( 112 ) , 제 1 층간 절연 층 ( 113 ) , 제 2 버퍼 층 ( 114 ) , 및 제 2 층간 절연 층 ( 116 ) 에 형성 된 컨 택 홀 을 통하 여 제 1 액티브 층 ( 311 ) 의 제 1 소스 영역 ( 311 b ) 과 연결 될 수 있 다 . 그리고 , 제 1 박막 트랜지스터 ( 310 ) 의 제 1 드레 인 전극 ( 313 ) 은 제 1 게이트 절연 층 ( 112 ) , 제 1 층간 절연 층 ( 113 ) , 제 2 버퍼 층 ( 114 ) , 및 제 2 층간 절연 층 ( 116 ) 에 형성 된 컨 택 홀 을 통하 여 제 1 액티브 층 ( 311 ) 의 제 1 드레 인 영역 ( 311 c ) 과 연결 될 수 있 다 .