도 6 b 를 참조 하 면 , 트랜지스터 는 , 기판 ( 401 ) , 기판 ( 401 ) 상의 ZrO 2 와 Nb 2 O 5 가 적층 된 ZrO 2 / Nb 2 O 5 ( 402 ) , ZrO 2 / Nb 2 O 5 ( 402 ) 상 의 게이트 전극 ( 403 ) , 게이트 전극 ( 403 ) 양측 의 소스 영역 ( S , 404 A ) 및 드레 인 영역 ( D , 404 B ) 으로 구성 된다 . 도시 하 지 않 았 지만 , 게이트 전극 ( 403 ) 의 양 측면 에 는 게이트 스 페이서 ( Gate spacer ) 가 형성 될 수 있 다 .