본 발명 은 상술 한 목적 을 달성 하 기 위해 , 제 1 모델 행렬 과 중첩 되 는 제 2 모델 행렬 에 포함 되 는 제 2 쉬프 트 수 를 결정 하 는 단계 ; 및 상기 제 1 모델 행렬 과 상기 제 2 모델 행렬 을 포함 하 는 복수 의 행렬 을 중첩 하 여 LDPC 부호 화 및 복호화 를 위한 모델 행렬 을 구성 하 는 단계 를 포함 하 되 , 상기 제 1 모델 행렬 및 상기 제 2 모델 행렬 은 서브 블록 들 을 포함 하 고 , 상기 제 2 쉬프 트 수 는 , 상기 제 2 쉬프 트 수 와 중첩 될 상기 제 1 모델 행렬 의 제 1 쉬프 트 수 및 상기 서브 블록 들 의 크기 에 따라 결정 된다 .