도 7 에 따르 면 , 반도체 기판 ( 10 ) 위 에 배치 된 제 1 및 제 2 아이 솔 레 이 션 절 연막 ( Isolation dielectric region ) ( 310 , 320 ) 이 형성 된다 . 컨트롤 게이트 픽업 구조 아래 에 제 1 아이 솔 레 이 션 절 연막 ( 310 ) 이 형성 될 수 있 다 . 그리고 셀 영역 ( 300 ) 에 복수 의 제 2 아이 솔 레 이 션 절 연막 ( Isolation dielectric region ) ( 320 ) 이 형성 된다 . 제 2 아이 솔 레 이 션 절연 막 은 플로팅 게이트 ( FG , 110 a , 110 b , 110 c ) 및 컨트롤 게이트 ( CG , 120 ) 와 중첩 되 어 형성 될 수 있 다 . 그래서 상기 X 축 방향 으로 구성 된 복수 의 단위 셀 에서 , 상기 플로팅 게이트 ( 110 a ) 는 인접 한 플로팅 게이트 ( 110 b ) 사이 에 아이 솔 레 이 션 절 연막 ( 320 ) 이 형성 되 는 비휘발성 메모리 소자 이 다 . 그래서 인접 한 플로팅 게이트 ( 110 a ) 와 플로팅 게이트 ( 110 b ) 사이 는 서로 전기 적 으로 절연 될 수 있 는 것 이 다 .