그러나 , 현재 의 플래시 메모리 장치 와 같 은 불휘발성 반도체 메모리 장치 에 있 어서 , 반도체 기판 을 식각 하 여 상대 적 으로 깊 은 트렌치 를 형성 한 후 , 상기 트렌치 매립 되 는 소자 분리 막 에 의하 여 정의 되 는 상기 반도체 기판 의 액티브 영역 상 에 터널 절 연막 을 형성 하 기 때문 에 , 상술 한 종래 의 절 연막 의 형성 방법 을 그대로 적용 하 기 는 어렵 다 . 특히 , SAP ( self - aligned poly ) 공정 을 이용 하 여 상대 적 으로 높 은 높이 를 갖 는 소자 분리 막 패턴 들 과 상기 소자 분리 막 패턴 들 사이 에 형성 되 는 플로팅 게이트 를 포함 하 는 최근 의 플래시 메모리 장치 에 있 어서 는 , 트렌치 를 형성 하 기 위한 식각 공정 동안 반도체 기판 에 식각 손상 이 발생 하 기 때문 에 터널 절 연막 패턴 들 이 상기 반도체 기판 상 에 균일 한 두께 로 형성 되 기 어렵 다 . 통상 적 으로 플래시 메모리 장치 는 소자 분리 막 에 의해 한정 되 는 액티브 영역 을 포함 하 는 실리콘 기판 , 상기 액티브 영역 상 에 형성 된 터널 절 연막 , 상기 터널 절 연막 상 에 형성 된 플로팅 게이트 , 상기 플로팅 게이트 상 에 형성 된 유전 막 , 그리고 상기 유전 막 상 에 형성 된 컨트롤 게이트 를 구비 한다 . 상기 플래시 메모리 장치 에 있 어서 , 데이터 의 프로그래밍 ( programming ) 동작 또는 소거 ( erasing ) 동작 은 터널 링 ( tunneling ) 현상 을 이용 하 여 상기 터널 절 연막 을 통해 상기 플로팅 게이트 에 전하 들 을 축적 하 거나 상기 플로팅 게이트 로부터 전하 들 을 소거 하 는 방식 으로 수행 된다 . 이 경우 , 데이터 의 저장 또는 소거 가 적절 하 게 수행 되 기 위해서 는 상기 플래시 메모리 장치 의 각 셀 들 의 문턱 전압 ( threshold voltage ; Vth ) 들 의 산포 가 가급적 적 어야 한다 . 이러 한 문턱 전압 들 의 산포 를 감소 시키 기 위하 여 상기 실리콘 기판 상 에 형성 되 는 터널 절 연막 이 균일 한 두께 를 가져야 한다 . 즉 , 상기 터널 절 연막 의 중앙부 와 에지 부분 을 포함 하 는 주변 부 의 두께 편차 가 적 어야 한다 . 그러나 , 상기 트렌치 의 형성 과정 에서 발생 되 는 실리콘 기판 의 손상 은 상기 터널 절 연막 이 상기 실리콘 기판 상 에 균일 한 두께 로 형성 되 기 어렵 게 하 며 , 특히 상기 터널 절 연막 의 에지 부분 에서 그 두께 가 매우 얇 아 져 결국 플래시 메모리 장치 의 각 셀 들 의 문턱 전압 ( Vth ) 산포 를 증가 시키 는 문제점 이 발생 한다 .