최종 ( N 번 째 ) 디바이스 ( 1420 - N ) ( 도 38 참조 ) 는 CKO 및 / CKO 신호 를 메모리 제어기 ( 1410 ) 로 송신 한다 . CKO 및 / CKO 신호 는 , Clock _ in ( 1934 ) 및 Clock _ in #( 1935 ) 로서 , " 결과 적 으로 기준 클록 신호 Ref _ clk ( 1953 ) 를 제공 하 는 차동 입력 버퍼 ( 1952 ) 의 ""+"" 및 ""-"" 입력 에 제공 된다 . 기준 클록 신호 ( 1953 ) 는 PLL ( 1970 ) 의 기준 클록 입력 ' Ref _ clk ' 및 선택기 ( 1960 ) 의 "" 0 "" 입력 에 공급 된다 . PLL ( 1970 ) 은 기준 클록 신호 ( 1953 ) 와 함께 90 °", 180 °," 270 ° 및 360 ° 의 4 개 의 위상 시프트 된 클록 신호 를 출력 한다 . 90 ° 위상 시프트 된 클록 신호 는 출력 버퍼 를 통해 ' Clk 90 _ in ' 으로서 선택기 ( 1960 ) 의 "" 1 "" 입력 에 제공 된다 . 360 ° 위상 시프트 된 클록 신호 는 출력 버퍼 를 통해 ' Clk 360 _ in ' 으로서 PLL ( 1970 ) 의 ' Osc _ loop Input ' 에 제공 된다 . ' Latch _ ID ' 신호 ( 1927 ) 는 데이터 레지스터 ( 1940 ) 로부터 8 비트 ' Idata [ 0 : 7 ] ' 의 내부 데이터 신호 ( 1968 ) 를 수신 하 는 구성 요소 ID 레지스터 ( 1920 ) 에 제공 된다 . 구성 요소 ID 레지스터 ( 1920 ) 는 ' Latch _ ID ' 신호 ( 1927 ) 에 응답 하 여 입력 데이터 를 기억 한다 . 구성 요소 ID 레지스터 ( 1920 ) 는 등록 된 ID 의 최 하위 비트 ( LSB ) 를 ' ID _ assignment _ status ' 신호 ( 1933 ) 를 수신 하 는 AND 게이트 ( 1950 ) 로 출력 한다 . AND 게이트 ( 1950 ) 는 기준 클록 신호 ( 1953 ) 또는 90 ° 위상 시프트 된 클록 신호 ' Clk 90 _ in ' 를 선택 하 도록 논리 출력 신호 를 선택기 ( 1960 ) 의 선택 입력 에 제공 한다 . 선택기 ( 1960 ) 로부터 선택 된 클록 신호 ( 1959 ) 는 D - FFs ( 1939 및 1957 ) 의 클록 입력 에 제공 된다 . "