도 1 에 도시 된 실시 예 에서 , 트래킹 로우 회로 ( 132 ) 는 2 개 의 NMOS 트랜지스터 ( MN 3 및 MN 4 ) 를 포함 한다 . NMOS 트랜지스터 ( MN 3 ) 의 소스 단자 는 제 2 포지티브 공급 레벨 ( VDDM ) 에 결합 된다 . NMOS 트랜지스터 ( MN 3 ) 의 게이트 단자 는 입력 단자 ( N 0 ) 에 결합 된다 . NMOS 트랜지스터 ( MN 3 ) 의 드레 인 단자 는 NMOS 트랜지스터 ( MN 1 ) 의 게이트 단자 에 결합 된다 . NMOS 트랜지스터 ( MN 4 ) 의 소스 단자 는 NMOS 트랜지스터 ( MN 1 ) 의 게이트 단자 에 결합 된다 . NMOS 트랜지스터 ( MN 4 ) 의 게이트 단자 는 제 2 포지티브 공급 레벨 ( VDDM ) 에 결합 된다 . NMOS 트랜지스터 ( MN 4 ) 의 드레 인 단자 는 입력 ( N 0 ) 에 결합 된다 . 입력 신호 ( SIN ) 가 로우 일 때 , NMOS 트랜지스터 ( MP 3 ) 는 턴 오프 되 고 NMOS 트랜지스터 ( MP 4 ) 는 턴 온 되 어 , 입력 신호 ( SIN ) 를 제 2 입력 트랙 킹 신호 ( INL ) 로서 복제 한다 . 입력 신호 ( SIN ) 가 높 으면 , NMOS 트랜지스터 ( MP 3 ) 가 턴 온 되 고 , NMOS 트랜지스터 ( MP 3 ) 는 제 2 포지티브 공급 레벨 ( VDDM ) 에 고정 된 제 2 입력 트래킹 신호 ( INL ) 를 유지 한다 . 일부 실시 예 들 에서 , 트래킹 로우 회로 ( 134 ) 의 구조 는 트래킹 로우 회로 ( 132 ) 의 구조 와 유사 하 다 .