동일 행 에 있 는 메모리 셀 트랜지스터 MT 의 제어 게이트 전극 은 워드 선 ( WL 0 ∼ WL 31 ) 중 어느 하나 에 공통 접속 되 고 , 동일 행 에 있 는 선택 트랜지스터 ( ST 1 , ST 2 ) 의 게이트 는 각각 셀렉 트 게이트 선 ( SGD , SGS ) 에 공통 접속 된다 . 메모리 셀 어레이 에서 동일 열 에 있 는 선택 트랜지스터 ST 1 의 드레 인 은 비트 선 ( BL 0 ∼ BLn ) ( n 은 자연수 ) 중 어느 하나 에 공통 접속 된다 . 설명 의 간단 화 를 위해 , 워드 선 ( WL 0 ∼ WL 31 ) 및 비트 선 ( BL 0 ∼ BLn ) 을 각각 간단히 워드 선 ( WL ) 및 비트 선 ( BL ) 이 라고 칭하 는 경우 가 있 다 . 선택 트랜지스터 ST 2 의 소스 는 소스 선 ( SL ) 에 공통 접속 된다 . 선택 트랜지스터 ( ST 1 , ST 2 ) 는 반드시 양쪽 모두 필요 하 지 는 않 으며 , NAND 셀 을 선택 할 수 있 는 것 이 면 선택 트랜지스터 ( ST 1 , ST 2 ) 중 어느 한 쪽 만 이 설치 되 어 있 어도 된다 .