MOS ( Metal Oxide Semiconductor ) 형 트랜지스터 등 의 반도체 장치 는 , 동작 속도 의 고속화 를 달성 하 기 때문 에 , 채널 길이 의 축소 가 진행 되 어 왔 다 . 그러나 , 채널 길이 를 너무 축소 하 면 게이트 절 연막 의 정전 용량 이 저하 해서 , 트랜지스터 의 스위칭 동작 을 할 수 없 게 된다 . 이 때문 에 , 게이트 절 연막 을 박막 화 하 는 것 으로 , 트랜지스터 의 스위칭 동작 이 가능 한 정전 용량 을 제공 한다 . 종래 , MOS 형 트랜지스터 의 게이트 절 연막 의 재료 로서 는 , 간단 한 제조 공정 으로 양호 한 계면 특성 을 얻 는 것 이 가능 한 실리콘 산화 막 ( SiO 2 ) 이 이용 되 어 왔 다 . 그러나 , 게이트 절 연막 의 막 두께 가 수 nm 정도 로 까지 얇 아 짐 에 따라 , 터널 전류 에 의한 게이트 리 이크 ( leak ) 가 대량 으로 발생 하 게 되 어 , 소비 전력 증대 가 문제 가 되 고 있 다 . 이 문제 를 극복 하 는 수단 으로서 , SiO 2 의 비유전율 ε r = 3 . 9 보다 높 은 비유전율 을 갖 는 재료 를 이용해 게이트 절 연막 을 형성 하 는 방법 이 제안 되 어 있 다 . 이러 한 재료 로 이루어지 는 절연 막 은 고유 전 율 절 연막 ( High － k 절 연막 ) 이 라고 불리 고 있 다 . High － k 절연 막 에서 는 , 비유전율 이 높 을수록 , 실리콘 산화 막 과 동등 의 정전 용량 을 얻 는데 필요 한 막 두께 를 두껍 게 하 는 것 이 가능 해진다 . 이것 에 의해 리키지 전류 의 증가 를 억제 하 는 것 이 가능 해진다 .