그 후 , 표시 제어 타이머 에서 의 타이머 값 이 , " 도 8 의 ( b ) 에 도시 한 2 차원 코드 표시 제어 테이블 ( 122 ) 에 등록 된 타이머 판정 값 에 합치 할 때 마다 ( 스텝 S 208 ; "" 예 "")", CPU 는 , 스텝 S 209 의 처리 에서 , 표시 부 ( 13 ) 에 표시 시키 는 2 차원 코드 를 서서히 상층 의 레이어 에 배치 되 어 있 는 것 으로 절환 해 감 으로써 , 2 차원 코드 에 형성 된 착색 패턴 의 크기 를 서서히 작 게 해 간다 .