단 , 상기 논리 회로 에 복수 의 순서 회로 를 이용 하 여 구성 되 는 기억 회로 ( 레지스터 등 ) 가 포함 되 는 경우 , 파워 게이팅 을 행함 으로써 상기 기억 회로 의 기억 내용 이 소멸 하 게 된다 . 실제 , 현재 의 반도체 집 적 회로 에 포함 되 는 논리 회로 에서 는 레지스터 등 의 기억 회로 를 다용 하 는 것 은 상식 이 되 어 있 고 , 파워 게이팅 을 행하 는 것 에 의해 , 기억 내용 의 소멸 이 발생 하 고 있 다 . 이 경우 , 상기 기억 회로 에 대한 전원 전압 의 공급 을 재개 한 때 에 는 , 다시 연산 등 을 행할 필요 가 있 다 . 즉 , 같 은 연산 을 이중 으로 행할 필요 가 있 다 . 이 때문 에 , 파워 게이팅 을 행함 으로써 얻 어 지 는 소비 전력 저감 효과 가 희석 되 게 된다 . 또 , 상기 연산 이 완료 될 때 까지 상기 반도체 집 적 회로 의 동작 을 재개 할 수 없 다 . 이 때문 에 , 반도체 집 적 회로 의 동작 이 지연 되게 되 는 것 이 다 .