정리 하 면 , 초기 시스템 동기 를 맞추 기 위해 DSP 모뎀 은 로컬 클록 에 의해 생성 된 임의 의 동기 에 의해 데이터 를 FPGA 모뎀 으로 전송 할 때 . 동기 신호 의 펄스 폭 이 100 MHz 단위 이 므로 GPS 에서 만들 어 지 는 동기 10 MHz 와 동기 가 맞 지 않 는다 . 그래서 , 상기 FPGA 모뎀 은 상기 DSP 모뎀 으로부터 데이터 를 FPGA 모뎀 내부 에 있 는 DPRAM 에 쓰 고 , 다시 GPS 클록 기준 으로 데이터 를 독 출하 여 ( read ) IF 보드 로 상기 데이터 를 전송 한다 . 상기 도 6 에서 동기 는 10 MHz 단위 임 을 의미 하 며 . 즉 , 10 MHz 주기 의 의미 는 DSP 와 FPGA 간 에 동기 는 10 MHz 기준 으로 동기 가 맞추 어 진다 . 그리고 , 100 MHz 단위 동기 는 상기 도 9 의 FPGA 의 DPRAM 단 에서 GPS 클록 을 기준 으로 독 출 하 면서 동기 된다 .