본 명세서 에 기술 된 메모리 어레이 아키텍처 는 방금 기술 된 것 외 에 도 많 은 이점 을 제공 할 수 있 다 . 예 를 들 어 , 다른 동작 의 실행 ( 예 를 들 어 , DDR 4 I / O 동작 의 실행 ) 과 병행 하 여 메모리 셀 에 저장 된 데이터 에 대해 PIM 동작 이 수행 될 수 있 게 함 으로써 전체 처리 속도 가 증가 될 수 있 다 . 예 를 들 어 , PIM 동작 은 어레이 에 대해 로컬 인 복수 의 공유 I / O 라인 의 데이터 경로 내 컴퓨팅 구성 요소 ( 131 - 1 , ..., 131 - M ) 및 / 또는 로직 스트라이프 ( 124 - 1 , ..., 124 - N ) 를 가진 컴퓨팅 유닛 에서 수행 될 수 있 다 . 예 를 들 어 , 제한 없이 , 일단 데이터 값 이 어레이 의 로우 로부터 컴퓨팅 유닛 의 복수 의 컴퓨팅 구성 요소 ( 131 - 1 , ..., 131 - M ) 및 / 또는 로직 스트라이프 ( 124 - 1 , ..., 124 - N ) 에 로딩 되 면 , 컴퓨팅 동작 은 60 나노초 의 어레이 내 로우 를 파이 어 링 하 는 데 필요 한 예시 적 시간 에 비해 , 데이터 값 을 로우 내 로 되돌릴 필요 없이 2 나노초 의 속도 로 컴퓨팅 유닛 에서 제어 될 수 있 다 . 이러 한 방식 으로 , 컴퓨팅 구성 요소 ( 131 - 1 , ..., 131 - M ) 및 / 또는 로직 스트라이프 ( 124 - 1 , ..., 124 - N ) 는 로우 의 원래 데이터 값 이 일 로우 내 로 다시 저장 되 거나 그 외 다른 곳 에 저장 되 거나 및 / 또는 기록 될 때 , 소정 의 함수 ( 가령 , AND , OR , NOR , XOR , 덧셈 , 뺄셈 , 곱셈 , 나눗셈 , 등 ) 의 실행 을 위한 이동한 데이터 값 의 저장 을 제공 한다 . 도 5 및 도 6 과 연계 하 여 더 논의 되 는 바 와 같이 , 어 레이 에 대해 로컬 인 복수 의 공유 I / O 라인 의 데이터 경로 내 컴퓨팅 유닛 의 컴퓨팅 구성 요소 ( 131 - 1 , ..., 131 - M ) 및 / 또는 로직 스트라이프 ( 124 - 1 , ..., 124 - N ) 는 뱅크 의 제어기 에 의해 지시 될 수 있 다 .