기입 / 독 출 회로 ( 130 ) 는 비트 라인 ( BL ) 들 을 통해서 메모리 셀 어레이 ( 110 ) 와 연결 될 수 있 다 . 기입 / 독 출 회로 ( 130 ) 는 비트 라인 들 ( BL ) 각각 에 대응 하 는 기입 / 독 출 회로 들 ( 도시 되 지 않 음 ) 을 포함 할 수 있 다 . 기입 / 독 출 회로 ( 130 ) 는 제어 로직 ( 170 ) 의 제어 에 따라 동작 할 수 있 다 . 기입 / 독 출 회로 ( 130 ) 는 메모리 셀 들 에 데이터 를 기입 하 기 위한 기입 드라이버 ( WD ) 와 , 메모리 셀 들 로부터 독 출 된 데이터 를 증폭 하 는 센스 앰프 ( SA ) 를 포함 할 수 있 다 . 기입 / 독 출 회로 ( 130 ) 는 메모리 셀 어레이 ( 110 ) 의 메모리 셀 들 중 로우 디코더 ( 120 ) 및 컬럼 디코더 ( 140 ) 에 의해 선택 되 는 메모리 셀 들 에 전류 펄스 또는 전압 펄스 를 제공 함 으로써 선택 된 메모리 셀 들 에 대한 기입 및 독 출 동작 을 수행 할 수 있 다 .