제 1 반 전부 들 ( INV 1 ) 각각 은 도 9 와 같이 푸쉬 풀 형태 로 접속 된 제 31 PMOS 트랜지스터 ( PM 31 ) , 및 제 31 NMOS 트랜지스터 ( NM 31 ) 를 구비 한다 . 이 제 1 반 전부 들 ( INV 1 ) 은 제 21 내지 제 26 PMOS 트랜지스터 들 ( PM 21 내지 PM 26 ) 의 출력 전압 이 하이 논리 전압 ( Vh ) 일 때 직류 전원 인 로우 논리 전압 ( Vl ) 으로 출력 을 발생 하 는 반면 , 제 21 내지 제 26 PMOS 트랜지스터 들 ( PM 21 내지 PM 26 ) 의 출력 전압 이 로우 논리 전압 ( Vl ) 일 때 직류 전원 인 하이 논리 전압 ( Vh ) 으로 출력 을 발생 하 여 디지털 데이터 전압 의 논리 치 를 반전 시킨다 . 이러 한 제 1 반 전부 들 ( INV 1 ) 은 자신 의 입력단 과 자신 의 출력 단 을 분리 시킴 으로써 제 21 내지 제 26 PMOS 트랜지스터 들 ( PM 21 내지 PM 26 ) 의 출력 이 변동 되 는 현상 을 예방 한다 . 즉 , 제 1 반 전부 들 ( INV 1 ) 없이 제 21 내지 제 26 PMOS 트랜지스터 들 ( PM 21 내지 PM 26 ) 과 D / A 컨버터 ( 224 ) 이 직접 접속 되 면 제 21 내지 제 26 PMOS 트랜지스터 들 ( PM 21 내지 PM 26 ) 으로부터 출력 되 는 디지털 데이터 는 액정 표시 패널 의 부하 영향 으로 전압 강하 가 발생 되 고 그 결과 오버 슈트 ( over - shoot ) 나 언더 슈트 ( under - shoot ) 가 혼입 된 디지털 데이터 가 D / A 컨버터 ( 224 ) 에 입력 되 어 D / A 컨버터 ( 224 ) 의 오동작 이 초래 될 수 있 다 .