상기 컬럼 패스 게이트 ( 84 ) 에 의해 상기 공통 센스 앰프 ( 84 ) 와 전기 적 으로 연결 된 상기 글로벌 비트 라인 쌍 ( GBL 1 , GBL 1 B ) 은 , 클러스터 선택 부 ( BMUX _ 1 , BMUX 2 ) 에 의해 제 1 메모리 셀 클러스터 ( MCC 1 ) 가 연결 된 비트 라인 쌍 ( BL 1 , BL 1 B ) 에 전기 적 으로 연결 된다 . 이 때 , 상기 제 1 메모리 셀 클러스터 ( MCC 1 ) 이외 의 나머지 메모리 셀 클러스터 들 ( MCC 2 , MCC 3 , MCC 4 ) 은 상기 글로벌 비트 라인 쌍 ( GBL 1 , GBL 1 B ) 에 연결 되 지 않 는다 .