도 7 은 제 2 실시 형태 의 플 라즈 마 에칭 방법 이 적용 되 는 반도체 웨이퍼 등 의 피 처리 체 ( 210 ) 의 단면 구조 를 모식 적 으로 나타내 는 도면 이 다 . 이 피 처리 체 ( 210 ) 는 실리콘 기판 ( 201 ) 의 위 에 , 아래 부터 차례 로 , 산화 규소 ( SiO 2 ) 막 ( 202 ) , 질화규소 ( Si 3 N 4 ) 막 ( 203 ) , 산질 화 규소 ( SiON ) 막 ( 204 ) , 산화 규소 ( SiO 2 ) 막 ( 205 ) 이 형성 되 며 , 또한 그 위 에 , 미리 패턴 형성 된 레지스 트 막 ( PR ) ( 206 ) 이 형성 되 어 있 다 . 이 에칭 공정 은 STI 에 의해서 실리콘 기판 ( 201 ) 에 절 연막 매립 용 의 트렌치 ( 207 ) 를 형성 하 기 위한 하나 의 공정 이 다 .