도 1 a 에 도시 된 바 와 같이 , 셀 영역 과 주변 영역 이 정의 된 반도체 기판 ( 11 ) 상 에 게이트 산화 막 ( 12 ) 을 형성 하 고 , 게이트 산화 막 ( 12 ) 상 에 게이트 전극 ( 13 ) 및 게이트 하드 마스크 ( 14 ) 를 형성 한 후 게이트 패 터닝 공정 을 통해 복수 개 의 게이트 라인 을 형성 한다 . 이때 , 게이트 라인 은 셀 영역 및 주변 영역 에 각각 형성 된다 .