프로세서 들 은 종종 , 상위 레벨 연속 기입 캐시 ( higher level write - through cache ) ( 예 를 들 면 , L 1 캐시 ) 에 기입 된 기입 동작 들 을 , 하위 레벨 캐시 ( 예 를 들 면 , L 2 캐시 ) 를 업데이트 하 기 전 에 그 기입 들 을 버퍼 링 하 기 위해 , 캡 처하 는 결합 기입 버퍼 들 을 구현 한다 . 결합 기입 버퍼 는 동일 한 캐시 블록 내 의 데이터 를 목표 로 하 는 둘 이상 의 기입 동작 들 을 결합 하 고 , 따라서 L 2 캐시 에 보다 적 은 수 의 기입 을 제공 한다 .