도 14 의 단면도 ( 1400 ) 에서 도시 된 바 와 같이 , 제 1 FeRAM 디바이스 ( 208 a ) 와 제 2 FeRAM 디바이스 ( 208 b ) 를 규정 하 기 위해 제 2 패 터닝 공정 이 수행 되 며 , 이 다 바이스 들 각각 은 하부 전극 ( 114 ) 과 상부 전극 ( 118 ) 사이 에 배치 된 강유전체 물질 ( 210 ) 을 포함 한다 . 제 2 패 터닝 공정 은 , 강유전체 물질 ( 210 ) 과 하부 전극 ( 114 ) 을 규정 하 기 위해 , 강유전체 층 ( 도 13 의 1104 ) 및 하부 전극 층 들 ( 도 13 의 1102 ) 을 에 천트 ( 1402 ) 에 선택 적 으로 노출 시킨다 . 일부 실시 예 들 에서 , 제 2 패 터닝 공정 은 , 하부 절연 구조물 ( 110 ) 이 하부 전극 ( 114 ) 바로 아래 보다 하부 전극 ( 114 ) 의 횡 측 외부 에서 더 작 은 두께 를 갖 도록 , 하부 절연 구조물 ( 110 ) 을 추가 로 에칭 할 수 있 다 .