그리고 , 신호 전달 부 ( 494 ) 는 , 주소 전달 제어 신호 ( ROWP 47 ) 에 응답 하 여 출력 하 는 제 1 인버터 ( INT 2 ) 와 , 주소 전달 제어 신호 ( ROWP 47 ) 와 제 1 인버터 ( INT 2 ) 의 출력 신호 에 응답 하 여 로우 어드레스 신호 ( ROW _ ADD < 0 : 11 >) 가 중간 노드 ( M _ NODE ) 에 전달 되 는 것 을 제어 하 는 전달 게이트 ( TG ) 와 , 중간 노드 ( M _ NODE ) 에 인가 된 신호 의 위상 을 반전 하 여 출력 하 되 , 그 출력 신호 의 위상 을 반전 하 여 다시 중간 노드 ( M _ NODE ) 에 인가 함 으로써 중간 노드 ( M _ NODE ) 에 인가 된 신호 가 플로팅 되 는 것 을 방지 하 기 위한 래치 ( LATCH ) , 및 래치 ( LATCH ) 의 출력 신호 를 입력 받 아 메모리 뱅크 쿼터 ( 440 , 450 , 460 , 470 ) 에서 제 2 그룹 에 속하 는 뱅크 ( BANK 4 , BANK 5 , BANK 6 , BANK 7 ) 로 출력 하 는 제 2 인버터 ( INT 3 ) 를 구비 한다 .