" 래치 노드 ( DO ) 와 감지 노드 ( SO ) 사이 에 는 NMOS 트랜지스터 ( 211 ) 가 연결 된다 . NMOS 트랜지스터 ( 211 ) 는 제어 신호 ( C 11 ) 에 응답 해서 래치 노드 ( DO ) 의 데이터 를 선택 된 비트 라인 ( BLe ) 로 제공 한다 . 제 어 신호 ( C 11 ) 는 프로그램 구간 에서 래치 ( 212 ) 의 데이터 를 비트 라인 ( BLe ) 으로 전달 할 때 활성 화 된다 . 만일 프로그램 동작 ( 또는 카피 - 백 의 프로그램 동작 ) 시 래치 노드 ( DO ) 의 값 이 논리 "" 1 "" 의 값 을 가지 면 프로그램 동작 은 금지 된다 . 따라서 "," 본 발명 에서 는 아래 에서 설명 된 바 와 같이 래치 노드 ( DO ) 의 초기 값 을 논리 "" 0 "" 의 값 으로 설정 한다 . 그 결과 ", 감지 된 메모리 셀 이 프로그램 된 셀 ( 즉 , " 오프 셀 ) 이 면 래치 노드 ( DO ) 의 값 이 논리 "" 0 "" 을 나타낼 수 있 게 된다 . 이 와 같 은 래치 노드 ( DO ) 의 초기 값 설정 은 정상 읽 기 동작 과 카피 - 백 을 위한 읽 기 동작 모두 에게 공통 으로 적용 된다 . "