작 은 회로 면적 상 의 반도체 메모리 소자 에 복수 의 비트 의 데이터 가 저장 되 는 경우 , 많 은 양 의 데이터 가 저장 될 수 있 다 . 이 에 따라 , 하나 의 메모리 셀 에 복수 의 비트 들 을 저장 할 수 있 는 플래시 메모리 장치 가 대두 되 고 있 다 . 그러나 , 반도체 메모리 소자 의 전하 누설 이 증가 하 고 데이터 판별 을 위한 전압 마진 이 감소 함 에 따라 , 데이터 신뢰 성 이 저하 될 수 있 다 . 이러 한 신뢰 성 을 만족 하 기 위한 과정 에서 , 스토리지 장치 의 쓰 기 속도 는 감소 할 수 있 으며 , 특히 랜덤 쓰 기 동작 시 에 , 쓰 기 속도 가 현저히 감소 할 수 있 다 . 이러 한 스토리지 장치 의 성능 저하 를 개선 하 기 위한 요구 가 제기 되 고 있 다 .