메모리 제어 로직 회로 ( 702 ) 는 한 세트 의 워드 라인 들 ( 706 ) 을 통해 어레이 ( 704 ) 의 특정 로우 ( row ) 를 선택 하 기 위해서 연결 된다 . 메모리 제어 로직 회로 ( 702 ) 는 또한 판독 비트 라인 들 ( 710 , 720 , 730 ) 을 통해 판독 을 위한 어레이 ( 704 ) 의 특정 칼럼 을 선택 하 고 , 기록 비트 라인 들 ( 712 , 722 , 732 ) 을 통해 기록 을 위한 어레이 ( 704 ) 의 특정 칼럼 을 선택 하 기 위해서 연결 된다 . 소스 라인 들 ( 714 , 724 , 734 ) 은 어레이 ( 704 ) 의 선택 된 셀 들 로부터 메모리 제어 로직 회로 ( 702 ) 로 의 리턴 전류 경로 를 제공 한다 . 어레이 ( 704 ) 의 각 로우 의 메모리 셀 들 은 각각 소스 라인 ( 714 , 724 또는 734 ) 을 공유 한다 . 메모리 제어 로직 회로 ( 702 ) 를 통해 어레이 ( 704 ) 에 연결 되 는 제 1 데이터 판독 포트 ( 750 ) 및 제 2 데이터 판독 포트 ( 752 ) 와 같 은 하나 이상 의 데이터 판독 포트 들 이 어레이 ( 704 ) 에 연결 될 수 있 다 .