도 3 은 본 발명 의 반도체 디바이스 핸들러 시스템 의 구조 를 개략 적 으로 보인 사시도 이 고 , 도 4 는 본 발명 의 반도체 디바이스 핸들러 시스템 에서 테스트 트레이 의 이송 경로 를 설명 하 기 위한 도 이 며 , 도 5 는 본 발명 의 반도체 디바이스 핸들러 시스템 에서 테스트 챔버 내 에서 테스트 보드 와 테스트 헤드 의 접촉 구조 를 설명 하 기 위한 도 인 바 , 본 발명 에서 는 도 2 에 도시 한 테스트 트레이 대신 에 행렬 형태 로 배치 된 다수 의 소켓 이 마련 된 인쇄 회로 기판 으로 이루어지 고 상기 각 소켓 에 구비 된 각 단자 에 연결 되 어 있 는 프린트 배선 은 인쇄 회로 기판 의 적소 에 형성 되 어 있 는 커넥터 편 에 나란히 노출 된 형태 로 집중 되 어 있 는 테스트 보드 ( 150 ') 를 채택 하 고 있 다 . 이러 한 테스트 보드 ( 150 ') 에 대한 구체 적 인 구조 는 상기 한 본 출원인 의 선행 발명 2 에 상세히 설명 되 어 있 기 에 더 이상 의 설명 은 생략 한다 .