끝 으로 , 제 1 및 제 2 테스트 신호 ( TM 1 , TM 2 ) 가 모두 활성 화 되 거나 , 제 1 및 제 2 퓨즈 옵션 ( FS 1 , FS 2 ) 이 컷팅 되 는 제 4 경우 , 퓨즈 - 테스트 신호 공급 부 ( 720 ) 는 이 에 응답 하 여 제 1 및 제 2 조절 - 입력 신호 ( A , B ) 를 모두 논리 레벨 ' H ' 로 출력 한다 . 이 어 , 지연제 어 신호 생 성부 ( 740 ) 는 제 1 내지 제 3 지연 량 - 조절 신호 ( DL _ CTRL 1 , DL _ CTRL 2 , DL _ CTRL 3 ) 를 논리 레벨 ' H ' 로 활성 화 한다 . 이 어 , 도메인 크로싱 제 어부 ( 500 B ) 의 제 1 지 연부 ( 530 ) 가 제 1 지연 량 - 조절 신호 에 응답 하 여 인버터 체인 ( 535 ) 과 낸드 게이트 ( ND 7 ) 를 거친 제 1 지연 신호 를 출력 하 며 , 제 2 지 연부 ( 540 ) 가 제 2 지연 량 - 조절 신호 ( DL _ CTRL 2 ) 에 응답 하 여 제 1 지연 신호 에 2 개 의 낸드 게이트 ( ND 9 , ND 10 ) 에 의한 추가 적 인 지연 을 부여 한 뒤 제 3 지연 신호 로 출력 한다 . 그리고 제 3 지 연부 ( 550 ) 가 제 3 지연 신호 에 인버터 체인 ( 552 a ) 과 , 낸드 게이트 ( ND 11 , ND 12 , ND 13 ) 와 인버터 ( I 12 ) 를 통한 추가 적 인 지연 을 부여 하 여 내부 클럭 - 스트로브 신호 ( DINSTBP ) 를 출력 한다 .