상술 한 바 와 같이 , 수직 형 사이리스터 ( 100 V ) 는 하위 레벨 도전 라인 ( 111 ) 과 상위 레벨 도전 라인 ( 112 ) 사이 에서 수직 하 게 배열 된 실리콘 물질 들 의 스택 을 포함 할 수 있 다 . 수직 형 사이리스터 ( 100 V ) 는 N 형 불순물 과 P 형 불순물 이 교번 하 여 도핑 된 실리콘 물질 들 의 스택 일 수 있 다 . 소스 라인 ( 113 ) 과 제 2 반도체 필라 ( P 2 ) 가 P 형 불순물 로 도핑 되 고 , 제 1 반도체 필라 ( P 1 ) 와 제 3 반도체 필라 ( P 3 ) 가 N 형 불순물 로 도핑 되 므로 , 수직 형 사이리스터 ( 100 V ) 는 PNPN 구조 의 사이리스터 일 수 있 다 . 제 2 반도체 필라 ( P 2 ) 는 수직 형 사이리스터 ( 100 V ) 의 P 베이스 영역 일 수 있 고 , 제 3 반도체 필라 ( P 3 ) 는 수직 형 사이리스터 ( 100 V ) 의 N 베이스 영역 일 수 있 다 . 데이터 는 수직 형 사이리스터 ( 100 V ) 의 고저 항 특성 과 저 저항 특성 을 이용 하 여 저장 될 수 있 다 .