여러 구체 예 에서 , 프로세싱 노드 ( 11 ) 의 수 는 1 만큼 적 을 수 있 거나 , 또는 IC 다 이 상 에서 의 실행 을 위하 여 가능 한 한 많 을 수 있 다 . 멀티 - 코어 구체 예 에서 , 프로세싱 노드 ( 11 ) 는 서로 동일 할 수 있 거나 ( 즉 , 동종 멀티 - 코어 ) , 또는 하나 이상 의 프로세싱 노드 ( 11 ) 는 서로 다를 수 있 다 ( 즉 , 이종 멀티 - 코어 ) . 프로세싱 노드 ( 11 ) 는 각각 하나 이상 의 실행 유닛 , 캐쉬 메모리 , 스케줄 러 , 분기 예측 회로 ( branch prediction circuit ) , 등 을 포함 할 수 있 다 ( 예시 적 인 프로세싱 노드 가 도 2 를 참조 하 여 이하 에서 논의 될 것 이 다 ) . 더욱이 , 각각 의 프로세싱 노드 ( 11 ) 는 메모리 ( 6 ) 로 의 액세스 에 대한 요청 을 어서 트 ( assert ) 하 도록 구성 될 수 있 으며 , 이 는 컴퓨터 시스템 ( 10 ) 에 대한 주 메모리 로서 기능 을 할 수 있 다 . 이러 한 요청 은 판독 요청 및 / 또는 기록 요청 을 포함 할 수 있 으며 , 초기 에 노스 브리지 ( 12 ) 에 의해 각각 의 프로세싱 노드 ( 11 ) 로부터 수신 될 수 있 다 . 메모리 ( 6 ) 로 의 액세스 에 대한 요청 은 제시 된 구체 예 에서 메모리 제어기 ( 18 ) 를 통하 여 라우팅 ( route ) 될 수 있 다 .