본 발명 의 제 4 특징 에 따른 SRAM ( Static Random Access Memory ) 은 비트 라인 들 에 결합 되 며 , 게이트 들 을 갖 는 한 쌍 의 p - 형 멀티 게이트 전계 효과 트랜지스터 엑세스 디바이스 들 ; 그 각각 이 상기 p - 형 멀티 게이트 전계 효과 트랜지스터 엑 세스 디바이스 들 의 각 드레 인 에 결합 되 고 , 공급 전압 에 결합 되 도록 개조 되 는 게이트 를 갖 는 한 쌍 의 p - 형 멀티 게이트 전계 효과 트랜지스터 풀 - 업 디바이스 들 ; 및 그 각각 이 상기 p - 형 멀티 게이트 전계 효과 트랜지스터 엑세스 디바이스 들 각각 의 하나 에 결합 되 고 , 접지 에 결합 되 도록 개조 되 는 게이트 를 갖 는 한 쌍 의 p - 형 멀티 게이트 전계 효과 트랜지스터 풀 - 다운 디바이스 들 을 포함 하 며 , 상기 풀 - 업 및 풀 - 다운 디바이스 들 은 p - 형 멀티 게이트 전계 효과 트랜지스터 엑세스 디바이스 들 과 함께 교차 결합 인버터 들 을 갖 는 교차 결합 인버터 를 형성 하 는 메모리 셀 들 의 어레이 ; 상기 p - 형 멀티 게이트 전계 효과 트랜지스터 엑세스 디바이스 들 에 결합 되 는 워드 라인 들 ; 상기 워드 라인 들 에 결합 되 는 디 코딩 회로 ; 및 접 지 및 상기 디 코딩 회로 사이 에 결합 되 는 파워 스위치 를 포함 하 는 것 을 특징 으로 한다 .