하나 이상 의 패치 의 각각 의 세트 에 대한 검출 된 신호 에 대한 데이터 는 병렬 패치 프로세서 로 전송 될 수 있 다 . 예 를 들 어 , 도 11 의 검사 시스템 ( 1100 ) 은 또한 수신 된 입력 ( 1102 ) 을 분배 하 기 위한 데이터 분배 시스템 ( 예 를 들 어 , 1104 a 및 1104 b ) , 수신 된 입력 ( 1102 ) 의 특정 부분 / 패치 를 처리 하 기 위한 강도 / 이미지 신호 처리 시스템 ( 예 를 들 어 , 패치 프로세서 및 메모리 ( 1106 a 및 1106 b ) ) , 여기 에 기술 된 2 개 의 레티 클 공정 중 임의 의 것 을 관리 하 기 위한 2 - 레티 클 관리 시스템 ( 예 를 들 어 , 1112 ) , 검사 시스템 컴포넌트 사이 의 통신 을 허용 하 기 위한 네트워크 ( 예 를 들 어 , 교환 네트워크 ( 1108 ) ) , 선택 적 인 대용량 저장 디바이스 ( 1116 ) 및 후보 결함 을 검토 하 기 위한 하나 이상 의 검사 제 어 및 / 또는 검토 스테이션 ( 예 를 들 어 , 1110 ) 을 포함 할 수 있 다 . 대용량 저장 디바이스 ( 1116 ) 는 또한 제 1 레티 클 로부터 의 이미지 를 저장 하 는 데 사용 되 고 , " 제 1 레티 클 로부터 의 이미지 는 그 후 "" 재생 ( played back ) "" 되 어 제 2 레티 클로 부터 수신 된 이미지 와 비교 된다 . 검사 시스템 ( 1100 ) 의 각각 의 프로세서 는 전형 적 으로 하나 이상 의 마이크 로 프로세서 집 적 회로 를 포함 할 수 있 고 ", 또한 인터페이스 및 / 또는 메모리 집 적 회로 를 포함 할 수 있 고 , 하나 이상 의 공유 및 / 또는 글로벌 메모리 디바이스 에 추가 로 결합 될 수 있 다 .