하드웨어 가속기 들 은 유한 임펄스 응답 ( FIR ) , 무한 임펄스 응답 ( IIR ) , 고속 푸리에 변환 들 ( FFT ) 등 과 같 은 가장 일반 적 인 DSP 루틴 들 을 오프 로드 하 기 위해 디지털 신호 프로세서 들 ( DSP 들 ) 에서 아주 흔하 다 . 아이디어 는 컴퓨팅 마력 을 상당히 증대 시킬 수 있 지만 , 데이터 흐름 들 을 셋 업 하 며 실행 을 추적 하 고 관리 해야 하 는 지시 프로세싱 코어 의 요구 로 인해 그것 들 의 효과 적 인 사용 에 대한 높 은 장벽 이 종종 있 다 . 종종 이러 한 코어 - 구동 관리 는 또한 상당 한 지시 사이클 들 을 요구 한다 . 이것 은 코어 및 가속기 가 프로세싱 로드 를 효율 적 으로 공유 해야 하 는 DSP 를 통한 데이터 흐름 에서 그것 들 을 끊김 없이 통합 하 는 것 을 매우 어렵 게 만든 다 . 그 결과 , 가속기 들 은 가속기 가 조합 된 코어 - 실행 시간 및 오버헤드 와 비교 하 여 수배 더 빨리 컴퓨팅 태 스 크 를 완료 할 수 있 을 때 를 제외 하 고 사용 되 지 않 은 상태 로 있 을 것 이 다 .