도 5 및 도 6 은 각각 본 발명 에 적용 될 수 있 는 FPGA 칩 의 외관 과 그 입 / 출력 뱅크 구성 을 보인 도 이 다 . 본 발명 에 적용 될 수 있 는 FPGA 는 수백 Mbps 와 수 Gbps 사이 에서 작동 하 는 수십 개 의 트랜 시버 ( transceiver ) 즉 , 트랜스미터 와 리시버 가 설계 된 것 이 다 . 이 는 ALTERA 사 에서 제조 된 Stratix II GX 제품군 이를테면 , 도 5 에 도시 한 바 와 같 은 780 - Pin FineLine BGA 칩 을 사용 하 면 가능 할 것 이 다 . 여기 서 , 트랜 시버 가 본 발명 의 반도체 테스트 헤드 장치 에 적용 될 때 에 는 트랜스미터 는 드라이버 의 기능 을 수행 하 게 되 고 리시버 는 컴 패 레이터 의 기능 을 수행 하 게 된다 . 한편 , FPGA 는 도 6 에 도시 한 바 와 같이 물리 적 인 단위 즉 , 뱅크 ( bank ) 로 구분 되 는 바 , 각 뱅크 에서 는 제품군 에 따라 수개 에서 수십 개 의 트랜 시버 가 구동 될 수 있 다 .