본 발명 의 제 2 특징 에 따른 회로 는 정적 랜덤 액세스 메모리 ( static random access memory : SRAM ) 코어 ( core ) ; 상기 SRAM 코어 에 결합 되 는 주변 액세스 회로 ( periphery access circuitry ) ; 상기 SRAM 코어 및 제 1 전압 사이 에 결합 되 는 제 1 멀티 게이트 전계 효과 트랜지스터 ( MuGFET ) 전원 스위치 ; 및 상기 주변 액세스 회로 및 제 2 전압 사이 에 결합 되 는 제 2 MuGFET 전원 스위치 를 포함 하 는 것 을 특징 으로 한다 .