이어서 , 상기 랜딩 플러그 ( LP 1 , LP 2 ) 들 이 형성 된 반도체 기판 ( 200 ) 상 에 상기 비트 라인 콘 택 플러그 영역 에 형성 된 제 1 랜딩 플러그 ( LP 1 ) 의 표면 이 노출 되 도록 제 2 층간 절 연막 ( 220 ) 이 형성 된다 . 그런 다음 , 상기 제 2 층간 절 연막 ( 220 ) 상 에 상기 노출 된 제 1 랜딩 플러그 ( LP 1 ) 와 콘 택하 도록 비트 라인 ( 222 ) 이 형성 된다 .