도 3 b 를 참조 하 면 , 상기 리세 스 된 활성 영역 ( H ) 의 게이트 형성 영역 을 포함 하 여 반도체 기판 ( 200 ) 상 에 절연 막 스 페이서 ( 204 ) 를 형성 한다 . 이때 , 상기 절연 막 스 페이서 ( 204 ) 는 원자 층 증착 공정 ( ALD ) 또는 저압 화 학기 상 증착 법 ( CVD ) 을 사용 하 여 형성 된 산화 막 또는 질화 막 으로 이루어지 고 , 20 ∼ 500 Å 의 두께 로 형성 된다 .