본 발명 의 목적 을 달성 하 기 위한 다른 반도체 메모리 장치 의 레이아웃 방법 은 리프 셀 영역 에 최소한 하나 이상 의 게이트 를 포함 하 는 트랜지스터 를 형성 하 는 단계 ; 및 상기 게이트 가 형성 되 는 동일 한 레이어 에 상기 트랜지스터 의 가장자리 게이트 의 일 측면 이상 에 이격 되 는 더미 게이트 를 형성 하 는 단계 ; 를 포함 하 며 , 상기 더미 게이트 는 상기 더미 게이트 를 지지 하 는 지지 패턴 을 구비 하 는 바 형태 임 을 특징 으로 한다 .