도 2 e 를 참조 하 면 , 본 발명 의 실시 예 에 따른 반도체 디바이스 의 제조 방법 중 후면 처리 공정 에서 는 먼저 더미 기판 ( 10 ) 에 결합 된 회로 층 ( 111 , 112 , 113 ) 의 구조 를 플립 한다 . 이 에 따라 , 회로 층 ( 111 , 112 , 113 ) 가 하측 에 위치 하 고 , 더미 기판 ( 10 ) 은 상측 에 위치 하 게 된다 .