본 발명 의 실시 예 들 에 따른 반도체 장치 의 제조 방법 에서 는 , 후 속 에 형성 되 는 트랜지스터 의 유효 게이트 길이 를 , 에치 백 된 희생 절 연막 의 두께 로써 결정 할 수 있 다 . 절 연막 을 식각 하 는 과정 은 게이트 전극 을 구성 하 는 금속 을 식각 하 는 과정 보다 컨트롤 하 기 가 용이 하 여 , 상대 적 으로 매우 적 은 산포 를 가진다 . 따라서 최종 형성 되 는 트랜지스터 들 의 유효 게이트 길이 의 산포 를 상대 적 으로 줄일 수 있 다 .