한 페이지 의 메모리 셀 은 기준 전류 보다 더 높 은 전도 전류 를 갖 는 것 으로 측정 될 때 , 그 셀 에 대한 감지 가 이루어지 고 상기 셀 은 추가 감지 작동 들 로부터 록 아웃 되 고 나머지 페이지 는 계속 감지 될 수 있 다 . 상기 는 비트 라인 ( 36 ) 을 바닥 면 으로 잡아당김 으로써 셀 전류 를 턴 오프 함 으로써 달성 된다 . 풀 - 다운 회로 ( 550 ) 는 선택 적 으로 비트 라인 ( 36 ) 을 바닥 으로 당기 기 위해서 제공 된다 . 상기 풀 - 다운 회로 ( 550 ) 는 기본 적 으로 비트 라인 과 바닥 면 을 교차 하 는 일련 의 두 개 의 n - 트랜지스터 ( 552 와 486 ) 를 포함 한다 . 상기 두 개 의 n - 트랜지스터 는 신호 GRS 와 INV 에 의해 각각 제어 된다 . 상기 둘 모두 HIGH 일 때 , 풀 - 다운 회로 ( 550 ) 가 활성 화 되 고 노드 ( 481 ) COM 1 을 바닥 면 으로 당긴다 . 신호 BLS 가 또한 HIGH 일 때 , 비트 라인 ( 36 ) 또한 바닥 면 으로 당겨 진다 . 상기 방법 으로 셀 전류 는 이 의 소스 와 드레 인 의 단락 때문 에 턴 오프 된다 .