제 3 트랜지스터 에 의해 출력 된 바 와 같 은 제 2 입력 신호 의 버전 은 , 제 1 트랜지스터 로부터 출력 된 바 와 같 은 제 1 입력 신호 의 증폭 된 버전 과 실질 적 으로 동위 상 이 다 . 제 3 트랜지스터 로부터 출력 된 바 와 같 은 제 2 입력 신호 의 버전 은 , 제 1 트랜지스터 로부터 출력 된 바 와 같 은 제 1 입력 신호 의 증폭 된 버전 에 부가 되 며 , 결과 적 인 합산 은 LNA 의 제 1 차동 출력 신호 노드 로 출력 된다 .