도 3 ( b ) 에 나타내 는 바 와 같이 , 반도체 기판 ( 101 ) 전면 에 걸쳐서 예 를 들 어 , 막 두께 10 ㎚ 의 실리콘 산화 막 ( 109 ) , 막 두께 8 ㎚ 의 실리콘 질화 막 ( 전하 축적 막 ; 110 ) , 실리콘 산화 막 ( 111 ) 을 차례 대로 형성 한다 . 실리콘 산화 막 ( 109 ) 은 CVD 법 또는 열 산화 로 형성 할 수 있 다 . 전하 축적 막 ( 110 ) 은 예 를 들 어 , CVD 법 으로 형성 할 수 있 다 . CVD 는 예 를 들 어 , NH 3 / SiH 2 Cl 2 = 1000 / 100 sccm , 압력 = 0 . 35 Torr ( 46 . 7 Pa ) 의 조건 으로 실시 할 수 있 다 . 실리콘 산화 막 ( 111 ) 은 예 를 들 어 , NSG ( Non - Doped Silicate Glass ) 를 CVD 법 으로 막 형성 하 여 형성 할 수 있 다 . 이 CVD 법 은 TEOS ( Si ( OC 2 H 6 ) 4 ) = 150 sccm , 압력 = 0 . 3 Torr ( 40 Pa ) 의 조건 으로 실시 할 수 있 다 .