기록 동작 을 수행 하 는 데 포함 된 신호 들 사이 타이밍 관계 를 교정 하 는 시스템 이 설명 된다 . 이 시스템 은 한 세트 의 메모리 칩 에 결합 된 메모리 제어기 를 포함 하 며 , 메모리 칩 각각 이 데이터 - 스트로브 신호 와 한 기록 동작 중 에 상기 메모리 제어기 로부터 메모리 칩 에서 수신 된 클록 신호 사이 한 이상 관계 를 교정 하 도록 구성 된 위상 검출기 를 포함 한다 . 또한 , 상기 메모리 제어기 는 하나 또는 둘 이상 의 기록 - 판독 - 유효 동작 을 수행 하 도록 구성 되 어 , 상기 데이터 - 스트로브 신호 와 클록 신호 사이 클록 - 주기 관계 를 교정 하 도록 하 고 , 상기 기록 - 판독 - 유효 동작 은 다수 의 클록 주기 에 의해 상기 클록 신호 와 관련 된 데이터 - 스트로브 신호 에서 의 지연 을 변경 시킴 을 포함 한다 . 이 같 은 시스템 의 변경 에서 , 상기 메모리 칩 에서 의 위상 검출기 는 신호 들 을 수신 하 도록 구성 되 고 , 마킹 ( marking ) 신호 를 사용 하 여 상기 클록 신호 내 특정 클록 주기 를 윈도우 하 도록 하 며 , 그리고 상기 데이터 - 스트로브 신호 를 사용 하 여 윈도우 된 클록 신호 를 캡쳐 하 여 , 상기 타이밍 관계 의 교정 을 용이 하 게 하 도록 한다 .