상기 제 1 영역 에 는 터널 산화 막 ( 204 ) , 전하 저 장막 패턴 ( 206 ) , 유전 막 패턴 ( 208 ) 및 콘트롤 게이트 전극 ( 210 ) 이 적층 된 셀 게이트 구조물 ( 212 ) 이 구비 된다 . 상기 셀 게이트 구조물 ( 212 ) 들 양측 에 는 불순물 영역 이 구비 된다 . 상기 셀 게이트 구조물 ( 212 ) 및 불순물 영역 은 셀 트랜지스터 로 제공 된다 .