도 5 는 본 명세서 에 기술 된 실시 예 들 에 따른 , 하이브리드 무 칩 패턴 화 된 도체 에 대한 시뮬레이션 셋 업 ( 500 ) 을 도시 한다 . 패턴 화 된 도체 ( 510 ) 의 여기 를 위해 선형 편광 된 평면파 ( 520 ) 가 사용 된다 . 후방 산란 된 전기장 을 모니터링 하 기 위해 , 패턴 화 된 도체 ( 510 ) 로부터 떨어져 지정 된 거리 에 원거리 장 의 하나 이상 의 프로브 들 이 위치 될 수 있 다 . 예 를 들 어 , 프로브 들 은 패턴 화 된 도체 ( 510 ) 로부터 약 10 cm 떨어져 위치 될 수 있 다 . 기판 ( 530 ) 상 에 태그 가 배치 된다 . 예 를 들 어 , 태그 는 유전율 ( ε r ) 이 약 2 . 55 이 고 손실 ( δ ) 이 약 0 . 0017 인 5 밀 ( mil ) 타코닉 TLX - 8 기판 상 에 배치 될 수 있 다 . 원 하 는 주파수 에서 공진 들 을 갖 도록 링 들 및 노치 형성 된 디스크 의 크기 를 최적 화 하 기 위해 최적화 프로세스 가 실행 될 수 있 다 .