도 7 을 참조 하 면 , 본 실시 예 에 따른 반도체 소자 는 도 1 및 2 에 따른 반도체 소자 의 제 2 식각 저지 패턴 ( 240 ) 의 베이스 부 ( 241 ) 를 포함 하 지 않 을 수 있 다 . 본 실시 예 에 따른 반도체 소자 는 제 2 식각 저지 패턴 ( 240 ) 의 최상면 과 제 1 식각 저지 패턴 ( 230 ) 의 최상면 이 공면 을 이룰 수 있 다 . 도 3 c 의 제 2 예 비막 ( 240 a ) 에 평탄 화 공정 을 진행할 때 , 제 2 예 비막 ( 240 a ) 의 베이스 부 ( 241 a ) 가 모두 제거 되 는 경우 , 본 실시 예 에 따른 제 2 식각 저지 패턴 ( 240 ) 이 형성 될 수 있 다 .