도 1 a 는 본 발명 의 일 형태 의 반도체 장치 의 구성 예 를 도시 한 도면 이 다 . 도 1 a 에 도시 한 반도체 장치 는 , 복수 의 메모리 셀 ( 30 ) 이 매트릭스 형상 으로 배치 된 메모리 셀 어레이 ( 10 ) 와 , 로우 어드레스 신호 에 따라 메모리 셀 어레이 ( 10 ) 의 특정 행 을 선택 하 는 로우 디코더 ( 11 ) 와 , 컬럼 어드레스 신호 에 따라 메모리 셀 어레이 ( 10 ) 의 특정 열 을 선택 하 는 컬럼 디코더 ( 12 ) 와 , 로우 어드레스 신호 를 유지 하 면서 로우 어드레스 신호 를 로우 디코더 ( 11 ) 에 출력 하 는 로우 어드레스 래치 ( 21 ) 와 , 컬럼 어드레스 신호 를 유지 하 면서 컬럼 어드레스 신호 를 컬 럼 디코더 ( 12 ) 에 출력 하 는 컬럼 어드레스 래치 ( 22 ) 와 , 각각 이 로우 어드레스 래치 ( 21 ) 및 컬럼 어드레스 래치 ( 22 ) 에 전기 적 으로 접속 된 , 제 1 어드레스 신호 ( AS 1 ) 를 공급 하 는 배선 ( 제 1 어드레스 신호선 이 라고 도 함 ) 내지 제 n 어드레스 신호 ( ASn ( n 은 3 이상 의 자연수 ) ) 를 공급 하 는 배선 ( 제 n 어드레스 신호선 이 라고 도 함 ) 을 갖 는다 .