제 1 및 제 2 클럭 단자 들 ( CK 1 , CK 2 ) 에 는 제 1 내지 제 4 클럭 신호 들 ( CLK 1 내지 CLK 4 ) 중 서로 다른 두 개 의 클럭 신호 들 이 인가 될 수 있 다 . 일 실시 예 에서 , 제 n 스테이지 의 제 1 클럭 단자 ( CK 1 ) 및 제 2 클럭 단자 ( CK 2 ) 로 각각 제 1 클럭 신호 ( CLK 1 ) 및 제 3 클럭 신호 ( CLK 3 ) 가 입력 되 면 , 제 n + 1 스테이지 의 제 1 클럭 단자 ( CK 1 ) 및 제 2 클럭 단자 ( CK 2 ) 로 제 2 클럭 신호 ( CLK 2 ) 및 제 4 클럭 신호 ( CLK 4 ) 가 각각 입력 되 고 , 제 n + 2 스테이지 의 제 1 클럭 단자 ( CK 1 ) 및 제 2 클럭 단자 ( CK 2 ) 로 제 3 클럭 신호 ( CLK 3 ) 및 제 1 클럭 신호 ( CLK 1 ) 가 각각 입력 되 며 , 제 n + 3 스테이지 의 제 1 클럭 단자 ( CK 1 ) 및 제 2 클럭 단자 ( CK 2 ) 로 제 4 클럭 신호 ( CLK 4 ) 및 제 1 클럭 신호 ( CLK 1 ) 가 각각 입력 될 수 있 다 .