여기 서 , 배선 영역 ( 24 ) 은 게이트 패드 ( GP ) 에 전기 적 으로 연결 되 는 배선 ( 도시 되 지 않 음 ) 과 , 각 소자 ( P 1 ~ P 4 , N 1 ~ N 8 ) 간 을 전기 적 으로 연결 하 기 위한 배선 들 ( 도시 되 지 않 음 ) 이 배치 되 는 영역 이 며 , 상기 배선 레이아웃 은 종래 에 , 도 3 과 같이 이루어질 수 있 다 . 설명 의 편의 상 , 각 트랜지스터 ( P 1 ~ P 4 , N 1 ~ N 8 ) 의 소스 영역 과 각 NMOS 트랜지스터 ( N 2 , N 4 , N 6 , N 8 ) 의 게이트 에 연결 되 는 배선 들 은 생략 하 기 로 한다 .