제 1 및 제 2 PMOS 트랜지스터 ( MP 1 , MP 2 ) 는 , 그 소스 가 각각 상한 전압 ( AVDD 3 ) 에 연결 되 어 바이 폴라 트랜지스터 ( Q 1 . Q 2 ) 로 기준 전류 를 공급 하 는 역할 을 한다 . 이때 , 제 2 PMOS 트랜지스터 ( MP 2 ) 는 , 밴드 갭 기준 전압 발생 회로 가 휴면 모드 일 때 턴 - 온 ( turn - on ) 되 어 연산 증폭기 ( 30 ) 의 출력 이 제 1 설정 값 , 예 를 들 면 3 . 3 V 로 차징 ( charging ) 되 도록 하 며 , 이러 한 제 2 PMOS 트랜지스터 ( MP 2 ) 의 동작 은 제 1 PMOS 트랜지스터 ( MP 1 ) 를 턴 - 오프 ( turn - off ) 시켜 제 1 PMOS 트랜지스터 ( MP 1 ) 로 흐르 는 전류 를 차단 하 게 된다 .