상기 펄스 생 성부 ( 110 ) 는 제 1 및 제 3 인버터 ( IV 1 ~ IV 3 ) , 제 1 지 연기 ( delay 1 ) , 낸드 게이트 ( ND 1 ) 를 포함 한다 . 상기 제 1 인버터 ( IV 1 ) 는 상기 뱅크 액티브 신호 ( BA ) 를 입력 받 는다 . 상기 제 1 지 연기 ( delay 1 ) 는 상기 제 1 인버터 ( IV 1 ) 의 출력 신호 를 입력 받 는다 . 상기 낸드 게이트 ( ND 1 ) 는 상기 제 1 인버터 ( IV 1 ) 와 상기 제 1 지 연기 ( delay 1 ) 의 출력 신호 를 입력 받 는다 . 상기 제 2 인버터 ( IV 2 ) 는 상기 낸드 게이트 ( ND 1 ) 의 출력 신호 를 입력 받 는다 . 상기 제 3 인버터 ( IV 3 ) 는 상기 제 2 인버터 ( IV 2 ) 의 출력 신호 를 입력 받 아 상기 펄스 ( pulse ) 로서 출력 한다 .