도 2 d 를 참조 하 면 , 상기 비정질 카본 막 ( 208 ) 상 에 게이트 형성 영역 을 한정 하 는 리세 스 마스크 ( 미 도시 ) 를 형성 한 후 , 상기 리세 스 마스크 ( 미 도시 ) 를 식각 마스크 로 이용 하 여 상기 비정질 카본 막 ( 208 ) 을 식각 한다 . 그 다음 , 상기 비정질 카본 막 ( 208 ) 을 하드 마스크 로 이용 하 여 상기 PSG 막 ( 206 ) 및 실리콘 산화 막 ( 204 ) 을 차례 로 식각 해서 반도체 기판 ( 200 ) 의 게이트 형성 영역 을 노출 시킨다 . 이어서 , 상기 리세 스 마스크 ( 미 도시 ) 를 제거 한다 . 이때 , 상기 반도체 기판 ( 200 ) 의 게이트 형성 영역 의 식각 시 소자 분리 막 ( 203 ) 에서 의 상기 SOG 막 ( 202 ) 이 일부 손실 하 게 된다 .