원자 층 증착 ( ALD ) 은 막 두께 에 걸쳐 우수 한 제어 성 및 막 의 우수 한 균일 성 뿐 만 아니 라 , 3 차원 구조 를 균일 하 게 덮 는 막 을 증착 할 수 있 는 것 을 특징 으로 하 고 , 따라서 ALD 는 반도체 산업 에서 매우 중요 한 증착 방법 으로 인식 되 어 왔 다 . 반면 에 , 특정 반도체 소자 제조 공정 에서 막 의 불 균일 한 형성 에 대한 요구 가 있 고 , 예 를 들 어 트렌치 에 증착 된 막 의 측벽 부분 만 이 특정 영역 에 선택 적 으로 남 게 되 는 게이트 스 페이서 에서 그러 하 고 , 그 경우 ALD 에 의한 막 증착 은 이방성 건식 식각 과 조합 하 여 원 하 는 패턴 을 형성 한다 . 그러나 , 건식 식각 의 종료 시점 을 결정 하 는 것 이 어렵 기 때문 에 , 하부 층 이 손상 되 는 과잉 식각 의 우려 가 있 다 .