한편 , 다채널 구조 의 적층 형 메모리 장치 에서 코어 다이 는 자신 이 몇 번 째 로 적층 되 어 있 냐 에 따라 특정 채널 과 통신 할 수 있 다 . 이 를 위해 , 각 코어 다이 ( 112 _ 0 ~ 112 _ 3 ) 의 내부 에 구비 된 복수 개 의 관통 전극 들 은 소정 개수 로 그룹 핑 되 어 각 채널 에 할당 될 수 있 다 . 각 코어 다이 ( 112 _ 0 ~ 112 _ 3 ) 는 대응 하 는 채널 에 할당 된 관통 전극 들 및 베이스 다이 ( 114 ) 를 통해 할당 된 채널 과 통신 할 수 있 다 . 예 를 들 어 , 복수 개 의 관통 전극 들 은 제 1 채널 ( CH 0 ) 용 관통 전극 ( TSV 01 ~ TSV 41 ) , 제 2 채널 ( CH 1 ) 용 관통 전극 ( TSV 02 ~ TSV 42 ) , 제 3 채널 ( CH 2 ) 용 관통 전극 ( TSV 03 ~ TSV 43 ) 및 제 4 채널 ( CH 3 ) 용 관통 전극 ( TSV 04 ~ TSV 44 ) 로 그룹 핑 될 수 있 다 . 이 때 , 제 1 코어 다이 ( 112 _ 0 ) 에 제 1 채널 ( CH 0 ) 이 할당 된 경우 , 제 1 코어 다이 ( 112 _ 0 ) 는 제 1 채널 용 관통 전극 ( TSV 01 ~ TSV 41 ) 을 통해 제 1 채널 ( CH 0 ) ( 즉 , 제 1 채널 ( CH 0 ) 과 연결 된 외부 장치 ) 과 통신 할 수 있 다 . 또한 , 제 제 3 코어 다이 ( 112 _ 2 ) 에 제 3 채널 ( CH 2 ) 이 할당 된 경우 , 제 3 코어 다이 ( 112 _ 2 ) 는 제 3 채널 용 관통 전극 ( TSV 03 ~ TSV 43 ) 을 통해 제 3 채널 ( CH 2 ) ( 즉 , 제 3 채널 ( CH 2 ) 과 연결 된 외부 장치 ) 과 통신 할 수 있 다 .