여기 서 , 상기 돌기 ( 110 ) 는 그 하부 가 반도체 층 ( 108 ) 과 동일 층 의 반도체 층 패턴 ( 108 a ) 으로 , 상부 가 소오 스 / 드레 인 전극 ( 102 a / 102 b ) 과 동일 층 의 소오 스 / 드레 인 금속 층 ( 102 d ) 으로 2 층 이 적층 된 상태 로 형성 된다 . 경우 에 따라 , 상기 돌기 ( 110 ) 는 상기 게이트 라인 ( 101 ) 이 타 부위 나 , 공통 라인 ( 104 a ) 또는 제 2 스토리지 전극 ( 104 b ) 등 에 서로 연속 하 여 적층 된 2 층 을 패 터닝 하 여 형성 하 여 상기 돌기 ( 110 ) 와 동일 한 효과 를 얻 을 수 있 을 것 이 다 .