도 6 의 멀티 칩 모듈 ( 58 ) 은 , 예 를 들 어 DRAM ( Dynamic Random Access Memory ) 등 의 멀티 칩 모듈 ( 58 ) 로 , 관통 전극 기판 인 IC 칩 ( 53 ) 이 , 베이스 기판 ( 56 ) 상 에 본 발명 의 이방 도전 성 접합 패키지 ( 10 ) 를 개재 하 여 3 층 전기 적 으로 접속 되 어 있 다 . 구체 적 으로 는 , 도전 소재 ( 55 ) 인 일방 의 전극 ( 55 a ) 과 타방 의 전극 ( 55 b ) 이 이방성 도전 막 ( 51 ) 을 개재 하 여 전기 적 으로 접속 되 어 본 발명 의 이방 도전 성 접합 패키지 ( 10 ) 를 구성 한다 . 베이스 기판 ( 56 ) 상 에 제 1 이방 도전 성 접합 패키지 ( 10 ) 가 형성 되 고 , 그 위 에 제 1 IC 칩 이 형성 되 고 , 그 위 에 제 2 이방 도전 성 접합 패키지 ( 10 ) , 제 2 IC 칩 , 제 3 이방 도전 성 접합 패키지 ( 10 ) , 제 3 IC 칩 이 형성 되 고 , 제 3 IC 칩 위 에 는 전극 ( 55 ) 이 형성 되 고 , 이 들 이 전기 적 으로 접속 되 어 도 6 의 멀티 칩 모듈 ( 58 ) 이 구성 된다 . IC 칩 ( 53 ) 등 의 관통 전극 기판 은 , IC 칩 외 에 배선 기판 , 인터 포저 등 을 예시 할 수 있 다 .