아울러 , 입력 전류 의 크기 를 저감 시켜 아날로그 - 디지털 변환 을 위한 연산 증폭기 에 입력 시키 기 때문 에 , 연산 증폭기 의 출력 신호 에 기초 하 여 디지털 코드 를 획득 하 기 까지 의 변환 시간 이 종래 기술 에 비해 짧아진다 . 예 를 들 어 , 같 은 해상도 를 제공 하 더라도 종래 기술 에 따른 전류 측정 용 아날로그 - 디지털 변환기 는 16 비트 ( bit ) 를 제공 하 기 위해서 는 216 의 사이클 ( Cycle ) 이 필요 하 지만 본 발명 의 실시 예 에 따른 디지털 신호 장치 ( 100 ) 는 전류 저 감부 ( 110 ) 의 가변 전류 원 ( IDAC ) 의 전류 값 을 설정 하 는 동작 및 전류 저 감부 ( 110 ) 의 출력 전류 ( IRES ) 에 의한 펄스 신호 를 계측 하 는 동작 에 8 + 28 사이클 이 필요 로 하 기 때문 에 아날로그 입력 에 대하 여 디지털 코드 를 획득 하 기 까지 의 변환 시간 이 종래 기술 에 비해 짧아진다 .