도 8 을 참조 하 여 , 본 발명 의 실시 예 에 의한 저밀 도 생 성 행렬 코드 의 디 코딩 장치 를 설명 하 도록 한다 . 도 8 에 도시 된 바 와 같이 , 상기 디 코딩 장치 는 기초 행렬 저장 유닛 ( 802 ) , 비트 충전 유닛 ( 804 ) , 행렬 파라미터 계산 유닛 ( 806 ) , 상삼 각 행렬 계산 유닛 ( 808 ) , 중간 변수 계산 유닛 ( 810 ) , 패킷 코드 디 코딩 유닛 ( 812 ) 및 비트 삭제 유닛 ( 814 ) 을 포함 하 여 구성 된다 . 그 중 에서 ,