도 6 은 본 발명 에 따른 반도체 메모리 시스템 의 제 1 실시 예 를 보여 주 는 블록 도 이 다 . 도 6 을 참조 하 면 , 반도체 메모리 시스템 ( 100 ) 은 불휘발성 메모리 장치 ( 110 ) 와 메모리 컨트롤러 ( 120 ) 를 포함 한다 . 불휘발성 메모리 장치 ( 110 ) 는 메모리 셀 어레이 ( 130 ) , 행 선택 회로 ( 140 ) , 입 / 출력 회로 ( 150 ) , 전압 발생기 ( 170 ) , 그리고 제 어 로직 회로 ( 160 ) 를 포함 한다 . 이하 , 도 6 을 참조 하 여 불휘발성 메모리 장치 ( 110 ) 의 읽 기 동작 이 설명 된다 . 그러나 , 본 발명 은 프로그램 및 소거 동작 에 도 적용 될 수 있 다 .