즉 , 상기 스토리지 영역 에 는 제 2 반도체 층 ( 115 ) , 게이트 절 연막 ( 120 ) , 스토리지 라인 ( 135 ) , 층간 절 연막 ( 140 ) 과 제 2 드레 인 전극 ( 160 ) 및 데이터 라인 ( 145 n ) 이 차례 대로 증착 되 어 소정 영역 중첩 되 어 , 제 1 , 2 및 3 스토리지 캐 패 시터 ( C ' st , " C "" st "," C '"" st ) 가 형성 되 며 ", 제 1 , 2 및 3 스토리지 캐 패 시터 ( C ' st , " C "" st "," C '"" st ) 를 합한 값 이 전체 스토리지 캐 패 시터 ( Cst ) 가 된다 . "