본 발명 의 반도체 소자 및 그 제조 방법 을 개시 한다 . 개시 된 본 발명 은 , 실리콘 기판 과 매몰 절 연막 및 소오 스 / 드레 인 영역 을 갖 으며 , 상기 매몰 절 연막 이 노출 되 도록 드레 인 영역 을 노출 시키 는 홀 이 구비 된 실리콘 층 으로 적층 된 SOI 기판 과 , 상기 홀 및 이 에 인접 한 실리콘 층 상 에 적층 으로 형성 된 소자 분리 막 용 절 연막 및 에피 실리콘 층 과 , 상기 에피 실리콘 층 을 포함 한 SOI 기판 상 에 형성 된 게이트 와 , 상기 게이트 측면 의 에피 실리콘 층 내 에 형성 된 드레 인 영역 및 상기 게이트 측면 에 에피 실리콘 층 이 형성 되 지 않 은 실리콘 층 내 에 형성 된 소오 스 영역 을 포함 한다 .