여기 에서 , 도 5 내지 도 7 은 본 발명 의 제 1 실시 예 에 관한 반도체 장치 의 시험 장치 의 제 1 변형 예 내지 제 3 변형 예 를 도시 하 는 평면도 이 다 . 또한 , 도 5 내지 도 7 에서 는 , 프로브 카드 기판 ( 11 ) 의 개구부 ( 12 ) 및 그 근방 만 도시 하고 , 프로브 카드 기판 ( 11 ) 의 다른 장소 에 대해서 는 , 도 1 에 도시 하 는 예 와 동일 하 므로 도시 를 생략 하 고 있 다 . 또한 , 도 5 내지 도 7 에서 , 도 1 에 도시 하 는 예 와 동일 한 장소 에 는 , 동일 한 번호 를 부여 하 고 , 그 설명 을 생략 한다 .