도 1 ( B ) 는 , 도 1 ( A ) 에 도시 하 는 기억 회로 ( 11 ) 및 파워 게이트 제어 회로 ( 12 ) 의 구체 적 인 구성 예 를 도시 하 는 도면 이 다 . 도 1 ( B ) 에 도시 하 는 기억 회로 ( 11 ) 는 , 클록 신호 ( CK ) , 반전 클록 신호 ( CKB ) , 고 전원 전위 ( VDD ) 및 저 전원 전위 ( VSS ) 가 공급 되 는 상태 에서 동작 이 가능 한 순서 회로 ( 21 ＿ 1 ~ 21 ＿ n ) ( n 은 3 이상 의 자연수 ) 와 , 고 전원 전위 ( VDD ) 및 저 전원 전위 ( VSS ) 가 공급 되 는 상태 에 있 어서 동작 이 가능 한 조합 회로 ( 22 ＿ 1 ~ 22 ＿ n ) 를 가진다 .