제 1 집적회로 가 상기 반도체 기판 ( 100 ) 에 형성 될 수 있 다 . 이 경우 에 , 상기 제 1 절연 층 ( 150 ) 은 상기 제 1 집적회로 와 상기 제 1 소자 반도체 층 ( 200 ) 을 전기 적 으로 절연 시킨다 . 제 2 집적회로 가 상기 제 1 소자 반도체 층 ( 200 ) 에 형성 되 고 , 제 3 집 적 회로 가 상기 제 2 소자 반도체 층 ( 200 ') 에 형성 된다 . 상기 제 2 절연 층 ( 150 ') 은 상기 제 2 집적회로 와 상기 제 2 소자 반도체 층 ( 200 ') 을 전기 적 으로 절연 시킨다 . 상기 제 1 , 제 2 및 제 3 집 적 회로 들 은 다양 한 형태 로 구현 될 수 있 다 . 예컨대 , 상기 제 1 , 제 2 및 제 3 집 적 회로 들 은 휘발 성 기억 소자 ( ex , 디램 소자 또는 에스램 소자 ) , 비휘발성 기억 소자 ( ex , 플 래쉬 기억 소자 또는 상변화 기억 소자 등 ) 또는 제 어 소자 ( ex , 로직 소자 또는 중앙 처리 장치 등 ) 등 으로 구현 될 수 있 다 .