본 개시 의 일 실시 예 에 의한 반도체 패키지 는 , 반도체 스택 을 포함 할 수 있 다 . 상기 반도체 스택 은 , 나란 하 게 배치 된 제 1 하부 칩 및 제 2 하부 칩 , 상기 제 1 하부 칩 및 제 2 하부 칩 사이 에 배치 된 갭 필러 , 및 상기 제 1 하부 칩 , 제 2 하부 칩 및 갭 필러 상 에 배치 된 제 1 상부 칩 을 포함 할 수 있 다 . 상기 제 1 하부 칩 은 , 상면 에 배치 된 다수 의 제 1 상면 패드 들 및 상면 유전체 층 을 포함 할 수 있 다 . 상기 제 2 하부 칩 은 , 상면 에 배치 된 다수 의 제 2 상면 패드 들 및 상면 유전체 층 을 포함 할 수 있 다 . 상기 제 2 하부 칩 의 제 2 상면 패드 들 중 적어도 하나 는 , 상기 갭 필러 상 으로 수평 으로 연장 될 수 있 다 . 상기 제 1 상부 칩 은 , 하면 에 배치 된 다수 의 하 면 패드 들 및 하 면 유전체 층 을 포함 할 수 있 다 . 상기 제 1 하부 칩 의 제 1 상면 패드 들 및 상기 제 2 하부 칩 의 제 2 상면 패드 들 중 일부 는 , 상기 제 1 상부 칩 의 하 면 패드 들 과 직접 적 으로 본 딩 될 수 있 다 . 상기 제 1 상부 칩 의 하 면 유전체 층 은 , 상기 제 1 하부 칩 의 상면 유전체 층 및 제 2 하부 칩 의 상면 유전체 층 에 직접 적 으로 본 딩 할 수 있 다 .