입력 부 및 메모리 디바이스 상 의 대응 하 는 출력 부 는 최근 에 논의 되 는 바 와 같이 반도체 칩 의 입력 / 출력 레이아웃 구성 에서 서로 의 다음 에 위치 될 수 있 다 . 소정 의 메모리 디바이스 의 출력 부 는 메모리 저장 스택 에서 다음 의 연속 적 메모리 디바이스 상 의 입력 부 에 전기 적 으로 링크 되 어 스택 을 통해 데이터 를 전달 하 기 위한 경로 를 형성 할 수 있 다 . 입력 부 와 메모리 디바이스 의 대응 하 는 출력 부를 서로 의 다음 에 위치 시키 는 것 은 , 일 메모리 디바이스 의 출력 부를 메모리 저장 스택 에서 의 다른 메모리 디바이스 의 대응 하 는 입력 부 에 접속 시키 기 위해 요구 되 는 도전 링크 의 길이 를 감소 시킨다 .