이상 , 설명 한 바 와 같이 , 본 실시 형태 에 따르 면 , 복수 의 소형 패턴 과 복수 의 대형 패턴 이 혼재 되 어 이루어진 마더 기판 을 , 전자 를 포함 하 는 소형 의 칩 과 후자 를 포함 하 는 대형 의 칩 으로 분단 하 는 처리 를 , 분단 예정 위치 에 따른 스 크 라 이브 처리 와 이것 에 이어지 는 조건 ( a ) 내지 ( d ) 를 충족 시킨 브레이크 처리 에 의해서 , 적합 하 게 실현 할 수 있 다 .