또한 비 교예 1 에서 와 같이 ( X ) / ( Y ) 의 비율 이 낮 고 상온 저장 탄성 률 이 높 으며 , 특히 ( X ) 가 낮 은 경우 칩 을 초 소형 으로 다 이싱 하 는 공정 중 에 칩 과 다 이 본딩 계면 에서 의 칩 의 비산 이 발생 하 며 , 버 가 기준치 이상 발생 하 였 다 . 비 교예 2 와 같이 상온 저장 탄성 률 이 낮 고 , 무기 충 진재 를 사용 하 지 않 았 을 경우 본 딩시 와이어 를 덮 을 수 있 는 긴 버 는 관찰 되 지 않 았 지만 픽업 불량 이 발생 하 며 , 패키지 신뢰 성 을 관찰 하 였을 경우 칩 의 엣지 ( edge ) 부분 에서 들뜸 이 발생 하 는 등 의 고온 신뢰 성 불량 을 보였 다 . 비 교예 3 에서 와 같이 ( X ) 가 크 더라도 ( Y ) 가 커서 ( X ) / ( Y ) 의 비율 이 낮 은 경우 버 의 발생 이 기준치 이상 관찰 되 었 으며 , 픽업 불량 이 발생 하 였 다 . 비 교예 4 에서 와 같이 ( X ) / ( Y ) 의 비율 이 높 은 경우 웨이퍼 를 개 조각 하 는 과정 에서 다 이싱 테이프 와 접착 과 의 계면 에서 칩 의 비산 이 발생 하 였 고 , 버 가 기준치 이상 발생 하 였 다 .