도 17 을 참조 하 면 , 본 예 에 따른 반도체 장치 는 고유 전막 ( 26 ) 을 더 포함 한다 . 상기 고유 전막 ( 26 ) 은 실리콘 산화 막 보다 높 은 유전율 을 가지 는 물질 로 예 를 들 면 금속 산화 막 을 포함 할 수 있 다 . 상기 고유 전막 ( 26 ) 은 증착 공정 으로 형성 될 수 있 다 . 상기 고유 전막 ( 26 ) 은 상기 게이트 절 연막 ( 26 ) 과 상기 상기 게이트 전극 ( 27 ) 사이 그리고 스 페이서 ( 17 ) 과 상기 게이트 전극 ( 27 ) 사이 에 개재 될 수 있 다 . 상기 고유 전막 ( 26 ) 도 게이트 절 연막 으로서 역할 을 하 며 , 수직 전계 트랜지스터 의 문턱 전압 을 조절 하 기 위해 사용 될 수 있 다 . 그 외 의 구성 은 도 2 를 참조 하 여 설명 한 바 와 동일 / 유사 할 수 있 다 .