이 때 , 게이트 ( 620 ) 에 전압 이 인가 되 는 시간 에 따라 , 도 25 에서 볼 수 있 듯이 , 제 1 두께 ( t 1 ) 와 제 2 두께 ( t 2 ) 의 경계 로부터 제 1 두께 ( t 1 ) 가 형성 된 내측 에 변동 저 저항 영역 ( 640 ) 이 위치 할 수 있 다 . 따라서 이러 한 구조 의 메모리 소자 ( 600 ) 에서 소스 ( 631 ) 와 드레 인 ( 632 ) 은 제 1 두께 ( t 1 ) 와 제 2 두께 ( t 2 ) 의 경계 보다 안쪽 에 형성 할 수 있 다 . 이 에 따라 게이트 ( 620 ) 전압 의 세기 및 / 또는 그 시간 의 변경 에 따라 변동 저 저항 영역 ( 640 ) 의 형성 위치 가 변경 되 더라도 , 변동 저 저항 영역 ( 640 ) 과 소스 ( 631 ) / 드레 인 ( 632 ) 이 전기 적 으로 연결 될 수 있 다 .