이하 , 도 6 및 도 7 을 참조 하 여 본 발명 의 일 실시 예 에 따른 디스플레이 장치 의 구조 에 대해 적층 순서 에 따라 구체 적 으로 설명 한다 . 도 6 및 도 7 에서 는 구동 박막 트랜지스터 ( T 1 ) , 보상 박막 트랜지스터 ( T 3 ) , 제 1 초기 화 박막 트랜지스터 ( T 4 ) , 발광 제어 박막 트랜지스터 ( T 6 ) , 스토리지 커패시터 ( Cst ) , 및 부스트 커패시터 ( Cbt ) 의 구조 를 중심 으로 도시 되 어 있 으며 , 일부 부재 가 생략 되 어 있 을 수 있 다 .