로우 어드레스 버퍼 군 및 래치 군 ( X - Buffers ＆ Latches ) 은 , 메모리 플레인 선택 신호 PS [ 3 : 0 ] 에 따라서 , 어 드레스 신호 IA [ 30 : 12 ] 를 메모리 플레인 PL 0 ∼ PL 3 에 전송 하 기 위한 회로 블록 이 다 . 전송 처 의 메모리 플레인 은 내부 어드레스 신호 PA 0 [ 11 : 0 ] 과 마찬가지 로 , 내부 어드레스 신호 PA [ 30 : 29 ] 에 따라서 발생 된 메모리 플레인 제어 신호 PS 0 ∼ PS 3 에 의해 선택 된다 .