도 7 에 도시 된 바 와 같이 , 제 어 신호 머 지부 ( 180 ) 는 제 1 셀 블럭 제 어부 ( 120 C ) 로부터 액티브 신호 ( ACT 00 ) 를 입력 받 고 , 제 2 셀 블럭 제 어부 ( 120 D ) 로부터 액티브 신호 ( ACT 01 ) 를 입력 받 아 공통 액티브 신호 ( ACT ) 를 생성 하 기 위해 인버터 ( I 2 , I 3 ) 와 , 낸 드 게이트 ( ND 1 ) 를 구비 하 고 , 제 1 셀 블럭 제 어부 ( 120 C ) 로부터 프리 차지 신호 ( PCG 00 ) 를 입력 받 고 , 제 2 셀 블럭 제 어부 ( 120 D ) 로부터 프리 차지 신호 ( PCG 01 ) 를 입력 받 아 공통 프리 차지 신호 ( PCG ) 를 생성 하 기 위해 인버터 ( I 4 , I 5 ) 와 , 낸드 게이트 ( ND 2 ) 를 구비 한다 .