예 를 들 어 , 상기 특허 문헌 1 에 는 메탈 또는 메탈 실리사이드 로 이루어지 는 주 ( 主 ) 게이트 와 , 그 주 게이트 에 전기 적 으로 접속 된 폴리 실리콘 으로 이루어지 는 보조 게이트 를 갖 는 전계 효과 형 트랜지스터 가 개시 되 어 있 다 . 주 게이트 와 보조 게이트 는 산화 텅스텐 막 에 의해 서로 분리 되 어 있 다 . 그 양 게이트 상 에 는 게이트 전극 이 형성 되 고 , 주 게이트 와 보조 게이트 는 게이트 전극 에 전기 적 으로 접속 됨 으로써 서로 전기 적 으로 접속 된다 . 주 게이트 와 보조 게이트 는 , 게이트 절 연막 및 산화 실리콘 막 에 의해 소스 및 드레 인 으로부터 전기 적 으로 절연 된다 . 또한 , 보조 게이트 직하 의 채널 영역 의 불순물 농도 는 , 주 게이트 직하 의 채널 영역 의 불순물 농도 보다 높 게 설정 한다 . 이 구성 에 의해 , 저 저항 의 주 게이트 직하 채널 영역 의 불순물 농도 를 트랜지스터 의 역치 를 고려 하 지 않 고서 높 은 구동 능력 을 가지 도록 최적 설계 함 과 함께 , 그 주 게이트 에 전기 적 으로 접속 된 보조 게이트 에 의해 저 역치 전압 을 설정 할 수 있 다 . 이 때문 에 , 그 보조 게이트 직하 의 채널 영역 의 불순물 농도 를 높 게 설정 하 는 것 이 가능 해져 , 소스 영역 과 드레 인 영역 을 덮 는 공핍 층 의 연장 을 짧 게 할 수 있 다 .