상기 한 목적 을 달성 하 기 위한 일 측면 에 따른 본 발명 은 , 기판 상 에 게이트 절 연막 을 형성 하 는 단계 와 , 상기 게이트 절 연막 상 에 제 1 도 전막 을 형성 하 는 단계 와 , 상기 제 1 도 전막 상 에 상기 제 1 도 전막 보다 낮 은 비저항 을 갖 는 제 2 도 전막 을 형성 하 는 단계 와 , 상기 제 2 도 전막 을 식각 하 여 제 2 도 전막 패턴 을 형성 하 는 단계 와 , 상기 제 2 도 전막 패턴 의 양측 벽 에 보호막 을 형성 하 는 단계 와 , 상기 보호막 을 식각 장벽층 으로 하 여 상기 제 1 도 전막 을 식각 하 는 단계 와 , 상기 보호막 하부 의 상 기 제 1 도 전막 을 식각 하 여 상기 제 2 도 전막 패턴 과 정렬 된 제 1 도 전막 패턴 을 형성 하 는 단계 를 포함 하 는 반도체 소자 의 게이트 전극 형성 방법 을 제공 한다 .