소자 ( 12 ) 에 대한 전류 ( I ) 대 전압 ( V ) 플롯 이 도 3 에 도시 된다 . 처음 에 , 소자 ( 12 ) 는 높 은 저항 상태 ( 예 를 들 어 , 논리 1 을 저장 ) 에 있 을 수 도 있 다 . 이 상태 에서 , 소자 ( 12 ) 의 전류 대 전압 특성 이 실선 HRS ( 26 ) 에 의해 나타내 진다 . 소자 ( 12 ) 의 높 은 저항 상태 는 소자 ( 12 ) 의 어레이 와 연관 된 판독 및 기록 회로 에 의해 감지 될 수 있 다 . 예 를 들 어 , 판독 및 기록 회로 는 소 자 ( 12 ) 에 판독 전압 VREAD 을 인가 할 수 도 있 고 소자 ( 12 ) 를 통해 흐르 는 결과 의 낮 은 전류 IL 를 감지 할 수 있 다 . 소자 ( 12 ) 에 논리 0 을 저장 하 길 원할 때 , 소자 ( 12 ) 는 낮 은 저항 상태 에 놓이 게 될 수 있 다 . 이것 은 판독 및 기록 회로 를 이용 하 여 소자 ( 12 ) 의 단자 ( 16 및 18 ) 에 걸쳐 전압 VSET 을 인가 함 으로써 달성 될 수 도 있 다 . 소자 ( 12 ) 에 VSET 을 인가 하 는 것 은 점선 ( 30 ) 에 의해 나타낸 것 처럼 소자 ( 12 ) 가 낮 은 저항 상태 에 진입 하 도록 한다 . 이 영역 에서 , 소자 ( 12 ) 의 구조 는 ( 예 를 들 어 , 금속 산화물 ( 22 ) 또는 다른 적절 한 메커니즘 을 통한 전류 필라멘트 의 형성 을 통하 여 ) 변경 되 어 , 전압 VSET 의 제거 후 에 , 소자 ( 12 ) 는 낮 은 저항 커브 LRS ( 28 ) 에 의해 특징지 어 진다 .