제 1 서브 칩 ( CH 1 ) 은 제 1 집적회로 ( IC 1 ) 를 포함 할 수 있 고 , 제 2 서브 칩 ( CH 2 ) 은 제 2 집적회로 ( IC 2 ) 를 포함 할 수 있 다 . 일 예 로 , 제 1 서브 칩 ( CH 1 ) 은 로직 칩 일 수 있 다 . 제 1 집적회로 ( IC 1 ) 는 데이터 를 연산 하 기 위한 로직 셀 들 , 상기 로직 셀 들 의 동작 을 제어 하 기 위한 제 어회 로 및 / 또는 전원 회로 를 포함 할 수 있 다 . 제 2 서브 칩 ( CH 2 ) 은 DRAM 이나 플래시 와 같 은 메모리 칩 일 수 있 다 . 제 2 집적회로 ( IC 2 ) 는 데이터 를 저장 하 기 위한 메모리 셀 들 , 상기 메모리 셀 들 의 동작 을 제어 하 기 위한 제 어회 로 및 / 또는 전원 회로 를 포함 할 수 있 다 .