제 1 구 동부 ( 14 ) 는 제 1 전원 제어 신호 ( SAP 1 ) 에 응답 하 여 오버드라이브 전압 ( VDD ) 을 제 1 전원 라인 ( CSP ) 에 인가 하 는 NMOS 트랜지스터 ( N 12 ) 와 제 2 전원 제어 신호 ( SAP 2 ) 에 응답 하 여 코어 전압 ( VCORE ) 을 제 1 전원 라인 ( CSP ) 에 인가 하 는 NMOS 트랜지스터 ( N 13 ) 를 포함 한다 .