도 2 을 참조 하 면 , 출력 구동회 로 ( 100 ) 의 동작 은 다음 과 같 다 . 예 를 들 어 , 입력 노드 ( Q ) 에 하이 레벨 의 데이터 가 들어온다고 가정 하 자 . 제 1 출력 회로 ( 110 ) 에 입력 되 는 데이터 ( DATA ) 는 제 1 패스 를 통하 여 전달 되 어 엔 모스 트랜지스터 ( N 2 ) 를 턴 온 시킨다 . 여기 서 제 1 패스 는 제 1 출력 회로 ( 110 ) 의 인버터 들 ( 112 , 113 ) 에 의해 형성 된다 . 제 2 출력 회로 ( 110 ) 에 입력 되 는 데이터 ( DATA ) 는 제 2 패스 를 통하 여 전달 되 어 엔 모스 트랜지스터 ( N 4 ) 을 턴 온 시킨다 . 여기 서 제 2 패스 는 제 2 출력 회로 ( 120 ) 의 지연 회로 ( 121 ) 및 인버터 들 ( 122 , 123 ) 에 의해 형성 된다 . 지연 회로 ( 121 ) 는 소정 의 시간 ( 예 를 들 어 200 ~ 300 ps ) 만큼 데이터 를 지연 시킨다 . 따라서 , 엔 모스 트랜지스터 ( N 4 ) 는 엔 모스 트랜지스터 ( N 2 ) 보다 소정 의 시간 만큼 지연 된 후 에 턴 온 된다 . 이때 엔 모스 트랜지스터 ( N 1 ) 및 엔 모스 트랜지스터 ( N 3 ) 의 게이트 에 하이 레벨 의 전압 ( Vg ) 이 인가 되 면 , 패드 ( PAD ) 의 전압 의 레벨 은 VTERM 에서 VTERM -( I * RTERM ) 으로 바뀐다 . 여기 서 전류 ( I ) 는 엔 모스 트랜지스터 ( N 2 ) 및 엔 모스 트랜지스터 ( N 4 ) 에 흐르 는 전류 들 의 합 이 다 . 전압 ( Vg ) 의 레벨 은 필요 한 전류 ( I ) 가 흐르 도록 제어 하 게 된다 .