상기 제 2 구간 에서 도 1 에 도시 된 화소 회로 는 도 3 b 에서 와 같 은 연결 구성 을 가지 게 된다 . 도 3 b 를 참조 하 면 , 상기 제 2 구간 에서 상기 제 4 및 제 5 박막 트랜지스터 ( T 4 , T 5 ) 가 턴 - 오프 ( turn - off ) 되 고 상기 제 2 및 제 3 박막 트랜지스터 ( T 2 , T 3 ) 가 턴 - 온 ( turn - on ) 된다 . 상기 제 2 박막 트랜지스터 ( T 2 ) 가 턴 - 온 ( turn - on ) 되 어 상기 제 2 노드 ( N 2 ) 에 는 전원 전압 ( Vdd ) 에서 상기 제 1 박막 트랜지스터 ( T 1 ) 의 문턱 전압 ( Vth ) 을 뺀 전압 값 인 제 1 전압 ( Vdd - Vth ) 이 셋 팅 되 고 , 상기 제 3 박막 트랜지스터 ( T 3 ) 가 턴 - 온 ( turn - on ) 되 어 상기 제 1 노드 ( N 1 ) 에 데이터 전압 ( Vdata ) 이 인가 된다 . 상기 캐 패 시터 ( C ) 에 는 상기 제 1 전압 ( Vdd - Vth ) 및 데이터 전압 ( Vdata ) 에 근거 한 전압 이 충전 된다 .