이때 , 게이트 전극 ( 250 ) 에 소정 의 전기 적 신호 가 인가 되 었 을 시 유기 반도체 층 ( 230 ) 내 에 형성 되 는 채널 이 소스 전극 및 드레 인 전극 ( 210 ) 각각 에 컨 택 되 는 것 을 확실히 하 기 위하 여 , 게이트 전극 ( 250 ) 의 가장자리 와 소스 전극 및 드레 인 전극 ( 210 ) 의 가장자리 는 중첩 되 도록 하 는 것 이 바람직 하 다 . 이 경우 , 고유 전 율 값 을 갖 는 게이트 절 연막 ( 270 ) 을 사용 하 게 되 면 결국 게이트 전극 ( 250 ) 과 소스 전극 및 드레 인 전극 ( 210 ) 이 중첩 되 는 부분 에서 발생 하 게 되 는 기생 커패시턴스 역시 증가 하 게 된다 . 따라서 게이트 절 연막 ( 270 ) 은 저 유전율 값 을 갖 는 물질 로 형성 하 는 것 이 바람직 하 다 .