상기 초기 동작 신호 ( init ) 가 인 에 이 블 되 면 , 상기 먹스 부 ( 930 ) 는 상기 위상 디 코딩 코드 ( phdec < 1 : n >) 를 차단 하 고 , 상기 초기 설정 코드 ( iniset < 1 : n >) 를 통과 시킨다 . 이 때 , 상기 래치 부 ( 940 ) 에 는 상기 지연 제어 코드 ( dlycnt < 1 : n >) 의 논리 값 이 ( 0 , 0 , ㆍㆍㆍ , 1 ) 로 설정 되 어 있 다 . 이 처럼 , 상기 파워 업 신호 ( pwrup ) 가 인 에 이 블 되 면 특정 한 코드 를 출력 하 는 상기 래치 부 ( 940 ) 의 구성 은 당업자 라면 용이 하 게 실시 할 수 있 는 기술 에 해당 한다 . 상기 래치 부 ( 940 ) 는 이후 상기 초기 설정 코드 ( iniset < 1 : n >) 가 입력 되 면 이 를 래치 하 여 상기 지연 제어 코드 ( dlycnt < 1 : n >) 로서 출력 한다 . 즉 , 상기 초기 동작 신호 ( init ) 가 정의 하 는 초기 동작 구간 동안 에 는 , 상기 초기 설정 코드 ( iniset < 1 : n >) 가 상기 지연 제어 코드 ( dlycnt < 1 : n >) 로서 출력 되 는 것 이 다 . 상기 지연 라인 ( 30 ) 은 상기 초기 설정 코드 ( iniset < 1 : n >) 에 응답 하 여 상기 기준 클럭 ( clk _ ref ) 과 상기 피드백 클럭 ( clk _ fb ) 의 위상차 를 최소 화 시키 기 위한 지연 시간 을 상기 기준 클럭 ( clk _ ref ) 에 부여 한다 .