상기 바이어스 생성 회로 에서 , 제 1 바이어스 전압 ( Vb 1 ) 은 제 4 전류 경로 ( I 4 ) 에 흐르 는 전류 에 상응 하 여 출력 되 며 , 제 2 바이어스 전압 ( Vb 2 ) 은 제 3 전류 경로 ( I 3 ) 에 흐르 는 전류 에 상응 하 여 출력 되 며 , 제 3 바이어스 전압 ( Vb 3 ) 은 제 6 전류 경로 ( I 6 ) 에 흐르 는 전류 에 상응 하 여 트랜지스터 ( P 14 ) 의 게이트 및 제 6 전류 경로 ( I 6 ) 의 어는 한 노드 로부터 출력 되 며 , 제 4 바이어스 전압 ( Vb 4 ) 은 제 5 전류 경로 ( I 5 ) 에 흐르 는 전류 에 상응 하 여 트랜지스터 ( N 12 ) 의 게이트 및 제 5 전류 경로 ( I 5 ) 의 어느 한 노드 로부터 출력 되 며 , 제 5 바이어스 전압 ( Vb 5 ) 은 제 8 전류 경로 ( I 8 ) 에 흐르 는 전류 에 상응 하 여 출력 되 며 , 제 6 바이어스 전압 ( Vb 5 ) 은 제 7 전류 경로 ( I 7 ) 에 흐르 는 전류 에 상응 하 여 출력 되 는 전압 이 다 .