HW 흐름 제어 하 에 , 전혀 레지스터 액세스 가 요구 됨 이 없이 , 단지 클럭 , 리셋 , 및 어 드레스 [ 4 : 0 ] 만 을 사용 하 여 완전 한 스크램블러 동작 이 제어 될 수 있 다 . 이것 은 일단 스크램블러 레지스터 가 구성 되 면 전형 적 인 동작 모드 이 다 . 기본 스크램블 링 동작 은 예 를 들 어 다음 방식 으로 달성 될 수 있 다 . 초기 에 , 스크램블러 구성 레지스터 가 셋 업 되 고 , 이어서 HW 흐름 제어 모드 로 전환 된다 . 액세스 될 초기 5 비트 메모리 페이지 어드레스 가 어드레스 입력 버스 에 제시 된다 . 이어서 , RST 펄스 가 발현 되 었 을 때 , 어 드레스 입력 버스 로부터 페이지 시작 키 번호 레지스터 가 로딩 되 고 , 시드 ( 즉 , 시드 레지스터 로부터 내용 들 ) 이 시프 터 에 로딩 된다 . 클럭 전이 들 에서 , 스크램블러 는 스크램블 되 지 않 은 데이터 를 데이터 입력 포트 로부터 인출 하 여 , 데이터 를 스크램블 하 고 , 스크램블 된 데이터 를 데이터 출력 포트 에 출력 하 고 , 구성 이 리셋 에 의해 변경 될 때 까지 계속 하 여 이러 한 식 으로 동작 한다 . 일부 실시 예 에서 , 스크램블러 에 의한 사용 을 위해 정확 한 스크램블 링 키 를 계산 하 기 위해서 비트 - 직렬 시프 터 를 프리 - 클럭 하 기 위해 다수 의 클럭 전이 들 이 요구 될 수 도 있 다 . 일반 적 인 동작 은 언 - 스크램블 링 에서 도 동일 하 다 .