도 3 b 를 참조 하 면 , 상기 절 연막 ( 22 a ′), 도전 막 ( 22 b ′) 및 박막 ( 22 c ′) 을 순차 적 으로 형성 한 후 , 패 터닝 을 수행 한다 . 그 결과 , 상기 반도체 기판 ( 20 ) 의 액티브 영역 상부 에 는 게이트 절 연막 ( 22 a ) , 게이트 도전 막 ( 22 b ) 및 하드 마스크 막 ( 22 c ) 을 포함 하 는 게이트 패턴 ( 22 ) 이 형성 된다 . 그리고 , 상기 패 터닝 에서 는 언급 한 박막 ( 22 c ) 을 식각 마스크 로 사용 한다 . 만약 , 상기 박막 ( 22 c ) 을 생략 할 경우 에 는 포토레지스트 패턴 을 식각 마스크 로 사용 하 는 패 터닝 을 수행 한다 .