버퍼 회로 ( 520 ) 는 , 반전 게이트 ( INV 3 ) , 반전 게이트 ( INV 4 ) , 트랜지스터 ( P 2 ) 및 트랜지스터 ( P 4 ) 를 포함 한다 . 반전 게이트 ( INV 3 ) 는 , 논리 판정 회로 ( 510 ) 에 결합 되 고 , 판정 신호 ( D [ m ] ) 를 수신 해 , 반전 ( 反轉 ) 판정 신호 ( BD [ m ] ) 를 생성 한다 . 반전 게이트 ( INV 4 ) 는 , NAND 게이트 ( INV 3 ) 에 결합 되 고 , 반전 판정 신호 ( BD [ m ] ) 를 수신 하 여 버퍼 경유 판정 신호 ( DB [ m ] ) 를 생성 한다 . 트랜지스터 ( P 2 ) 는 , 반전 게이트 ( INV 4 ) 에 결합 되 고 , 트랜지스터 ( P 2 ) 의 제 1 단 은 , 전원 전압 ( VINT ) 을 수신 하 고 , 트랜지스터 ( P 2 ) 의 제 어단 은 , 제 1 기입 인 에 이 블 신호 ( EFWRTACT ＿ t ) 를 수신 하 고 , 트랜지스터 ( P 2 ) 의 제 2 단 은 , 반전 게이트 ( INV 4 ) 의 전 원단 에 결합 된다 . 트랜지스터 ( N 4 ) 는 , 반전 게이트 ( INV 4 ) 에 결합 되 고 , 트랜지스터 ( N 4 ) 의 제 1 단 은 , 반전 게이트 ( INV 4 ) 의 접 지단 에 결합 되 고 , 트랜지스터 ( N 4 ) 의 제 어단 은 , 제 2 기입 인 에 이 블 신호 ( EFWRTACT ＿ c ) 를 수신 하 고 , 트랜지스터 ( N 4 ) 의 제 2 단 은 그라운드 전압 ( VSS ) 에 결합 된다 .