전자 제품 이 점점 축소 될수록 여러 개 의 칩 을 하나 의 시스템 패키지 로 집적 하 는 것 이 바람직 하 다 . 개별 적 으로 분리 되 어 있 던 칩 들 을 하나 의 패키지 로 집적 함 으로써 생산비 를 상당히 절감 할 수 있 다 . 이러 한 방법 이 비록 선호 되 긴 하 지만 , 다른 칩 과 패키지 를 지닌 웨이퍼 ( wafer ) 를 박막 공정 기술 ( thin film processing techniques ) 을 이용 해 칩 을 집적 하 는 것 은 상당히 힘든 과제 이 다 . 하나 의 실시 예 에서 , 오늘날 의 박막 공정 기술 은 SiPs 를 형성 할 때 사용 되 는 고가 의 특수 한 기판 재료 를 필요 로 한다 . 인쇄 회로 기판 도 기판 으로 사용 될 수 있 지만 , 이것 은 비교 적 으로 깨 지기 쉽 고 박막 공정 중 에 발생 하 는 높 은 온도 에 의해 손상 될 수 도 있 다 . 또한 집 적 회로 ( IC ) 칩 에 연결 되 어 있 는 종래 의 SiP 장치 는 대체로 2 D 배열 구도 로 제한 되 어 있 다 . 결과 적 으로 , 기판 에 직접 적 으로 결합 될 수 있 는 다수 의 IC 칩 은 기판 의 외형 ( geometry ) 에 따라 크 게 제한 될 수 있 다 . 최종 적 으로 부품 또는 추가 적 인 소자 가 기판 의 후면 에 종래 의 기술 을 이용 하 여 장착 될 시 , 상기 기판 내 의 전기 적 구조 에 부착 된 부품 을 전기 적 으로 연결 하 기 위해 쓰루 기판 비 아들 ( through substrate vias , TSVs ) 을 이용 하 게 된다 . TSVs 는 생산 하 기 어렵 고 비용 또한 높 다 . 그래서 이것 의 이용 은 완성 된 상기 소자 의 비용 을 상당히 증가 시킨다 .