도 7 을 참조 하 면 , 전형 적 메모리 어레이 ( 650 ) 가 도시 되 었 다 . 이 도면 은 세그먼트 한 워드 라인 배열 을 갖 는 3 차원 메모리 어레이 의 일부 를 도시 한 3 차 원도 이 다 . 각 워드 라인 은 메모리 어레이 의 적어도 하나 , 및 이 점 이 있 기 로 는 하나 이상 의 워 드 라인 층 의 하나 이상 의 워드 라인 세그먼트 들 에 의해 형성 된다 . 예 를 들 어 , 메모리 어레이 의 한 워드 라인 층 의 배치 된 워드 라인 세그먼트 ( 660 ) 에 의해서 , 그리고 또 다른 워드 라인 층 의 배치 된 워드 라인 세그먼트 ( 662 ) 에 의해서 , 제 1 워드 라인 이 형성 된다 . 워드 라인 세그먼트 들 ( 660 , 662 ) 은 수직 접속 ( 658 ) 에 의해 접속 되 어 제 1 워드 라인 을 형성 한다 . 수직 접속 ( 658 ) 은 바람직 하 게 는 또 다른 층 내 배치 된 ( 예 를 들 어 반도체 기판 내 ) 워드 라인 드라이버 장치 들 ( 632 , 634 ) 에 의 접속 경로 를 제공 한다 . 전역 행 디코더 ( 도시 되 지 않 음 ) 로부터 전역 행 선택 신호 RSEL 출력 ( 606 ) 은 어떤 때 에 는 워드 라인 세그먼트 들 ( 660 , 662 ) 을 장치 ( 634 ) 를 통해 , 디 코딩 된 소스 선택 버스 라인 XSELN ( 626 ) 에 결합 하 고 , 다른 어떤 때 에 는 장치 ( 632 ) 를 통해 워드 라인 세그먼트 들 ( 660 , 662 ) 을 , 디 코딩 된 역 소스 선택 버스 라인 XSELP ( 616 ) 에 결합 한다 . 제 2 워드 라인 을 형성 하 기 위해서 , 그리고 제 2 행 선택 RSEL 출력 ( 608 ) 에 결합 되 는 워드 라인 드라이버 회로 ( 642 , 644 ) 에 의 접속 경로 를 제공 하 기 위해서 , 수직 접속 ( 659 ) 에 의해 접속 되 는 워드 라인 세그먼트 들 ( 661 , 663 ) 이 도시 되 었 다 .