또 , 수지 절연 층 ( 22 ∼ 27 ) , 도체 층 ( 28 ) 및 IC 칩 접속 단자 ( 41 ) 에 대해서 도 상기 한 제 1 수지 절연 층 ( 21 ) 및 도체 층 ( 28 ) 과 같 은 수법 에 의해서 형성 하 여 제 1 수지 절연 층 ( 21 ) 상 에 적층 하 여 간다 . 또한 , 본 실시 형태 에서 는 제 1 수지 절연 층 ( 21 , 25 , 27 ) 에 대해서 도 제 2 수지 절연 층 ( 22 ∼ 24 , 26 ) 에 대해서 도 같 은 레이저 조사 조건 으로 비아 홀 ( 33 ) 을 형성 하 고 , 같 은 도금 조건 으로 비아 도체 ( 34 ) 를 형성 한다 . 이상 의 제조 공정 에 의해서 기재 ( 72 ) 상 에 적층 금속 시트 체 ( 74 ) , 수지 절연 층 ( 21 ∼ 27 ) , 도체 층 ( 28 ) 및 IC 칩 접속 단자 ( 41 ) 를 적층 한 적층 체 ( 80 ) 가 형성 된다 ( 도 6 참조 ) . 또한 , 적층 체 ( 80 ) 에 있 어서 적층 금속 시트 체 ( 74 ) 상 에 위치 하 는 영역 이 다층 배선 기판 ( 10 ) 의 배선 적층 부 ( 30 ) 가 되 는 부분 이 다 .