도 2 를 계속 참고 하 면 , L 2 는 하부 전극 ( BE ) , MJT 스택 , 및 상부 전극 ( TE ) 을 포함 하 는 MRAM 셀 의 높이 를 나타낸다 . 일반 적 으로 , 인접 한 층 들 내 금속 배선 들 간 의 수직 거리 는 MRAM 셀 을 형성 하 기 위해 이용 가능 한 최대 공간 이 다 . 따라서 , 층 x 내 MRAM 셀 은 반드시 , 금속 배선 들 ( Mx 및 Mx - 1 ) 내 에 포함 된다 . 그러나 , 도 2 에 도시 된 바 와 같이 , 이 이용 가능 한 수직 공간 은 또한 , 비 아들 , 절연 층 들 , 및 공통 IMD 층 과 같 은 엘리먼트 들 에 의해 공유 된다 . 이러 한 엘리먼트 들 이 차지 하 는 수직 공간 을 설명 하 면 , L 1 은 MRAM 셀 을 위해 이용 가능 한 금속 층 들 간 의 유효 수직 공간 을 나타낸다 . 테크놀러지 스케일링 에서 의 경향 들 은 층 들 간 의 수직 공간 이 신속 하 게 축소 하 고 있 다는 것 을 드러낸다 . 그러나 , 앞서 언급 한 바 와 같이 , 캡 층 의 두께 는 동일 한 레이트 로 스케일링 다운 되 지 않 고 스케일링 레이트 는 더 느리 다 . 또한 , 도시 된 바 와 같이 , 하부 전극 ( BE ) 에 의해 도입 된 기계 적 응력 의 균형 을 유지 하 기 위해서 이중층 절연 구조 가 사용 될 수 있 으며 , 이 는 이용 가능 한 공간 에 추가 적 인 제약 들 을 부과 한다 .