특히 , 본 실시 예의 에스램 소자 는 종래 의 넓 은 소자 분리 막 을 제거 하 고 웰 분리 법 을 적용 하 며 , NMOS ( 20 a ) 와 PMOS ( 20 b ) 의 활성 영역 ( 23 ) 을 서로 연결 한다 . 따라서 활성 영역 ( 23 ) 의 양쪽 끝 부위 또는 꺾인 부위 에 있 던 종래 의 컨 택 을 넓 은 부위 의 활성 영역 ( 23 ) 으로 옮길 수 있 다 . 이 에 따라 활성 영역 과 컨 택 의 공정 마진 을 확보 하 는 것 이 가능 해 지 며 , 누설 전류 , 대기 전류 등 의 전기 적 특성 을 개선 하 여 에스램 소자 의 수율 을 향상 시킬 수 있 다 .