즉 , 비트 선 ( BL ) 은 , 선택 트랜지스터 ( 180 ) 을 통하 여 , 제 1 행 째 의 메모리 셀 ( 190 ) 의 트랜지스터 ( 160 ) 의 드레 인 전극 과 전기 적 으로 접속 된다 . 또한 , 소스 선 ( SL ) 은 , 선택 트랜지스터 ( 182 ) 를 통하 여 , 제 m 행 째 의 메모리 셀 ( 190 ) 의 트랜지스터 ( 160 ) 의 소스 전극 과 전기 적 으로 접속 된다 . 또한 , 제 1 신호선 ( S 1 ) 은 , 모든 트랜지스터 ( 162 ) 의 드레 인 전극 과 전기 적 으로 접속 되 고 , 제 k 열째 ( k 는 1 이상 n 이하 의 자연수 ) 의 신호선 ( S 2 _ k ) 은 , 제 k 열째 의 메모리 셀 ( 190 ) 의 트랜지스터 ( 162 ) 의 게이트 전극 과 전기 적 으로 접속 되 고 , 제 k 행 째 의 워드 선 ( WL ) 은 , 제 k 행 째 의 메모리 셀 ( 190 ) 의 용량 소자 ( 164 ) 의 전극 의 한쪽 과 전기 적 으로 접속 된다 .