" 상기 제 2 소자 반도체 패턴 ( 200 a ') 에 제 3 서브 셀 스트링 을 형성 한다 . 상기 제 3 서브 셀 스트링 은 서로 직렬 로 연결 된 복수 의 제 3 셀 트랜지스터 를 포함 한다 . 상기 제 3 셀 트랜지스터 들 은 제 3 셀 게이트 패턴 들 ( 120 "") 및 그것 들 의 양측 의 제 2 소자 반도체 패턴 ( 200 a ') 에 형성 된 제 3 셀 소스 / 드레 인 영역 들 ( 135 c """," 135 ca """," 135 cb "") 을 포함 한다 . 상기 제 2 스트링 근접 플러그 ( 137 a ') 위 에 형성 된 제 3 셀 소스 / 드레 인 영역 ( 135 ca "") 을 제 3 스트링 근접 단자 ( 135 ca "") 라 정의 하 고 "," 상기 제 2 접지 근접 플러그 ( 137 b ') 위 에 형성 된 제 3 셀 소스 / 드레 인 영역 ( 135 cb "") 을 제 3 접지 근접 단자 ( 135 cb "") 라 정의 한다 . "