감지 증폭기 ( 206 ) 는 디 지트 라인 ( 205 - 1 ( D ) 및 205 - 2 ( D ) _) 을 평형 화 하 도록 구성 될 수 있 는 평형 화 회로 ( equilibration circuitry ) ( 214 ) 를 더 포함 할 수 있 다 . 이 예시 에서 , 평형 화 회로 ( 214 ) 는 디 지트 라인 ( 205 - 1 ( D ) 및 205 - 2 ( D ) _) 사이 에 연결 된 트랜지스터 ( 224 ) 를 포함 한다 . 평형 화 회로 ( 214 ) 는 평형 화 전압 , 가령 , VDD / 2 - 여기 서 VDD 는 어레이 와 연관 된 서플라이 전압 임 - 에 연결 되 는 제 1 소스 / 드레 인 영역 을 각각 갖 는 트랜지스터 ( 225 - 1 및 225 - 2 ) 를 더 포함 한다 . 트랜지스터 ( 225 - 1 ) 의 제 2 소스 / 드레 인 영역 이 디 지트 라인 ( 205 - 1 ( D ) ) 에 연결 될 수 있 고 , 트랜지스터 ( 225 - 2 ) 의 제 2 소스 / 드레 인 영역 이 디 지트 라인 ( 205 - 2 ( D ) _) 에 연결 될 수 있 다 . 트랜지스터 ( 224 , 225 - 1 , 및 225 - 2 ) 의 게이트 가 함께 연결 되 고 , 평형 화 ( EQ ) 제어 신호 라인 ( 234 ) 에 연결 될 수 있 다 . 따라서 , EQ 를 활성 화 하 는 것 이 트랜지스터 ( 224 , 225 - 1 , 및 225 - 2 ) 를 활성 화 하 며 , 이 는 효과 적 으로 디 지트 라인 ( 205 - 1 ( D ) 및 205 - 2 ( D ) _) 을 함께 쇼 팅 하 고 평형 화 전압 , 가령 , VCC / 2 으로 쇼 팅 한다 .