도 1 의 회로 가 텔레 커뮤니케이션 칩 , 필드 프로그램 형 게이트 어레이 ( field programmable gate arrays ) , 및 차동 출력 드라이버 들 을 구비 한 다른 디바이스 들 을 포함 하 는 ASIC 과 같 은 집 적 회로 내 에 구현 된다면 , 어떤 애플리케이션 들 에서 는 내부 전압 소스 ( VDD ) 를 위해 낮 은 전압 을 사용 하 는 것 이 바람직 할 것 이 다 . 예 를 들 어 , 1 . 8 볼트 의 전압 레벨 이 어떤 집 적 회로 들 에서 는 일반 적 인 것 일 수 있 다 . 도 1 의 회로 와 같 은 듀얼 모드 차동 출력 드라이버 에서 는 , VDD 에 대해 낮 은 전압 이 공급 되 면서 스위치 들 ( 122 , 124 ) 에 대해 특정 타입 의 스위칭 디바이스 들 이 사용 될 때 , 특정 동작 모드 들 은 문제 가 된다 . 예 를 들 어 , VDD 를 위해 1 . 8 볼트 가 공급 되 며 , 스위치 들 ( 122 , 124 ) 을 위해 NMOS 트랜지스터 들 이 사용 된다면 , LVDS 모드 에서 회로 ( 100 ) 의 동작 은 불 가능 해질 것 이 다 . 구체 적 으로 , 스위치 들 ( 122 , 124 ) 이 턴 오프 되 며 , 따라서 , LVDS 모드 에서 의 동작 을 위해 필요 한 전류 소스 들 ( 118 , 120 ) 이 출력 부 ( 112 , 114 ) 에 연결 되 지 않 는다 . 이 는 NMOS 디바이스 들 의 게이트 와 소스 사이 에서 발생 하 는 낮 은 전압 이 , 결과 적 으로 전류 소스 들 ( 118 , 120 ) 로부터 출력 부 ( 112 , 114 ) 로 , 그리고 이 에 따라 종단 저항 ( 130 ) 으로 , 어떠 한 전류 도 흐르 지 못하 게 하 기 때문 이 다 . 따라서 , 출력 전압 스윙 이 야기 되 지 않 으며 적절 한 시그널 링 이 발생 되 지 않 는다 .