위 에서 논의 된 바 와 같이 , 본 개시 내용 의 실시 예 들 은 , 3 차원 메모리 디바이스 들 , 및 캐리어 기판 을 소스 층 및 콘 택 구조물 들 로 대체 함 으로써 접합 된 3 차원 메모리 디바이스 들 을 형성 하 는 방법 들 에 관한 것 이 며 , 이 들 의 다양 한 양태 들 이 아래 에 기술 된다 . 본 개시 내용 의 실시 예 들 은 다중 레벨 메모리 구조물 을 포함 하 는 다양 한 구조물 들 을 형성 하 기 위해 사용 될 수 있 으며 , 그 의 비 제한 적 인 예 들 은 복수 의 NAND 메모리 스트링 들 을 포함 하 는 3 차원 모놀리식 메모리 어레이 디바이스 들 과 같 은 반도체 디바이스 들 을 포함 한다 . 본 개시 내용 의 실시 예 들 은 메모리 다이 를 포함 하 는 다수 의 반도체 다이 들 의 접합 된 조립 체 를 형성 하 는 데 사용 될 수 있 다 . 수직 NAND 스트링 들 에서 메모리 셀 들 의 기록 , 판독 , 및 소거 동작 들 을 수행 하 는 데 사용 되 는 지원 회로 부 ( 주변 또는 드라이버 회로 부로 도 지칭 됨 ) 는 3 차원 메모리 디바이스 와 동일 한 기판 상 에 형성 된 CMOS 디바이스 들 에서 구현 될 수 있 다 . 그러 한 디바이스 들 에서 , 설계 및 제조 고려 사항 은 , 3 차원 메모리 디바이스 의 제조 동안 부수 적 인 열 순환 및 수소 확산 으로 인한 CMOS 디바이스 들 의 열화 가 지원 회로 부 의 성능 에 심각 한 제약 을 가 한다는 것 이 다 . 다양 한 실시 예 들 은 3 차원 메모리 디바이스 를 위한 고 성능 지원 회로 부 를 제공 하 는 방법 들 을 포함 한다 . 다양 한 실시 예 들 은 종래 의 방법 들 보다 구현 하 기 에 더 쉬운 소스 층 을 3 차원 메모리 디바이스 들 에서 제공 하 는 방법 들 을 포함 한다 .