제 1 TFT ( 106 ) 는 게이트 라인 ( 102 ) 에 접속 된 게이트 전극 ( 108 a ) 과 , 데이터 라인 ( 104 ) 에 접속 된 소스 전극 ( 110 a ) 과 , 화소 전극 ( 118 ) 에 접속 된 드레 인 전극 ( 112 a ) 과 , 게이트 전극 ( 108 a ) 과 중첩 되 고 소스 전극 ( 110 a ) 과 드레 인 전극 ( 112 a ) 사이 에 채널 을 형성 하 는 활성 층 ( 114 a ) 을 구비 한다 . 활성 층 ( 114 a ) 은 소스 전극 ( 110 a ) 및 드레 인 전극 ( 112 a ) 과 부분 적 으로 중첩 되 게 형성 되 고 소스 전극 ( 110 a ) 과 드레 인 전극 ( 112 a ) 사이 의 채널 부 를 더 포함 한다 . 활성 층 ( 114 a ) 위 에 는 소스 전극 ( 110 a ) 및 드레 인 전극 ( 112 a ) 과 오 믹 접촉 을 위한 오 믹 접촉 층 ( 148 a ) 이 더 형성 된다 . 여기 서 , 통상 적 으로 활성 층 ( 114 a ) 및 오 믹 접촉 층 ( 148 a ) 을 반도체 패턴 ( 145 a ) 이 라 명명 한다 .