이 후 , 도 5 n 내지 도 5 p 에서 설명 한 과정 을 수행 하 여 , 채널 홀 ( CHH ) 내 에 전하 저 장막 ( 230 ) 및 블로킹 유전 막 ( 225 ) 을 덮 는 터널 링 유전 막 ( 140 ) , 터널 링 유전 막 ( 140 ) 및 반도체 패턴 ( 도 21 의 120 ) 을 덮 는 채널 막 ( 150 ) , 및 채널 막 ( 150 ) 상 에 채널 홀 ( CHH ) 을 채우 는 매립 절 연막 ( 156 ) 을 순차 적 으로 형성 한다 . 이후 복수 의 희생 막 ( PL ) 을 제거 한 공간 을 채우 는 복수 의 워드 라인 구조물 ( 도 22 의 WS ) 를 형성 하 여 , 집적회로 소자 ( 200 ) 를 형성 할 수 있 다 .