제 2 서브 로우 디코더 ( 2 B ) 에 포함 된 패스 트랜지스터 들 ( PT 4 ~ PT 6 ) 의 드레 인 들 에 는 제 1 내지 제 3 컨트롤 게이트 라인 들 ( SG , CG 1 , CG 2 ) 이 각각 접속 될 수 있 다 . 제 3 서브 로우 디코더 ( 2 C ) 에 포함 된 패스 트랜지스터 들 ( PT 7 ~ PT 9 ) 의 드레 인 들 에 는 제 1 내지 제 3 컨트롤 게이트 라인 들 ( SG , CG 1 , CG 2 ) 이 각각 접속 될 수 있 다 . 제 1 서브 로우 디코더 ( 2 A ) 에 포함 된 패스 트랜지스터 들 ( PT 1 ~ PT 3 ) 의 드레 인 들 에 는 제 4 내지 제 6 컨트롤 게이트 라인 들 ( CG 3 , CG 4 , DG ) 이 각각 접속 될 수 있 다 .