도 13 을 참조 하 면 , 디바이스 영역 ( 100 ) 내 의 구조 가 몇몇 예시 적 인 실시 예 에 따라 이하 와 같이 설명 된다 . 디바이스 영역 ( 200 ) 내 의 구조 는 본질 적 으로 동일 한 프로 파일 을 가질 수 도 있 고 , 따라서 프로파일 은 재차 설명 되 지 않 는다 . 본 개시 내용 의 몇몇 실시 예 에 따르 면 , 돌출 반도체 핀 ( 126 ', 226 ') 의 시닝 에 있 어서 , STI 영역 ( 22 ) 은 약간 리세 싱 될 수 도 있 고 , STI 영역 ( 22 ) 의 리세 싱 된 부분 에서 돌출 반도체 핀 ( 126 ', 226 ') 의 부분 의 측벽 이 또한 노출 된다 . 돌출 반도체 핀 ( 126 ', 226 ') 의 새롭 게 노출 된 측벽 이 또한 에칭 되 어 , 전이 영역 ( 126 T ) 을 형성 한다 . 전이 영역 ( 126 T ) 의 측벽 은 돌출 반도체 핀 ( 126 ') 및 하위 에 있 는 반도체 스트립 ( 126 ) 의 상부 의 측벽 보다 덜 경사 진다 . 몇몇 실시 예 에 따르 면 , 전이 영역 ( 126 T ) 의 측벽 의 경사각 ( θ 1 ) 은 약 5 ° 내지 약 85 ° 의 범위 이 다 . 전 이각 ( θ 2 ) 은 약 95 ° 내지 약 175 ° 의 범위 이 다 . 돌출 핀 ( 126 ') 의 상부 의 측벽 ( SW 1 ) 은 반도체 스트립 ( 126 ) 의 측벽 ( SW 2 ) 의 제 2 평면 ( P 2 ) 에 평행 한 제 1 평면 ( P 1 ) 에 있 을 수 도 있 다 . 돌출 반도체 핀 ( 126 ') 은 각각 의 측 에서 양 ( Δ W ) 만큼 트리밍 될 수 도 있 는데 , 트리밍 량 ( Δ W ) 은 약 0 . 2 nm 내지 약 30 nm 의 범위 이 다 . 전이 영역 ( 126 T ) 의 높이 ( H 3 ) 는 0 . 5 * Δ W 이상 및 약 5 * Δ W 이하 일 수 도 있 다 . 핀 - 시닝 후 에 , 핀 폭 ( Wm 1 ') 은 약 2 nm 내지 약 50 nm 의 범위 일 수 도 있 다 . STI 영역 ( 22 ) 의 높이 ( H 1 ) 는 약 30 nm 내지 약 100 nm 의 범위 일 수 도 있 다 . 핀 높이 ( H 2 ) 는 약 5 nm 내지 약 100 nm 의 범위 일 수 도 있 다 . 반도체 스트립 ( 126 ) 의 저부 폭 ( Wb ) 은 약 2 . 2 nm 내지 약 80 nm 의 범위 일 수 도 있 다 .