도 1 은 , 쓰루 - 칩 비아 기술 을 사용 하 여 제조 한 종래 의 멀티 - 칩 스택 이나 멀티 - 칩 장치 ( 100 ) 의 부분 평면도 ( 102 ) 및 횡단면 도 ( 104 ) 를 도시 한다 . 평면도 ( 102 ) 에 는 , 다수 의 신호 패드 ( A 1 - A 6 및 B 1 - B 6 ) 가 도시 되 며 , 이 들 은 내 외부 신호 의 칩 으로 의 연결 을 용이 하 게 한다 . 비아 자체 는 이 평면도 에서 도시 되 어 있 지 않 다 . 횡단면 도 ( 104 ) 는 평면도 의 라인 ( A - A ) 을 따라 취한 것 이 다 . 도 1 에 사용 한 쓰루 칩 비아 방법 은 공통 입력 또는 출력 연결 , 또는 평행 연결 에 관한 것 이 다 . 때문 에 , 제조 시 의 유일 한 실제 적 문제 는 깨끗 한 구멍 을 얼마나 깊 게 뚫 어서 동일 한 핀 을 공통 연결 로서 서로 연결 할 수 있 게 하 는 지 었 다 . 동일 한 메모리 칩 중 의 멀티 - 드롭 연결 인 경우 , 각 칩 의 정렬 은 중요 해서 , 모든 칩 은 , 멀티 - 칩 패 키 징 을 위한 본딩 와이어 연결 에서 필요 한 패드 스 페이서 없이 도 정렬 되 게 된다 .