또한 , 본 발명 에서 는 제 2 소스 전극 ( 116 ) 이 데이터 배선 ( 103 ) 과 전기 적 으로 단선 되 어 있 고 ( 오버랩 된 구조 ) , 제 2 소스 전극 ( 116 ) 의 양측 가장자리 가 각각 제 2 게이트 전극 ( 101 b ) 과 리페 어 패턴 ( 220 ) 에 소정 부분 오버랩 되 도록 형성 된다 . 이것 은 제 1 게이트 전극 ( 101 a ) , 제 1 소스 전극 ( 106 ) 및 제 1 드레 인 전극 ( 112 ) 이 리 페어 로 절단 되 는 경우 제 2 소스 전극 ( 116 ) 과 리페 어 패턴 ( 220 ) 및 데이터 배선 ( 103 ) 을 전기 적 으로 연결 시켜 제 2 소스 전극 ( 116 ) , 제 2 드레 인 전극 ( 113 ) 및 제 2 게이트 전극 ( 101 b ) 을 TFT 로 사용 하 기 위해서 이 다 .