먼저 시점 t 1 에서 제 1 클럭 신호 ( clk ) 와 개시 신호 ( flmup ) 가 동기 되 어 로우 레벨로 첫 번 째 시프트 레지스터 ( SR 1 ) 의 제 1 구 동부 ( sub 1 - SR 1 ) 에 전달 되 면 트랜지스터 M 2 가 턴 온 되 고 동시 에 제 1 전원 전압 ( VGH ) 가 전달 된 트랜지스터 M 1 이 턴 오프 된다 . 그러면 제 2 클럭 신호 ( clkb ) 의 펄스 레벨 에 따라 제 1 중간 출력 신호 ( UP [ 1 ] ) 가 출력 된다 . 따라서 시점 t 2 에서 로우 레벨 의 제 1 중간 출력 신호 ( UP [ 1 ] ) 가 출력 된다 . 그러면 상술 한 바 와 같이 로우 레벨 의 제 1 중간 출력 신호 ( UP [ 1 ] ) 가 버퍼 부 ( B - SR 1 ) 에 전달 되 어 트랜지스터 M 11 , M 12 를 턴 온 시켜 트랜지스터 M 16 을 제 1 전원 전압 ( VGH ) 의 고전 위 전압 에 의해 오프 시키 고 , 동시 에 트랜지스터 M 15 를 통해 제 1 전원 전압 ( VGH ) 의 하이 레벨 전압 을 첫 번 째 시프트 레지스터 의 출력 신호 ( OUT [ 1 ] ) 로 발생 시킨다 .