플래시 메모리 의 프로그래밍 또는 삭제 에서 의 시간 편차 의 문제 , 및 메모리 제어기 에 의해 큰 타임아웃 시간 이 이용 되 는 이유 는 플래시 메모리 를 프로그래밍 및 삭제 하 는 데 통상 적 으로 이용 되 는 단계 및 플래시 메모리 의 설계 의 아 티 팩 트이 다 . 이 와 관련 하 여 , " 플래시 메모리 는 일반 적 으로 청크 단위 로 프로그래밍 또는 삭제 되 고 ; NOR - 기반 플래시 메모리 는 통상 적 으로 "" 블록 "" 단위 로 삭제 되 고 다수 의 바이트 증분 단위 로 프로그래밍 되 는 반면 "," NAND - 기반 플래시 메모리 는 통상 적 으로 블록 단위 로 삭제 되 고 "" 페이지 "" 단위 로 프로그래밍 되 는데 ", 여기 서 각 페이지 는 블록 의 추가 서브 디비전 이 다 . 이 들 트랜잭션 은 보통 , 제 어 전압 을 인가 하 여 전극 과 플로팅 게이트 사이 에서 전자 가 터널 링 되게 함 으로써 수행 된다 . 오버 - 프로그래밍 으로 알려진 상태 를 피하 기 위해 , 셀 은 통상 적 으로 반복 된 프로그램 검증 사이클 ( 즉 , 다수 의 반복 ) 에서 프로세싱 되 고 ; 처음 에 는 , 제 어 게이트 에 비교 적 작 은 전압 이 인가 되 고 , 각 셀 에 대해 정확 한 삭제 또는 프로그래밍 이 검사 되 며 ; 성공 이 검사 되 지 않 은 셀 에 대해서 는 , 이후 제어 전압 이 증가 하 고 , 요청 된 비트 모두 가 프로그래밍 될 때 까지 임의 의 이전 사이클 동안 에 올바르 게 삭제 또는 프로그래밍 되 지 않 은 셀 에 대해 이 프로세스 는 반복 된다 . 최대 전압 에 도달 하 고 , 몇몇 셀 이 올바르 게 프로그래밍 되 지 않 으면 , 메모리 의 유닛 ( 예 를 들 어 , " 블록 또는 페이지 ) 은 때때로 "" 불량 "" 으로 마킹 되 어 바이패스 된다 . 요청 되 는 반복 횟수 ( 즉 ", 프로그램 검증 사이클 ) 및 요청 되 는 프로그래밍 시간 은 메모리 셀 별로 , 그리고 이 에 따라 페이지 별 로 , 블록 별 로 , 및 디바이스 별 로 다르 고 ; 각 셀 의 트랜잭션 및 오 차 가 임의 의 주어진 디바이스 내 에서 상이 하 기 때문 에 , 그리고 모델 및 제조자 에 따라 설계 가 달라지 기 때문 에 , 이 편차 가 발생 한다 .