패턴 화 된 비아 층 ( 165 ) 은 소스 전극 ( SEL ) 을 노출 하 는 컨 택 홀 을 노출 하 는 제 3 개 구부 ( OP 3 ) 및 패드 영역 ( PDA ) 의 게이트 도전 층 ( 130 ) 상부 의 패 시베이 션 층 ( 164 ) 을 노출 하 는 제 4 개 구부 ( OP 4 ) 를 포함 한다 . 제 3 개 구부 ( OP 3 ) 는 소스 전극 ( SEL ) 을 노출 하 는 패 시베이 션 층 ( 164 ) 의 컨 택 홀 과 함께 제 3 컨 택 홀 ( CNT 3 ) 을 구성 할 수 있 다 . 일 실시 예 에서 , 제 3 개 구부 ( OP 3 ) 의 폭 은 소스 전극 ( SEL ) 을 노출 하 는 컨 택 홀 보다 클 수 있 고 , 제 4 개 구부 ( OP 4 ) 의 폭 은 도 12 의 공정 을 통해 두께 가 감소 한 패드 영역 ( PDA ) 의 층간 절 연막 ( 163 ) 영역 의 폭 보다 작 고 , 나아가 패드 영역 ( PDA ) 의 게이트 도전 층 ( 130 ) 의 폭 보다 작 을 수 있 지만 , 이 에 제한 되 는 것 은 아니 다 .