또한 , 본 발명 의 반도체 장치 에서 는 , 상기 반도체 층 은 , 반도체 기판 상 에 에피 택 셜 층 이 적층 되 어 있 고 , 상기 에 미터 영역 은 , 상기 에피 택 셜 층 에 만 형성 되 어 있 는 것 을 특징 으로 한다 . 따라서 , 본 발명 에서 는 , 에피 택 셜 층 심부 에 확산 폭 이 넓 은 에 미터 영역 을 형성 함 으로써 , 디바이스 사이즈 를 축소 할 수 있 다 .