상기 순서 를 반복 함 으로써 , 판독 한 메모리 셀 ( 202 ) 의 데이터 가 래치 회로 ( 912 ) ( x , 1 ) 내지 래치 회로 ( 912 ) ( x , k ) 에 유지 된다 . 데이터 가 “ 0 ” 내지 ’ i - 1 ” 또는 데이터 가 “ i ” 의 판정 이 끝나 면 , 판독 신호선 ( READ ) 의 전위 가 저 전위 ( VL ) 로 감소 되 어 트랜지스터 ( 902 ) 는 오프 상태 가 되 고 , 메모리 셀 ( 202 ) 의 신호선 ( SL ) 의 전위 도 저 전위 ( VL ) 로 감소 된다 . 또한 , 신호선 ( TRD ) 이 고전 위 ( VH ) 까지 상승 하 여 트랜지스터 ( 904 ) 는 각각 온 상태 가 된다 . 그리고 , 래치 회로 ( 912 ) ( x , 1 ) 내지 래치 회로 ( 912 ) ( x , k ) 에 유지 되 어 있 는 판독 데이터 가 신호선 ( RDB ) ( x , 1 ) 내지 신호선 ( RDB ) ( x , k ) 을 통과 하 여 신호선 ( RDA ) ( x , 1 ) 내지 신호선 ( RDA ) ( x , k ) 으로 각각 쌍 이 되 어 출력 된다 . 판독 데이터 의 출력 후 에 는 신호선 ( TRD ) 이 저 전위 ( VL ) 까지 감소 되 고 , 트랜지스터 ( 904 ) 는 각각 오프 상태 가 된다 . 한편 , 신호선 / TRD 의 전위 는 고전 위 ( VH ) 까지 상승 하 여 트랜지스터 ( 905 ) 는 각각 온 상태 가 되 고 , 신호선 ( RDA ) ( x , 1 ) 내지 신호선 ( RDA ) ( x , k ) 은 각각 접지 된다 ( 또는 저 전위 가 부여 된다 ) .