도 12 를 참조 하 면 , 먼저 도 5 를 참조 하 여 설명 한 바 와 같이 , 반도체 기판 ( 200 ) 위 에 패드 산화 막 ( 210 ) 을 형성 한다 . 다만 본 실시 예의 경우 , 패드 산화 막 ( 210 ) 의 두께 를 통상 의 두께 로 형성 할 수 있 다 . 다음 에 도 6 을 참조 하 여 설명 한 바 와 같이 , 트랜 치 소자 분리 막 ( 250 ) 을 형성 한 후 모트 습식 식각 ( moat wet etch ) 공정 을 수행 하 여 패드 질화 막 패턴 을 제거 하 고 , 이어서 패드 산화 막 패턴 ( 212 ) 의 노출 표면 에 대해 , SC - 1 세정액 을 이용 한 습식 세정 , HF 세정액 을 이용 한 습식 세정 및 H 2 O 2 세정액 을 이용 한 습식 세정 을 순차 적 으로 형성 한다 . 이때 본 실시 예 에서 는 , 도 9 에 나타낸 바 와 같이 , 상기 SC - 1 세정액 을 이용 한 습식 세정 , HF 세정액 을 이용 한 습식 세정 및 H 2 O 2 세정액 을 이용 한 습식 세정 으로 패드 산화 막 패턴 ( 212 ) 의 일부 를 제거 하 여 얇 은 두께 의 패드 산화 막 패턴 ( 212 ) 이 반도체 기판 ( 200 ) 의 활성 영역 표면 에 남 도록 한다 . 상기 습식 세정 에 의해 모트 습식 식각 과정 에서 발생 한 파티클 들 은 모두 제거 된다 . 다음 에 남 아 있 는 패드 산화 막 패턴 ( 212 ) 및 트랜 치 소자 분리 막 ( 250 ) 위 에 테오스 ( TEOS ) 산화 막 ( 222 ) 을 형성 한다 . 이 테오스 산화 막 ( 222 ) 은 대략 100 - 300 Å 의 두께 로 형성 한다 .