일반 적 으로 , 제 1 스레드 ( 112 ) 의 예외 처리 기 ( 122 ) 는 스레드 들 ( 112 및 114 ) 에 의해 공유 된 자원 과 관련 된 예외 를 처리 하 고 예외 가 처리 된 후 에 자원 에 대한 하드웨어 로크 를 언 로크 하 는 명령 들 을 패치 ( fetch ) 하 고 실행 할 수 있 다 . 특정 실시 예 에서 , 예외 처리 기 ( 122 ) 는 TLB 미쓰 이벤트 에 응답 하 기 위하 여 로직 및 프로세서 실행 가능 명령 들 을 포함 한다 . 예 를 들 어 , 제 1 스레드 ( 112 ) 가 예외 처리 기 ( 122 ) 를 개시 하 는 명령 을 제어 로직 회로 ( 106 ) 로부터 수신 한 후 에 , 예외 처리 기 ( 122 ) 는 제 1 스레드 ( 112 ) 의 하나 이상 의 상태 비트 들 을 설정 할 수 있 으며 제 1 스레드 ( 112 ) 가 감독 ( supervisor ) 모드 로 들어가 고 비 - 코어 메모리 ( 104 ) 로부터 의 명령 들 과 같 은 TLB 미쓰 예외 처리 명령 들 을 로드 하 도록 야기 할 수 있 다 . 예외 처리 기 ( 122 ) 는 TLB 미쓰 이벤트 로부터 의 복구 를 가능 하 게 하 는 명령 들 을 패치 하 고 실행 하 도록 동작 가능 할 수 있 다 . 예 를 들 어 , 예외 처리 기 ( 122 ) 는 TLB 미쓰 이벤트 를 트리거 시킨 요청 된 가상 어드레스 가 페이지 테이블 과 같 은 비 - 코어 메모리 자원 에 위치 하 도록 야기 하 는 명령 들 을 프로세스 할 수 있 다 . 예외 처리 기 ( 122 ) 는 가상 어드레스 의 변환 을 TLB ( 108 ) 로 기록 또는 프로그램 할 수 있 다 . 예외 처리 기 ( 122 ) 는 또한 예외 처리 모드 를 벗어나 도록 리턴 명령 을 실행 하 도록 구성 될 수 있 다 . 리턴 명령 은 스레드 ( 112 ) 를 비 - 예외 ( non - exception ) 상태 로 리턴 시키 도록 동작 가능 할 수 있 으며 제어 로직 회로 ( 106 ) 가 TLB 로크 표시기 ( 110 ) 를 언 로크 하 도록 요청 할 수 있 다 . 대안 적 으로 , 리턴 명령 은 언 로크 요청 을 제어 로직 회로 ( 106 ) 에 전송 함 없이 예외 상태 로부터 리턴 시 TLB 로크 표시기 ( 110 ) 를 언 로크 할 수 있 다 .