그러나 전술 한 바 와 같 은 종래 의 반도체 디바이스 테스트 시스템 에 따르 면 , 테스트 트레이 가 수직 으로 놓인 상태 에서 테스트 헤드 에 접촉 하 는 바 , 이 를 위해 수평 상태 의 테스트 트레이 를 수직 상태 로 반전 시키 기 위한 복잡 한 구조 의 테스트 트레이 반전 메카 니즘 이 필요 할 뿐 만 아니 라 큰 공간 이 필요 하 다는 문제점 이 있 었 다 . 나아가 , 1 회 에 테스트 할 수 있 는 테스트 트레이 의 수 가 2 개 에 불과 하 기 때문 에 공 간 이용 효율 이 현저 하 게 낮 을 뿐 만 아니 라 동일 한 개수 의 디바이스 를 테스트 하 는 데 소요 되 는 시간 이 상대 적 으로 길 어 진다고 하 는 문제점 이 있 었 다 . 무엇 보다 도 , 종래 의 반도체 디바이스 테스트 시스템 에 따르 면 , 한 번 에 테스트 되 는 반도체 디바이스 의 수 가 증가 함 에 따라 하이 픽스 보드 의 동시 접촉 수 가 많 아 져서 하이 픽스 보드 가 고가 로 됨 은 물론 제조 상 의 불량 이 날로 증가 하 는 추세 에 있 다 .