도 3 a 를 참조 하 면 , OCD / ODT 회로 ( 300 A ) 는 풀 업 회로 ( 310 A ) 와 풀 다운 회로 ( 320 A ) 를 포함 하 고 , 풀 업 회로 ( 310 A ) 는 전원 전압 ( VDDQ ) 에 연결 되 고 병렬 하 게 배치 되 는 다수 개 의 PMOS 트랜지스터 들 및 이 에 대응 하 여 배치 되 는 다수 의 풀 업 저항 들 ( RU 1 ~ RUa ) 을 포함 할 수 있 다 . 또한 , 풀 다운 회로 ( 320 A ) 는 접지 전압 에 연결 되 고 병렬 하 게 배치 되 는 다수 개 의 NMOS 트랜지스터 들 및 이 에 대응 하 여 배치 되 는 다수 의 풀 다운 저항 들 ( RD 1 ~ RDb ) 을 포함 할 수 있 다 . 데이터 출력 동작 시 , OCD / ODT 회로 ( 300 A ) 는 Voh 에 해당 하 는 로직 하이 레벨 을 갖 는 출력 데이터 ( Dout ) 를 생성 할 수 있 다 . 도 3 a 에서 는 풀 업 회로 ( 310 A ) 가 PMOS 트랜지스터 를 포함 하 고 풀 다운 회로 ( 320 A ) 가 NMOS 트랜지스터 들 포함 하 는 것 으로 도시 되 었 으나 , 본 발명 의 실시 예 는 이 에 국한 될 필요 가 없 다 . 일 예 로서 , 풀 업 회로 ( 310 A ) 및 풀 다운 회로 ( 320 A ) 각각 은 NMOS 트랜지스터 또는 PMOS 트랜지스터 를 포함 할 수 있 으며 , 또는 NMOS 트랜지스터 와 PMOS 트랜지스터 를 함께 포함 할 수 도 있 을 것 이 다 .