구체 적 으로 는 , 시프트 레지스터 의 초단 의 플립플롭 ( 59 ( 1 ) ) 은 , 클록 신호 ( SCCK ) 의 상승 및 하강 의 양쪽 에서 제어 신호 ( SVST ) 를 샘플링 하 여 그 결과 를 신호 ( Ss ( 1 ) ) 로서 출력 하 고 , 이 플립플롭 ( 59 ( 1 ) ) 의 다음 단 에 접속 된 플립플롭 ( 59 ( 2 ) ) 은 , 클록 신호 ( SCCK ) 의 상승 및 하강 의 양쪽 에서 플립플롭 ( 59 ( 1 ) ) 의 출력 신호 ( Ss ( 1 ) ) 를 샘플링 하 여 그 결과 를 신호 ( Ss ( 2 ) ) 로서 출력 한다 ( 도 14 의 E ) . 그리고 , 제 어 신호 ( SLATCH ) 가 고 레벨 일 때 에 , 래치 ( 60 ( 1 ) ) 는 , 플립플롭 ( 59 ( 1 ) ) 의 출력 신호 ( Ss ( 1 ) ) 를 샘플링 하 여 그 결과 를 신호 ( St ( 1 ) ) 로서 출력 하 고 , 래치 ( 60 ( 2 ) ) 는 , 플립플롭 ( 59 ( 2 ) ) 의 출력 신호 ( Ss ( 2 ) ) 를 샘플링 하 여 그 결과 를 신호 ( St ( 2 ) ) 로서 출력 한다 ( 도 14 의 F ) . 이 에 의해 , 신호 ( St ( 1 ) , St ( 2 ) ) 는 서로 같 은 파형 이 된다 . 다음 에 , 플립플롭 ( 59 ( 2 ) ) 의 다음 단 에 접속 된 플립플롭 ( 59 ( 3 ) ) 은 , 클록 신호 ( SCCK ) 의 상승 및 하강 의 양쪽 에서 플립플롭 ( 59 ( 2 ) ) 의 출력 신호 ( Ss ( 2 ) ) 를 샘플링 하 여 그 결과 를 신호 ( Ss ( 3 ) ) 로서 출력 하 고 , 이 플립플롭 ( 59 ( 3 ) ) 의 다음 단 에 접속 된 플립플롭 ( 59 ( 4 ) ) 은 , 클록 신호 ( SCCK ) 의 상승 및 하강 의 양쪽 에서 플립플롭 ( 59 ( 3 ) ) 의 출력 신호 ( Ss ( 3 ) ) 를 샘플링 하 여 그 결과 를 신호 ( Ss ( 4 ) ) 로서 출력 한다 ( 도 14 의 E ) . 그리고 , 제 어 신호 ( SLATCH ) 가 고 레벨 일 때 에 , 래치 ( 60 ( 3 ) ) 는 , 플립플롭 ( 59 ( 3 ) ) 의 출력 신호 ( Ss ( 3 ) ) 를 샘플링 하 여 그 결과 를 신호 ( St ( 3 ) ) 로서 출력 하 고 , 래치 ( 60 ( 4 ) ) 는 , 플립플롭 ( 59 ( 4 ) ) 의 출력 신호 ( Ss ( 4 ) ) 를 샘플링 하 여 그 결과 를 신호 ( St ( 4 ) ) 로서 출력 한다 ( 도 14 의 F ) . 이 에 의해 , 신호 ( St ( 3 ) , St ( 4 ) ) 는 , 서로 같 은 파형 이 됨 과 함께 , 신호 ( St ( 1 ) , St ( 2 ) ) 를 제어 신호 ( SLATCH ) 의 1 주 기분 만큼 지연 시킨 것 이 된다 .