일부 예시 에서 , t 4 보다 약간 의 시간 전 에 ( 가령 , t 3 내지 t 4 사이 에서 ) , 선택 된 디 지트 라인 ( 605 ) 이 래치 와 연결 될 수 있 는 감지 증폭기 와 연결 될 수 있 다 . 제 1 페이즈 동안 , 메모리 셀 에 저장 된 논리 상태 가 디 지트 라인 ( 605 ) 및 워드 라인 ( 610 ) 이 선택 되 는 것 을 기초 로 감지 될 수 있 다 . 예 를 들 어 , 메모리 셀 의 논리 상태 가 시간 t 4 에서 또는 그 근처 에서 감지 될 수 있 다 ( 가령 , 래치 에 저장 될 수 있 다 ) . 일부 예시 에서 , t 1 과 t 4 간 지속 시간 이 호스트 디바이스 가 활성 화 커맨드 를 발행 한 것 과 호스트 디바이스 가 읽 기 / 쓰 기 커맨드 를 발행 한 것 사이 의 클록 사이클 의 수 ( 가령 , tRCD ) 와 동일 할 수 있 다 . 일부 예시 에서 , 래치 는 메모리 셀 과 감지 증폭기 커패시터 ( 가령 , AMPCAP ) 간 에 공유 되 는 전하량 을 기초 로 논리 상태 를 감지 할 수 있 다 . 공유 된 전하 ( 가령 , AMPCAP 에 의해 메모리 셀 로 제공 되 는 전하 ) 의 양 이 임계 치 이상 인 경우 , 메모리 셀 이 제 1 논리 상태 ( 가령 , " 논리 "" 1 "") 를 저장 하 는 것 으로 결정 될 수 있 고 ", 공유 된 전하 의 양 이 임계 치 보다 낮 은 경우 , 메모리 셀 이 제 2 논리 상태 ( 가령 , " 논리 "" 0 "") 를 저장 하 는 것 으로 결정 될 수 있 다 . "