상부 상호 연결 구조물 ( 128 ) 은 상부 전극 ( 118 ) 과 접촉 하 기 위해 제 1 FeRAM 디바이스 ( 208 a ) 위 에 배치 된 상부 유전체 구조물 ( 126 ) 을 관통 하 여 연장 된다 . 일부 실시 예 들 에서 , 상부 상호 연결 구조물 ( 128 ) 은 하부 전극 ( 114 ) 의 윗면 ( 114 u ) 바로 위 에 있 는 위치 에서 상부 전극 ( 118 ) 과 접촉 할 수 있 다 . 일부 추가 적 인 실시 예 들 에서 , 상부 상호 연결 구조물 ( 128 ) 은 하부 전극 ( 114 ) 의 윗면 ( 114 u ) 의 외부 가장자리 에 횡 측 으로 걸쳐 있 는 ( straddle ) 위치 에서 상부 전극 ( 118 ) 과 접촉 할 수 있 다 . 또 다른 실시 예 들 에서 , 도 4 b 에서 도시 된 바 와 같이 , 집 적 칩 ( 402 ) 은 하부 전극 ( 114 ) 내 의 리세 스 바로 위 의 한정 된 위치 에서 상부 전극 ( 118 ) 과 접촉 하 는 상부 상호 연결 구조물 ( 128 ) 을 포함 한다 . 상부 상호 연결 구조물 ( 128 ) 을 하부 전극 내 의 리세 스 바로 위 에 있 는 위치 에서 상부 전극 ( 118 ) 과 접촉 시키 는 것 은 상부 상호 연결 구조물 ( 128 ) 을 형성 하 는 데 사용 되 는 리소그래피 공정 들 동안 오버레이 오 차 들 과 연관 된 위험 성 을 완화 시킬 수 있 음 을 이해 할 것 이 다 .