타이밍 컨트롤러 ( 110 ) 와 제 1 그룹 의 데이터 IC 들 ( D - IC 1 내지 D - IC 4 ) 을 각각 연결 하 는 제 1 그룹 의 데이터 전 송라 인 쌍 ( DLP 1 내지 DLP 4 ) 은 제 1 PCB ( 112 ) 에 배설 되 고 , 타이밍 컨트롤러 ( 110 ) 와 제 2 그룹 의 데이터 IC 들 ( D - IC 5 내지 D - IC 8 ) 을 각각 연결 하 는 제 2 그룹 의 데이터 전 송라 인 쌍 ( DLP 5 내지 DLP 8 ) 은 제 2 PCB ( 114 ) 에 배설 된다 . 타이밍 컨트롤러 ( 110 ) 는 클럭 을 데이터 에 삽입 하 고 클럭 이 삽입 된 데이터 를 데이터 전 송라 인 쌍 ( DLP 1 내지 DLP 8 ) 각각 을 통해 데이터 IC 들 ( D - IC 1 내지 D - IC 8 ) 각각 에 공급 하 므로 , 별도 의 클럭 전 송라 인 쌍 을 필요 로 하 지 않 는다 . 타이밍 컨트롤러 ( 110 ) 는 클럭 이 삽입 된 데이터 를 LVDS 또는 미니 - LVDS 방식 의 차동 신호 로 변환 하 여 직렬 전송 하 므로 데이터 전 송라 인 쌍 ( DLP 1 내지 DLP 8 ) 각각 은 차동 신호 를 공급 하 는 2 개 의 전송 라인 만 을 구비 한다 .