소스 선택 라인 ( SSL ) 과 채널 막 들 ( 30 ) 의 교 차부 에 는 소스 선택 트랜지스터 가 형성 될 수 있 고 , 드레 인 선택 라인 ( DSL ) 과 채널 막 들 ( 30 ) 의 교 차부 에 는 드레 인 선택 트랜지스터 가 형성 될 수 있 고 , 워드 라인 들 ( WL 1 ~ WL 4 ) 과 채널 막 들 ( 30 ) 의 교 차부 에 는 메모리 셀 들 이 형성 될 수 있 다 . 이러 한 구조 에 의하 여 , 소스 선택 트랜지스터 , 복수 의 메모리 셀 들 및 드레 인 선택 트랜지스터 가 채널 막 ( 30 ) 에 의해 직렬 로 연결 되 어 셀 스트링 들 이 구성 될 수 있 다 .