도 1 에 나타내 는 바 와 같이 , 반도체 제조 장치 ( 1 ) 는 , 서 셉 터 ( S ) 상 에 재치 된 웨이퍼 ( W ) 의 표면 에 SiC 막 을 형성 하 는 성막 실 ( 2 ) 과 , 제 1 개 폐부 ( 3 ) 를 통하 여 성막 실 ( 2 ) 에 접속 되 는 반 송실 ( 4 ) 과 , 성막 실 ( 2 ) 로부터 꺼내 진 후 , 반 송실 ( 4 ) 을 통과 하 고 , 제 2 개 폐부 ( 6 ) 를 통하 여 반송 된 서 셉 터 ( S ) 를 클리닝 하 는 클리닝 실 ( 5 ) 을 갖 는다 .