다양 한 실시 예 에서 , 메모리 디바이스 ( 120 ) 는 제 2 파티션 에 대응 하 는 동일 한 공유 I / O 라인 ( 355 ) 의 제 2 부분 으로부터 제 1 파티션 에 대응 하 는 공유 I / O 라인 ( 355 ) 의 제 1 부분 을 연결 해제 하 도록 구성 된 고립 회로 ( 도시 되 지 않 음 ) 를 포함 할 수 있 다 . 제어기 ( 140 ) 는 고립 회로 가 제 1 파티션 및 제 2 파티션 내 에서 의 데이터 값 의 병렬 이동 동안 공유 I / O 라인 ( 355 ) 의 제 1 부분 과 제 2 부분 을 연결 해제 하 도록 지시 하 도록 구성 될 수 있 다 . 공유 I / O 라인 ( 355 ) 의 부분 들 을 연결 해제 하 는 것 이 제 2 파티션 내 에서 의 데이터 값 의 병렬 이동 으로부터 제 1 파티션 내 데이터 값 의 이동 을 고립 시킬 수 있 다 .