신호선 의 수 를 x 로 하 고 , 신호선 에 부여 하 는 전압 을 m 단계 로 변화 시킨다고 가정 하 면 , 제 2 래치 ( 123 ) 는 적어도 x×m 개 의 기억 소자 를 가진다 . 그리고 , 1 수평 기간 이 종료 하 면 , 제 2 래치 ( 123 ) 에 입력 되 는 래치 신호 ( LS 1 ∼ LSm ) 의 펄스 에 따라 , 제 1 래치 ( 122 ) 에 보유 되 어 있 는 비디오 신호 가 제 2 래치 ( 123 ) 에 기입 되 어 보유 된다 . 비디오 신호 를 제 2 래치 ( 123 ) 로 송출 하 는 것 을 끝낸 제 1 래치 ( 122 ) 에 는 , 다시 시프트 레지스터 ( 121 ) 로부터 의 타이밍 신호 에 따라 , 다음 의 비디오 신호 의 기입 이 순차 로 행해진다 .