본 발명 은 소자 동작 퇴화 ( device performance degradation ) 현상 을 최소 화 하 면서 , 고집 적 트랜지스터 를 제조 하 기 에 알맞 은 반도체 소자 및 그 의 제조 방법 을 제공 하 기 위한 것 으로 , 이 와 같 은 목적 을 달성 하 기 위한 반도체 소자 는 기판 의 일영 역상 에 적층 형성 된 게이트 절 연막 과 게이트 전극 ; 상기 게이트 전극 양 측면 에 형성 된 제 1 측벽 절 연막 ; 상기 제 1 측벽 절 연막 의 측면 에 상기 기판 과 일정 간격 이격 형성 되 어 측벽 나 칭 된 제 2 측벽 절 연막 ; 상기 제 1 , 제 2 측벽 절 연막 을 포함 한 상기 게이트 전극 측면 에 형성 된 제 3 측벽 절 연막 ; 상기 게이트 전극 양측 의 상기 기판 에 형성 된 소오 스 / 드레 인 영역 을 포함 함 을 특징 으로 한다 .