이 에 따라 , 제 1 액티브 층 ( 130 _ 1 ) , 제 1 게이트 전극 ( 170 _ 1 ) , 제 1 소스 전극 ( 210 _ 1 ) 및 제 1 드레 인 전극 ( 230 _ 1 ) 을 포함 하 는 제 1 반도체 소자 ( 250 _ 1 ) 가 배치 될 수 있 고 , 제 2 액티브 층 ( 130 _ 2 ) , 제 2 게이트 전극 ( 170 _ 2 ) , 제 2 소스 전극 ( 210 _ 2 ) 및 제 2 드레 인 전극 ( 230 _ 2 ) 을 포함 하 는 제 2 반도체 소자 ( 250 _ 2 ) 가 배치 될 수 있 으며 , 제 3 액티브 층 ( 130 _ 3 ) , 제 3 게이트 전극 ( 170 _ 3 ) , 제 3 소스 전극 ( 210 _ 3 ) 및 제 3 드레 인 전극 ( 230 _ 3 ) 을 포함 하 는 제 3 반도체 소자 ( 250 _ 3 ) 가 배치 될 수 있 다 .