본 발명 에 의한 반도체 소자 의 미세 패턴 형성 방법 은 제 1 라인 패턴 및 이 에 인접 하 는 제 2 라인 패턴 을 포함 하 는 패턴 이 상기 제 1 방향 으로 반복 하 여 형성 되 는 레이아웃 을 형성 하 고 , 상기 레이아웃 과 또 다른 상기 레이아웃 사이 에 상기 제 1 라인 패턴 및 이 에 인접 하 는 제 2 라인 패턴 을 포함 하 는 더미 패턴 을 추가 로 삽입 하 여 인접 하 는 상기 레이아웃 간 의 전기 적 연결 을 단선 하 는 것 을 특징 으로 한다 .