기판 ( 110 ) 은 반도체 제조 공정 에 일반 적 으로 사용 되 는 반도체 기판 일 수 있 지만 , 본 개시 내용 은 이것 에 한정 되 는 것 은 아니 다 . 일부 실시 예 에서 , 반도체 기판 은 진성 반도체 기판 일 수 있 지만 , 본 개시 내용 은 이것 에 한정 되 지 않 는다 . 일부 실시 예 에서 , 도전 층 ( 120 ) 은 금속 층 을 포함 할 수 있 다 . 다른 실시 예 에서 , 도전 층 ( 120 ) 은 도핑 된 폴리 실리콘 층 과 같 은 도핑 된 반도체 층 을 포함 할 수 있 지만 , 본 개시 내용 은 이것 에 한정 되 지 않 는다 . 일부 실시 예 에서 , 도전 층 ( 120 ) 의 두께 ( T ) 는 약 1 ㎛ 내지 약 10 ㎛ 일 수 있 다 . 다른 실시 예 에서 , 도전 층 ( 120 ) 의 두께 ( T ) 는 약 100 nm 내지 약 1 ㎛ 일 수 있 다 . 상이 한 두께 범위 를 가지 는 도전 층 ( 120 ) 은 이하 의 설명 에서 기술 되 는 바 와 같이 상이 한 검출 에 사용 될 수 있 다 . 일부 실시 예 에서 , 절연 층 ( 130 ) 은 실리콘 질화물 층 을 포함 하 지만 , 본 개시 내용 은 이것 에 한정 되 는 것 은 아니 다 . 절연 층 ( 130 ) 은 절연 층 ( 130 ) 이 도전 층 ( 120 ) 을 위한 지지층 으로서 기능 할 수 있 도록 충분 한 내 화학 성 , 기계 적 강도 및 내압 성 을 제공 한다 . 일부 실시 예 에서 , 절연 층 ( 130 ) 의 두께 는 충분 한 지지 를 제공 하 기 위해 약 10 nm 내지 약 500 nm 이 지만 , 본 개시 내용 은 이것 에 한정 되 지 않 는다 . 또한 , 도 1 c 에 예시 된 바 와 같이 , 도전 층 ( 120 ) 은 패턴 을 가지 며 , 도전 층 ( 120 ) 의 패턴 을 통해 절연 층 ( 130 ) 이 노출 된다 . 일부 실시 예 에서 , 도전 층 ( 120 ) 의 패턴 은 제 1 부분 ( 122 a ) 및 제 2 부분 ( 122 b ) 을 포함 한다 . 일부 실시 예 에서 , 제 1 부분 ( 122 a ) 과 제 2 부분 ( 122 b ) 은 서로 정렬 될 수 있 다 . 다른 실시 예 에서 , 제 1 부분 ( 122 a ) 과 제 2 부분 ( 122 b ) 은 대칭 적 으로 배열 될 수 있 지만 , 본 개시 내용 은 이것 에 한정 되 지 않 는다 . 도 1 c 에 예시 된 바 와 같이 , 제 1 부분 ( 122 a ) 과 제 2 부분 ( 122 b ) 은 서로 분리 되 어 있 다 .