트랜지스터 ( M 203 , M 204 ) 는 트랜지스터 ( M 201 ) 의 드레 인 전류 의 한 번 미러 링 된 버전 을 제공 하 는 제 1 전류 미러 를 구성 한다 . 트랜지스터 ( M 207 , M 208 ) 는 트랜지스터 ( M 201 ) 의 드레 인 전류 의 두 번 미러 링 된 버전 을 제공 하 는 제 2 전류 미러 를 구성 한다 . 트랜지스터 ( M 205 , M 206 ) 는 트랜지스터 ( M 202 ) 의 드레 인 전류 의 미러 링 된 버전 을 제공 하 는 추가 의 전류 미러 를 구성 한다 . 트랜지스터 ( M 208 , M 209 ) 의 각 드레 인과 트랜지스터 ( M 210 ) 의 게이트 는 트랜지스터 ( M 202 ) 의 드레 인 전류 의 미러 링 된 버전 이 트랜지스터 ( M 201 ) 의 드레 인 전류 의 두 번 미러 링 된 버전 으로부터 감산 되 는 전류 감산 지점 을 구성 한다 . 공통 소스 구성 으로 배열 된 트랜지스터 ( M 210 ) 는 전술 한 전류 감산 지점 과 일정 한 루프 이득 전압 버퍼 의 출력 사이 에 결합 된 전압 팔 로 워 를 구성 한다 .