도 6 은 본 발명 의 다른 실시 예 에 따른 인덕 터 들 의 구조 를 설명 하 기 위한 도면 이 다 . 종래 기술 에 대한 설명 에서 , 맴돌이 전류 는 인덕 터 의 전력 손실 을 야기 시키 므로 반도체 집 적 회로 에서 형성 되 는 인덕 터 에 는 이러 한 전력 손실 을 줄일 수 있 는 방안 이 요구 된다고 언급 한 바 있 다 . 따라서 이러 한 맴돌이 전류 를 최소 화 시키 기 위해 PGS ( Patterned Ground Shield ) 를 사용 할 수 도 있 다 . 이러 한 PGS 는 인덕 터 를 형 성 하 는 금속 선 과 직각 으로 인덕 터 아래 에 금속 패턴 혹은 도핑 된 폴리 실리콘 ( Poly Silicon ) 패턴 으로 형성 된다 . 더 구체 적 으로 설명 하 자면 , 도 6 의 ( A ) 는 , 도 2 a 의 ( C ) 의 구조 에서 반도체 기판 ( 10 ) 과 제 1 절연체 층 ( 20 ) 사이 에 금속 선 과 직교 하 는 그라운드 실드 인 다수 의 도핑 된 폴리 실리콘 패턴 ( 501 ) 을 형성 한 것 을 나타내 는 것 이 며 , 도 6 의 ( B ) 는 도 6 의 ( A ) 의 구조 에서 다수 의 도핑 된 폴리 실리콘 패턴 ( 501 ) 을 연결 금속 선 ( 502 ) 과 하부 비아 콘 택 ( 505 ) 으로 연결 한 결과 의 구조 를 나타낸다 . 도 6 의 ( A ) 를 참조 하 면 , PGS 를 형성 하 는 각각 의 도핑 된 폴리 실리콘 패턴 ( 501 ) 이 서로 전기 적 으로 연결 되 어 있 지 않 음 을 알 수 있 다 .