이어서 , 본 명세서 에서 는 도시 되 지 않 았 으나 , 도 4 h 에 도시 된 공정 결과 노출 되 는 활성 영역 ( 41 a ) 의 상면 및 제 1 내지 제 3 요 홈 부 ( G 1 , G 2 , G 3 ) 를 통해 드러난 활성 영역 ( 41 a ) 의 표면 을 따라 게이트 절 연막 을 형성 한 후 , 게이트 절 연막 을 포함 하 는 필드 산화 막 ( 42 ) 상 에 제 1 내지 제 3 요 홈 부 ( G 1 , G 2 , G 3 ) 와 중첩 되 면서 활성 영역 ( 41 a ) 의 상면 을 가로지르 는 게이트 전극 을 형성 함 으로써 본 발명 의 일실 시예 에 따른 반도체 메모리 소자 의 제조 과정 이 종료 된다 .