도 2 에 도시 된 셀 스트링 ( 20 - 1 ) 은 비트 라인 ( BL 1 ) 에 접속 된 제 1 선택 트랜지스터 ( ST 1 ) , 접지 에 접속 된 제 2 선택 트랜지스터 ( ST 2 ) , 및 제 1 선택 트랜지스터 ( ST 1 ) 와 제 2 선택 트랜지스터 ( ST 2 ) 사이 에 직렬 로 접속 된 복수 의 비휘발성 메모리 셀 들 을 포함 하 고 , 셀 스트링 ( 20 - 2 ) 은 비트 라인 ( BL 2 ) 에 접속 된 제 3 선택 트랜지스터 ( ST 3 ) , 접지 에 접속 된 제 4 선택 트랜지스터 ( ST 4 ) , 및 제 3 선택 트랜지스터 ( ST 3 ) 와 제 4 선택 트랜지스터 ( ST 4 ) 사이 에 직렬 로 접속 된 복수 의 비휘발성 메모리 셀 들 을 포함 하 고 , 셀 스트링 ( 20 - m ) 은 비트 라인 ( BLm ) 에 접속 된 제 5 선택 트랜지스터 ( ST 5 ) , 접지 에 접속 된 제 6 선택 트랜지스터 ( ST 6 ) , 및 제 5 선택 트랜지스터 ( ST 5 ) 와 제 6 선택 트랜지스터 ( ST 6 ) 사이 에 직렬 로 접속 된 복수 의 비휘발성 메모리 셀 들 을 포함 한다 .