[ 0017 ] 예 를 들 어 , 개 시기 지적 재산 권 코어 들 이 중앙 처리 장치 ( 102 ) , 멀티 - 미디어 코어 ( 108 ) , 통신 코어 ( 114 ) 모두 는 매크로 기능 을 상호 접속 에 제공 하 도록 구성 된 로직 및 소프트웨어 를 갖 는다 . 마찬가지 로 , 타 겟 IP 코어 인 동적 랜덤 액세스 메모리 ( DRAM ) ( 126 ) 는 그 기능 을 시스템 에 제공 한다 . 상호 접속 ( 118 ) 은 타 겟 IP 코어 들 ( 120 내지 128 ) 에 대한 , 그리고 잠재 적 으로 요청 들 을 라우팅 하 기 위한 시스템 내 의 개 시기 IP 코어 들 ( 102 내지 114 ) 에 대한 , 그리고 잠재 적 으로 는 집 적 회로 에서 타 겟 IP 코어 들 ( 120 내지 128 ) 과 개 시기 IP 코어 들 ( 102 내지 114 ) 간 의 응답 들 에 대한 할당 된 어드레스 를 갖 는 어드레스 맵 ( 136 ) 을 구현 한다 . 특유 의 IP 코어 들 대부분 은 칩 상 에서 및 칩 밖 에서 , 메모리 IP 코어 들 ( 120 내지 126 ) 을 통해서 는 물론 상호 접속 ( 118 ) 을 통해 서로 통신 한다 . 각각 의 개 시기 에이전트 ( 116 ) 및 타 겟 에이전트 ( 130 ) 의 어드레스 맵 ( 136 ) 및 DRAM 제어기 ( 134 ) 는 어드레스 맵 을 관리 하 고 물리 적 IP 어드레스 로 의 어드레스 맵 의 할당 된 논리 적 어드레스 들 의 어드레스 치환 을 수행 함 으로써 다른 온 - 칩 코어 들 로부터 각각 의 DRAM IP 코어 ( 120 내지 126 ) 의 실제 IP 코어 어드레스 들 을 추출 한다 .