본 발명 의 일 실시 예 에 따른 반도체 장치 의 제조 방법 은 소스 막 상 에 제 1 희생 막 을 형성 하 는 단계 ; 상기 제 1 희생 막 상 에 적층 물 을 형성 하 는 단계 ; 상기 적층 물 을 관통 하 는 제 1 및 제 2 개 구부 들 을 형성 하 는 단계 ; 상기 제 1 및 제 2 개 구부 들 을 통해 상기 제 1 희생 막 을 제거 하 여 제 3 개 구부 를 형성 하 는 단계 ; 상기 메모리 막 내 에 , 상기 제 3 개 구부 내 에 위치 된 연결 패턴 , 상기 제 1 개 구부 내 에 위치 된 채널 패턴 및 상기 제 2 개 구부 내 에 위치 된 더미 채널 패턴 을 포함 하 는 채널 막 을 형성 하 는 단계 ; 상기 더미 채널 패턴 에 연결 된 웰 픽업 라인 을 형성 하 는 단계 ; 및 상기 채널 패턴 에 연결 된 비트 라인 을 형성 하 는 단계 를 포함 할 수 있 다 .