그러나 , 대안 적 인 구성 에서 , Mx 의 최소 씨 닝 으로 인한 어떠 한 유해 한 영향 도 도 7 에 도시 된 구성 을 이용 하 여 방지 될 수 있 다 . 실시 형태 ( 700 ) 에서 , 층 x 에서 금속 배선 ( Mx ) 은 두께 가 감소 되 고 , 비아 ( Vx + 1 ) 를 통해 , 층 x + 1 내 금속 ( Mx + 1 ) ( 미 도시 ) 에 연결 된다 . 금속 ( Mx + 1 ) 은 , 실시 형태 ( 300 ) 와 유사 하 게 , 새로운 비트 라인 으로서 사용 되 도록 적절 하 게 크기 조정 될 수 있 다 . 따라서 , 리세 스 된 금속 ( Mx ) 의 사이즈 는 성능 에 영향 을 미치 지 않 는데 , 이 는 금속 ( Mx + 1 ) 이 층 x + 1 내 전류 부하 를 반송 하 도록 설계 될 수 있 는 반면 , Mx 의 감소 는 층 x 내 MRAM 셀 의 통합 을 용이 하 게 하 기 때문 이 다 . 추가 적 으로 , 도 3 의 실시 형태 와 유사 하 게 , Mx 의 씨 닝 으로 인한 어떤 부정 적 인 영향 을 경감 시키 는 수직 전도성 경로 를 조장 하 기 위해 금속 배선 ( Mx ) 이 사용 된다는 것 이 인식 될 것 이 다 . 또한 , 이 구성 에서 , 금속 배선 ( Mx ) 이 상부 전극 ( TE ) 에 의해 , 측벽 들 및 터널 링 배리 어 층 으로부터 아이 솔 레이트 되 고 , 단락 이 발생 할 위험 이 방지 된다 .