본 발명 은 이중 화 된 두 개 의 제어기 ( 40 , 50 ) 와 DPM ( 60 ) 으로 이루어지 는데 , 해당 두 개 의 제어기 ( 40 , 50 ) 중 하나 의 제어기 ( 예 를 들 어 , 제 1 제어기 ( 40 ) ) 가 프라이머리 제어기 가 되 며 , 다른 하나 의 제어기 ( 예 를 들 어 , 제 2 제어기 ( 50 ) ) 가 준비 상태 의 세 컨 더리 제어기 가 되 며 , 이 에 해당 제 2 제어기 ( 50 ) 는 준비 상태 에서 해당 제 1 제어기 ( 40 ) 의 이상 발생 시 에 이 를 감지 하 여 자신 이 프라이머리 제어기 가 되 는 구조 로 이루어진다 .