상기 한 목적 들 을 달성 하 기 위한 본 발명 의 제 2 견지 에 따르 면 , 채널 카드 의 DSP ( Digital Signal Processing ) 모뎀 에서 시스템 클록 동기 를 위한 방법 에 있 어서 , 데이터 전송 시작 시점 을 알리 는 참조 신호 를 FPGA ( Field - Programmable Gate Array ) 모뎀 으로 전송 하 는 과정 과 , 상기 참조 신호 의 수신 시점 의 시각 을 GPS 타이머 와 비교 하 여 그 시점 의 GPS 타이머 값 을 기록 하 고 , 기 정의 된 GPS 타이머 기준 시점 에 기록 된 상기 GPS 타이머 값 을 DSP 모뎀 으로 전송 하 는 과정 과 , 상기 GPS 타이머 값 을 참조 하 여 하향 링크 시작 시점 정보 를 조정 하 여 상기 조정 된 하향 링크 시작 시점 정보 와 함께 하향 링크 트래픽 데이터 를 상기 FPGA 모뎀 으로 전송 하 는 과정 을 더 포함 하 는 것 을 특징 으로 한다 .