기판 ( 50 ) 은 영역 ( 50 N ) 및 영역 ( 50 P ) 을 갖 는다 . 영역 ( 50 N ) 은 NMOS 트랜지스터 와 같 은 n 형 디바이스 , 예 를 들 어 , n 형 FinFET 을 형성 하 기 위한 것 일 수 있 다 . 영역 ( 50 P ) 은 PMOS 트랜지스터 와 같 은 p 형 디바이스 , 예 를 들 어 , p 형 FinFET 을 형성 하 기 위한 것 일 수 있 다 . 영역 ( 50 N ) 은 ( 분배 기 ( 51 ) 에 의해 도시 된 바 와 같이 ) 영역 ( 50 P ) 으로부터 물리 적 으로 분리 될 수 있 고 , 임의 의 수 의 디바이스 피처 ( 예 를 들 어 , 다른 능동 디바이스 , 도핑 영역 , 격리 구조 등 ) 가 영역 ( 50 N ) 과 영역 ( 50 P ) 사이 에 배치 될 수 있 다 .