상기 기술 적 과제 를 달성 하 기 위하 여 , 본 발명 은 불량 데이터 라인 을 인접 한 다른 정상 데이터 라인 으로 대치 하 는 기능 을 수행 하 여 메모리 회로 의 불량 률 을 저감 시키 는 메모리 회로 에서 사용 되 는 데이터 라인 리 던 던 시 회로 에 있 어서 , 상기 의 데이터 라인 리 던 던 시 회로 는 제 0 데이터 라인 ( DL 0 ) 에서부터 제 n - 1 데이터 라인 ( DLn - 1 ) 까지 의 n 개 의 데이터 라인 및 제 n 데이터 라인 ( RDL : Redundant Dataline ) 으로 구성 되 는 총 n + 1 개 의 데이터 라인 과 , ; 제 0 입출력 라인 ( IO 0 ) 에서부터 제 n - 1 입출력 라인 ( IOn - 1 ) 까지 의 n 개 의 입출력 라인 과 , ; 제 n ′ 데이터 라인 ( n ′= 0 내지 n - 1 의 정수 ) 및 제 n 데이터 라인 ( RDL : Redundant Dataline ) 과 제 n ″ 입출력 라인 ( n ″= 0 내지 n - 1 의 정수 ) 을 순차 적 으로 교호 연결 하 며 스위칭 되 는 Sk 로 표시 되 는 2 n 개 의 데이터 라인 스위치 ( k = 0 내지 2 n - 1 의 정수 이 되 , 제 n 데이터 라인 ( RDL : Redundant Dataline ) 과 제 0 입출력 라인 ( IO 0 ) 을 연결 하 는 데이터 라인 스위치 는 제 0 데이터 라인 스위치 ( S 0 ) 로 정의 ) 및 ; 상기 Sk 및 Sk + 1 로 표시 되 는 한 쌍 의 데이터 라인 스위치 ( 여기 서 , k = 2 n ′) 의 콘트롤 신호 를 제어 하 며 SLq ( q = 0 내지 n - 1 의 정수 이 고 k / 2 ) 로 표시 되 는 n 개 의 시프트 로직 회로 를 포함 하 는 것 을 특징 으로 하 는 데이터 라인 리 던 던 시 회로 를 제공 한다 .