상기 표시 영역 ( DA ) 에 는 복수 의 게이트 배선 들 ( GL 1 ~ GLn ) 이 일 방향 으로 나란 하 게 연장 되 고 , 복수 의 소스 배선 들 ( DL 1 ~ DLm ) 이 상기 게이트 배선 들 ( GL 1 ~ GLn ) 과 교차 하 는 방향 으로 나란 하 게 연장 되 며 , 상기 게이트 배선 들 ( GL 1 ~ GLn ) 과 상기 소스 배선 들 ( DL 1 ~ DLm ) 에 의해 복수 의 화소 부 들 이 형성 된다 . 여기 서 , n 과 m 은 자연수 이 다 . 상기 각 화소 부 에 는 게이트 전극 및 소스 전극 이 각각 게이트 배선 ( GL ) 및 데이터 배선 ( DL ) 에 전기 적 으로 연결 되 는 박막 트랜지스터 ( TFT ) 와 , 상기 박막 트랜지스터 ( TFT ) 의 드레 인 전극 에 전기 적 으로 연결 되 는 액정 커패시터 ( CLC ) 및 스토리지 커패시터 ( CST ) 가 형성 된다 .