전술 한 본 발명 의 반도체 소자 는 , 상기 비트 라인 콘 택 플러그 영역 에 형성 된 제 1 랜딩 플러그 ( LP 1 ) 가 게이트 ( 210 ) 보다 높 은 높이 를 갖 도록 형성 되 어 , 랜딩 플러그 역할 을 함 과 아울러 비트 라인 콘 택 플러그 역할 을 하 므로 상기 비트 라인 콘 택 플러그 를 따로 형성 할 필요 가 없 으며 , 이 를 통해 , 공정 의 단순 화 를 얻 을 수 있 다 .