또한 , 채널 형성 영역 으로서 기능 하 는 미결정 반도체 막 과 소스 영역 및 드레 인 영역 과 의 사이 에 , 버퍼 층 이 형성 되 어 있 다 . 또한 , 미결정 반도체 막 의 표면 이 버퍼 층 으로 덮여 있 다 . 고 저항 의 버퍼 층 은 , 미결정 반도체 막 과 , 소스 영역 및 드레 인 영역 과 의 사이 에 까지 연장 하 고 있 기 때문 에 , 박막 트랜지스터 에 리크 전류 가 발생 하 는 것 을 저감 할 수 있 음 과 동시 에 , 높 은 전압 의 인가 에 의한 열화 를 저감 할 수 있 다 . 또한 , 버퍼 층 과 , 미결정 반도체 막 과 , 소스 영역 및 드레 인 영역 은 , 모두 게이트 전극 과 중첩 되 는 영역 위 에 형성 된다 . 따라서 , 게이트 전극 의 단부 형상 에 영향 을 받 지 않 는 구조 로 할 수 있 다 . 게이트 전극 을 적층 구조 로 한 경우 , 하층 으로서 알루미늄 을 사용 하 면 , 게이트 전극 측면 에 알루미늄 이 노출 되 어 , 힐 록 이 발생 할 우려 가 있 지만 , 또한 , 소스 영역 및 드레 인 영역 을 게이트 전극 단부 와 도 중첩 되 지 않 는 구성 으로 함 으로써 , 게이트 전극 측면 과 중첩 되 는 영역 에서 쇼트 가 발생 하 는 것 을 막 을 수 있 다 . 또한 , 미결정 반도체 막 의 표면 에 수소 로 표면 이 종단 된 비정질 반도체 막 이 버퍼 층 으로서 형성 되 어 있 기 때문 에 , 미결정 반도체 막 의 산화 를 방지 하 는 것 이 가능 함 과 동시 에 , 소스 영역 및 드레 인 영역 의 형성 공정 에 발생 하 는 에칭 잔사 가 미결정 반도체 막 에 혼입 하 는 것 을 막 을 수 있 다 . 이 때문 에 , 전기 특성 이 뛰어나 고 , 또한 , 내압 이 뛰어난 박막 트랜지스터 이 다 .