먼저 , 반도체 기판 ( 21 ) 의 비 메모리 소자 영역 에 일반 게이트 ( 23 b ) , 제 1 소오 스 영역 ( 26 a ) 및 제 1 드레 인 영역 ( 26 b ) 이 형성 되 고 메모리 소자 영역 에 플로팅 게이트 ( 23 a ) , 제 2 소오 스 영역 ( 25 a ) 및 제 1 드레 인 영역 ( 25 b ) 이 형성 된다 . 상기 각 게이트 ( 23 a , 23 b ) 와 상기 반도체 기판 ( 21 ) 사이 에 제 1 및 제 2 게이트 절 연막 ( 22 a , 22 b ) 이 형성 되 고 , 상기 각 게이트 ( 23 a , 23 b ) 의 측면 에 는 제 1 및 제 2 스 페이서 ( 24 a , 24 b ) 가 형성 된다 ( 도 3 a ) .