도 5 및 도 10 a 내지 도 10 j 의 실시 예 에 따르 면 , 제 1 구동 트랜지스터 ( T 1 _ 1 ) 가 형성 될 영역 과 제 2 구동 트랜지스터 ( T 1 _ 2 ) 가 형성 될 영역 에 대응 하 여 , 반도체 패턴 ( SCP ) 을 영역 별 로 상이 한 두께 로 형성 한다 . 이 에 따라 , 제 1 구동 트랜지스터 ( T 1 _ 1 ) 와 제 2 구동 트랜지스터 ( T 1 _ 2 ) 가 서로 비대칭 적 인 단면 구조 를 가지 도록 형성 할 수 있 다 . 특히 , 제 1 활성 층 패턴 ( 120 _ 1 ) 이 형성 될 영역 에 대하 여 반도체 패턴 ( SCP ) 의 두께 를 증가 시킴 으로써 , 제 1 트랜지스터 ( T 1 ) 의 구동 범위 를 넓힐 수 있 다 .