예 로서 , 도 10 a 및 도 10 b 는 블 리더 다이오드 들 이 대략 0 . 8 V 의 전압 강하 를 야기 하 는 저항 을 가지 며 고 - 전압 원 ( 605 ) 이 5 V 를 워드 라인 블 리더 다이오드 제어 PMOS 트랜지스터 들 ( 614 b ) 의 드레 인 ( 또는 소스 ) 에 공급 하 여 비 선택 된 워드 라인 들 상 에 결과 적 인 바이어스 전압 이 대략 4 . 2 V 가 될 실시 예 들 을 도시 한다 . 유사 하 게 , 저 - 전압 바이어스 소스 ( 305 ) 가 접지 에 결합 된다면 , 비 선택 된 비트 라인 들 은 대략 0 . 8 V 의 저 - 전압 바이어스 를 가질 수 있 다 . 결국 , 리셋 전압 ( 예 를 들 면 , 약 5 V ) 은 선택 된 S 메모리 셀 ( 140 ) 에 인가 되 고 , 이 때 반 선택 된 메모리 셀 들 ( H , F ) 은 약 0 . 8 볼트 의 차동 전압 을 수신 하 고 비 선택 된 셀 들 ( U ) 은 블 리더 다이오드 들 ( 300 b , 600 b ) 의 다이오드 전압 강하 들 에 기인 하 여 비 선택 된 워드 라인 들 로부터 비 선택 된 비트 라인 들 ( 예 를 들 면 , 약 3 . 4 볼트 ) 에 차동 전압 을 수신 한다 .