페이징 프로세스 는 NR - SS 버스트 들 에 이용 되 는 뉴 머 롤 로지 보다 미니 - 슬롯 기반 PO 버스트 들 에 대해 더 높 은 뉴 머 롤 로지 를 이용 함 으로써 모든 원 하 는 영역 을 커버 하 도록 더 가속 될 수 있 다 . 구체 적 으로 , 더 넓 은 서브 캐리어 간격 은 예 를 들 어 더 높 은 뉴 머 롤 로지 로 시프트 하 는 것 이 고 , 더 많 은 슬롯 들 이 서브 프레임 내 에서 패킹 될 수 있 고 , 더 낮 은 뉴 머 롤 로지 경우 에서 보다 더 많 은 빔 들 이 스 위 핑 될 수 있 다 . 따라서 , 이러 한 NR 유연 성 을 활용 하 기 위해 , SS 블록 들 이 PO 버스트 블록 들 과 TDM 되 는 옵션 1 및 옵션 2 는 더 확장 되 고 향상 될 수 있 다 . 특히 , PO 버스트 블록 들 을 포함 하 는 슬롯 들 은 PO 버스트 블록 들 을 포함 하 지 않 는 나머지 슬롯 들 보다 더 높 은 뉴 머 롤 로지 에 대해 동작 하 도록 재 구성 될 수 있 다 . 예 를 들 어 , 도 47 c 에서 , 서브 프레임 1 의 슬롯 들 0 및 1 은 4 개 의 슬롯 들 로 대체 될 수 있 고 , 각각 은 120 내지 240 kHz 만큼 그 들 의 서브 캐리어 간격 을 시프트 함 으로써 4 개 의 PO 미니 - 슬롯 들 을 갖 는다 . 다시 말 해 , SS 블록 들 을 포함 하 는 슬롯 들 에 대해 120 kHz 를 채택 하 는 반면 , PO 버스트 블록 들 을 포함 하 는 슬롯 들 에 대해서 는 240 kHz 를 채택 하 는 것 은 본 발명자 들 이 SS 블록 들 및 PO 버스트 둘 다 에 대해 단일 뉴 머 롤 로지 가 이용 되 는 경우 에 필요 한 시간 의 절반 에 전체 빔 스 위 핑 을 달성 하 게 한다 .