상술 한 바 와 같이 본 발명 은 전계 왜곡 을 방지 하 기 위한 별도 의 후속 처리 공정 없이 , 절연체 에 반도체 성 산화 물질 이나 혹은 나노 금속 분말 을 혼합 하 여 스 페이서 를 제조 함 으로써 , 스 페이서 자체 에 전하 가 축척 되 는 것 을 방지 할 수 있 다 . 즉 , 108 ~ 1010 Ω m 범위 내 의 일정 한 비저항 을 가지 는 스 페이서 를 제조 하 는 것 만 으로 , 스 페이서 에 대전 되 는 전하 를 용이 하 게 외부 로 빠져나가 게 함 으로써 , 스 페이서 의 대전 에 의한 전계 의 왜곡 을 방지 할 수 있 는 FED 를 제공 할 수 있 는 효과 가 있 다 .