본 발명 의 쇼트 키 장벽 관통 트랜지스터 는 절연물 기판 을 기본 으로 제조 되 어야 하 는데 , 실리콘 칩 내로 의 실장 성 및 제조 비용 의 절감 측면 에서 , 도시 한 바 와 같이 실리콘 기판 ( 6 ) 의 상부 에 절연 물질 층 ( 5 ) 을 형성 하 는 것 이 바람직 하 다 . 상기 절연 물질 층 ( 5 ) 도 실리콘 기판 상 에서 형성 이 용이 한 실리콘 산화물 ( 예 : SiO 2 ) 인 것 이 바람직 하 다 . 이때 상기 SOI 채널 층 ( 4 ) 의 두께 를 얇 게 하 여 소자 를 제작 하 면 ( 바람직 하 게 는 100 nm 이 하 ) , 게이트 가 제어 하 는 채널 영역 의 두께 가 줄어들 어서 , 반전 층 의 형성 을 매우 용이 하 게 조절 할 수 있 으며 , 이 는 결과 적 으로 완성 된 트랜지스터 의 소오 스 와 드레 인간 의 누설 전류 를 줄어들 게 한다 .