상기 목적 을 달성 하 기 위한 본 발명 에 따른 반도체 메모리 장치 는 다수 의 유닛 셀 들 이 집합 된 다수 의 주변 회로 부 ; 및 상기 주변 회로 부 사이 에 형성 되 는 다수 의 캐 패시 터부 ; 를 포함 하 여 주변 회로 가 구성 되 고 , 상기 다수 의 유닛 셀 들 에 내부 에 포함 된 트랜지스터 들 의 사이즈 의 차이 가 발생 하 여 형성 되 는 여유 공간 에 리저브 캐 패 시터 가 형성 된 유닛 셀 이 포함 됨 을 특징 으로 한다 .