소스 셀렉 트 트랜지스터 ( SST ) 의 소스 ( source ) 는 소스 라인 ( SL ) 에 연결 될 수 있 고 , 드레 인 셀렉 트 트랜지스터 ( DST ) 의 드레 인 ( drain ) 은 제 1 비트 라인 ( BL 1 ) 에 연결 될 수 있 다 . 메모리 셀 들 ( F 1 ~ F 16 ) 은 소스 셀렉 트 트랜지스터 ( SST ) 와 드레 인 셀렉 트 트랜지스터 ( DST ) 사이 에서 직렬 로 연결 될 수 있 다 . 서로 다른 스트링 들 ( ST ) 에 포함 된 소스 셀렉 트 트랜지스터 들 ( SST ) 의 게이트 들 은 소스 셀렉 트 라인 ( SSL ) 에 연결 될 수 있 고 , 드레 인 셀렉 트 트랜지스터 들 ( DST ) 의 게이트 들 은 드레 인 셀렉 트 라인 ( DSL ) 에 연결 될 수 있 고 , 메모리 셀 들 ( F 1 ~ F 16 ) 의 게이트 들 은 복수 의 워드 라인 들 ( WL 1 ~ WL 16 ) 에 연결 될 수 있 다 . 서로 다른 스트링 들 ( ST ) 에 포함 된 메모리 셀 들 중 에서 동일 한 워드 라인 에 연결 된 메모리 셀 들 의 그룹 을 물리 페이지 ( physical page ; PPG ) 라 할 수 있 다 . 따라서 , 메모리 블록 ( BLKi ) 에 는 워드 라인 들 ( WL 1 ~ WL 16 ) 의 개수 만큼 의 물리 페이지 들 ( PPG ) 이 포함 될 수 있 다 .