도 1 은 , 본 발명 에 따른 톱 게이트 형 TFT 의 단면 모식도 이 다 . 도 1 에서 , 절연 기판 ( 1 ) 상 에 기초 층 으로서 SiN ( 2 ) 과 SiO 2 막 ( 3 ) 을 PECVD ( Plasma Enhanced CVD ) 법 으로 성막 하 였 다 . 그 위 에 , 반도체 층 ( 4 ) 으로서 다 결정 SiGe 막 을 형성 하 였 다 . 이 SiGe 막 은 , 기판 측 20 ㎚ 이하 의 영역 에서 Ge 농도 가 높 고 결정 배향 성 은 랜덤 이 며 , 막 두께 40 ㎚ 이상 의 영역 에서 Ge 농도 가 낮 고 ( 110 ) 배향 성 을 나타내 는 구성 을 적용 하 였 다 .