본 발명 은 I / O NMOS 의 HCI 내성 향상 및 PMOS 의 NBTI 개선 을 동시 에 이룰 수 있 는 반도체 소자 의 제조 방법 을 제공 하 기 위한 것 으로 , 본 발명 의 반도체 소자 의 제조 방법 은 , NMOS 영역 과 PMOS 영역 을 포함 하 는 입출력 영역 으로 정의 된 반도체 기판 상 에 질소 가 다량 함유 된 산화 막 을 포함 하 는 게이트 산화 막 을 형성 하 는 단계 와 , 게이트 산화 막 상 에 폴리 실리콘 을 형성 하 는 단계 와 , PMOS 영역 상부 의 폴리 실리콘 을 선택 적 으로 제거 하 는 단계 와 , PMOS 영역 상부 의 게이트 산화 막 을 선택 적 으로 제거 하 는 단계 와 , PMOS 영역 의 반도체 기판 상 에 순수 산화 막 을 형성 하 는 단계 와 , 순수 산화 막 형성 시 생성 된 상기 폴리 실리콘 상 의 표면 산화 막 을 제거 하 는 단계 와 , 잔류 하 는 폴리 실리콘 을 포함 한 전면 에 게이트 전극 용 폴리 실리콘 을 형성 하 는 단계 를 포함 하 고 , 상술 한 본 발명 은 I / O NMOS 의 HCI 내성 향상 및 PMOS 의 NBTI 개선 을 동시 에 이룰 수 있 는 효과 가 있 다 .