일 예 에 따르 면 , 제 1 셀 스트링 들 ( CS 1 ) 각각 은 서로 직렬 연결 된 제 1 내지 제 3 스트링 선택 트랜지스터 들 ( SST 1 , SST 2 , SST 3 ) 을 포함 할 수 있 다 . 제 2 셀 스트링 들 ( CS 2 ) 각각 은 서로 직렬 연결 된 제 1 및 제 2 스트링 선택 트랜지스터 들 ( SST 1 , SST 2 ) 을 포함 할 수 있 으며 , 제 3 셀 스트링 들 ( CS 3 ) 각각 은 비트 라인 ( BL 0 - BL 2 ) 과 메모리 셀 트랜지스터 ( MCT ) 사이 에 연결 된 제 1 스트링 선택 트랜지스터 들 ( SST 1 ) 를 포함 할 수 있 다 .