반도체 소자 의 제조 를 위하 여 , 기판 상 에 복수 의 다양 한 절연 층 , 반도체 층 및 도전 층 이 형성 된다 . 최근 집 적 회로 의 디자인 룰 이 더욱 협소 화 되 면서 , 더욱 좁 아 진 배선 들 사이 에서 발생 하 는 용량 성 결합 이 저 전력 및 고속 집 적 회로 의 구현 에 중요 한 장 해 요인 이 되 고 있 다 . 이러 한 배선 들 사이 의 용량 성 결합 을 감소 시키 기 위하 여 , 예 를 들 면 , 배 선간 절연체 로서 일반 적 으로 사용 되 는 유전체 재료 인 SiO 2 막 ( k > 3 . 6 ) 또는 SiNx 막 ( k > 5 ) 을 저 유전율 ( low - k ) 절연체 로 대체 하 는 기술 이 광범위 하 게 연구 되 고 있 다 .