도 1 을 참조 하 면 , SOI 소자 는 , 활성 영역 및 소자 분리 영역 을 갖 는 셀 지역 과 주변 회로 지역 으로 구획 된 실리콘 기판 ( 100 ) , 상기 실리콘 기판 ( 100 ) 상 에 상기 셀 지역 및 주변 회로 지역 에서 의 각 소자 분리 영역 을 노출 시키 도록 형성 된 산화 막 ( 110 ) , 상기 노출 된 실리콘 기판 ( 100 ) 의 소자 분리 영역 들 및 산화 막 ( 110 ) 상 에 형성 된 에 피층 ( 120 ) , 상기 실리콘 기판 ( 100 ) 의 셀 지역 및 주변 회로 지역 에서 의 각 소자 분리 영역 상 의 에 피층 ( 120 ) 부분 내 에 형성 된 소자 분리 막 ( 130 ) , 상기 실리콘 기판 ( 100 ) 의 셀 지역 및 주변 회로 지역 에서 의 각 활성 영역 상 의 에 피층 ( 120 ) 부분 상 에 형성 된 게이트 ( 140 ) 및 상기 게이트 ( 140 ) 양측 의 에 피층 ( 120 ) 내 에 형성 된 소오 스 / 드레 인 영역 ( 150 ) 을 포함 한다 .