미세 피치 를 가지 는 반도체 칩 ( 40 A , 40 B , 50 ) 들 을 적층 함 에 있 어서 , 하부 칩 ( 40 A , 40 B ) 들 위 에 상부 칩 ( 50 ) 을 적층 할 때 , 배열 이 미세 하 게 만 틀어져도 접촉 불량 이 발생 한다 . 하부 칩 ( 40 A , 40 B ) 들 의 상면 패드 ( 44 A , 44 B ) 들 이 상부 칩 ( 50 ) 의 하 면 패드 ( 51 ) 들 보다 넓 음 으로써 , 접촉 불량 을 줄일 수 있 다 . 또한 , 제 1 및 제 2 하부 칩 ( 40 A , 40 B ) 들 사이 의 간격 이 벌어지 거나 좁 아 지 는 경우 에 도 접촉 불량 을 방지 하 는 효과 가 있 다 . 예 를 들 어 , 상부 칩 ( 50 ) 의 하 면 패드 ( 51 ) 들 을 제 1 하부 칩 ( 40 A ) 의 제 1 상면 패드 ( 44 A ) 들 에 우선 적 으로 정렬 하 면 , 넓 은 제 2 하부 칩 ( 40 B ) 의 제 2 상면 패드 ( 44 B ) 들 에 상부 칩 ( 50 ) 의 나머지 하 면 패드 ( 51 ) 들 이 접촉 할 수 있 으므로 반도체 칩 ( 40 A , 40 B , 50 ) 들 간 의 접촉 불량 을 줄일 수 있 다 .