하나 의 이진 패리티 비트 와 상기 이진 패리티 비트 에 대한 복수 의 데이터 비트 들 로 구성 된 비트 블록 들 이 복수 개 연접 하 여 극 부호 된 입력 벡터 를 수신 하 고 , 이진 패리티 비트 들 을 이용 하 여 데이터 비트 들 에 대한 오류 를 검사 하 며 , 오류 가 발생 한 것 으로 확인 한 오류 발생 이진 패리티 비트 의 위치 에 따라 미리 정의 되 어 있 는 기준 비트 반전 후보 군 을 기초 로 상기 오류 발생 이진 패리티 비트 가 포함 된 비트 블록 에서 복수 의 비트 반전 후보 군 을 생성 하 며 , 상기 비트 반전 후보 군 의 비트 값 의 반전 을 통해 오류 가 정정 된 복호 화 된 비트 재배열 벡터 를 추출 하 는 복호 화부 , 상기 비트 재배열 벡터 를 역 인터 리빙 하 여 , 복수 의 데이터 들 에 연접 하 여 복수 의 이진 패리티 비트 들 이 위치 하 도록 위치 를 배열 하 여 패리티 비트 삽입 벡터 를 추출 하 는 역 인터 리버 , 그리고 상기 패리티 비트 삽입 벡터 에서 상기 이진 패리티 비트 들 을 제거 하 여 , 상기 송신기 로 입력 된 입력 벡터 를 추출 하 는 패리티 비트 삭 제부 를 포함 한다 .