하나 의 비트 라인 ( 260 ) , 하나 의 비트 라인 ( 260 ) 의 제 1 방향 에서 일 측 또는 타 측 에 위치 하 는 어느 한 층 의 제 2 워드 라인 ( 220 ) 또는 제 2 방향 에서 일 측 또는 타 측 에 위치 하 는 어느 한 층 의 제 1 워드 라인 ( 210 ) , 및 이 들 사이 의 가변 저항 층 ( 250 ) 이 하나 의 메모리 셀 을 형성 할 수 있 다 . 그 에 따라 , 제 2 방향 에서 하나 의 비트 라인 ( 260 ) 양측 에 어느 한 층 의 제 1 워드 라인 ( 210 ) 과 대응 하 는 두 개 의 메모리 셀 즉 , 제 1 메모리 셀 ( MC 1 ) 및 제 2 메모리 셀 ( MC 2 ) 이 형성 될 수 있 고 , 제 1 방향 에서 하나 의 비트 라인 ( 260 ) 양측 에 어느 한 층 의 제 2 워드 라인 ( 220 ) 과 대응 하 는 두 개 의 메모리 셀 즉 , 제 3 메모리 셀 ( MC 3 ) 및 제 4 메모리 셀 ( MC 4 ) 이 형성 될 수 있 다 . 예컨대 , A 2 - A 2 ' 선 상 의 비트 라인 ( 260 ) , 이 비트 라인 ( 260 ) 의 제 2 방향 에서 의 일 측 의 제 1 층 및 제 2 층 의 제 1 워드 라인 ( 210 - 1 , 210 - 2 ) 및 이 들 사이 의 가변 저항 층 ( 250 ) 이 제 1 층 및 제 2 층 의 제 1 메모리 셀 ( MC 1 - 1 , MC 1 - 2 ) 을 형성 할 수 있 고 , A 2 - A 2 ' 선 상 의 비트 라인 ( 260 ) , 이 비트 라인 ( 260 ) 의 제 2 방향 에서 의 타 측 의 제 1 층 및 제 2 층 의 제 1 워드 라인 ( 210 - 1 , 210 - 2 ) 및 이 들 사이 의 가변 저항 층 ( 250 ) 이 제 1 층 및 제 2 층 의 제 2 메모리 셀 ( MC 2 - 1 , MC 2 - 2 ) 을 형성 할 수 있 고 , A 2 - A 2 ' 선 상 의 비트 라인 ( 260 ) , 이 비트 라인 ( 260 ) 의 제 1 방향 에서 의 일 측 의 제 1 층 및 제 2 층 의 제 2 워드 라인 ( 220 - 1 , 220 - 2 ) 및 이 들 사이 의 가변 저항 층 ( 250 ) 이 제 1 층 및 제 2 층 의 제 3 메모리 셀 ( MC 3 - 1 , MC 3 - 2 ) 을 형성 할 수 있 고 , A 2 - A 2 ' 선 상 의 비트 라인 ( 260 ) , 이 비트 라인 ( 260 ) 의 제 1 방향 에서 의 타 측 의 제 1 층 및 제 2 층 의 제 2 워드 라인 ( 220 - 1 , 220 - 2 ) 및 이 들 사이 의 가변 저항 층 ( 250 ) 이 제 1 층 및 제 2 층 의 제 4 메모리 셀 ( MC 4 - 1 , MC 4 - 2 ) 을 형성 할 수 있 다 .