이 실시 예 에 있 어서 , 상기 제 1 포트 아 비터 는 제 1 선입 선출 회로 ; 제 2 선입 선출 회로 ; 입력 받 은 상기 제 1 및 상기 제 2 아이피 의 액세스 요청 신호 들 을 상기 제 1 선입 선출 회로 에 저장 하 고 , 상기 제 2 아이피 의 액세스 요청 신호 들 을 상기 제 2 선입 선출 회로 에 저장 하 는 제 1 아 비터 로직 ; 및 상기 제 2 선입 선출 회로 로부터 출력 되 는 상기 제 2 아이피 의 액세스 요청 신호 의 초기 어드레스 를 상기 제 2 메모리 컨트롤러 를 통해 액세스 되 는 상기 공유 메모리 영역 의 초기 어드레스 로 변환 하 는 초기 어드레스 변환 로직 을 포함 하 고 , 상기 제 1 아 비터 로직 은 상기 제 1 및 상기 제 2 메모리 컨트롤러 들 의 제어 에 의해 제 1 카운터 신호 및 제 2 카운터 신호 를 생성 하 고 , 상기 제 1 선입 선출 회로 는 상기 제 1 카운터 신호 에 응답 하 여 상기 제 1 아이피 의 액세스 요청 신호 를 출력 하 고 , 상기 제 2 선입 선출 회로 는 상기 제 2 카운터 신호 에 응답 하 여 상기 제 2 아이피 의 액세스 요청 신호 를 출력 한다 .