종래 , 반도체 장치 의 고집 적 화 와 고속도화 는 , 범용 기술 로서 광 노광 을 이용 하 는 리소그래피 기술 ( 광 리소그래피 ) 에 있 어서 의 광원 의 단파장 화 에 의한 패턴 치수 의 미세화 에 의하 여 달성 되 어 왔 다 . 이러 한 미세 한 회로 패턴 을 반도체 장치 기판 ( 피 가공 기판 ) 상 에 형성 하 기 위해서 는 , 통상 패턴 이 형성 된 포토레지스트 막 을 에칭 마스크 로 하 여 드라이 에칭 에 의해 피 가공 기판 을 가공 하 는 방법 이 이용 된다 . 그러나 , 현실 적 으로 는 포토레지스트 막 과 피 가공 기판 사이 에 완전 한 에칭 선택 성 을 취할 수 있 는 드라이 에칭 방법 이 존재 하 지 않 기 때문 에 , 최근 에 는 다층 레지스 트 법 에 의한 기판 가공 이 일반 화 되 어 있 다 . 이 방법 은 , 포토레지스트 막 ( 이하 , 레지스 트 상 층막 ) 과 에칭 선택 성 이 다른 중간막 을 레지스 트 상 층막 과 피 가공 기판 사이 에 개재 시켜 , 레지스 트 상층 막 에 패턴 을 얻 은 후 , 레지스 트 상 층막 패턴 을 드라이 에칭 마스크 로 하 여 드라이 에칭 에 의해 중간 막 에 패턴 을 전사 하 고 , 또한 중간막 을 드라이 에칭 마스크 로 하 여 드라이 에칭 에 의해 피 가공 기판 에 패턴 을 전사 하 는 방법 이 다 .