도 2 는 또한 이용 가능 한 메모리 유닛 을 식별 하 는 테이블 ( 211 ) 을 도시 하 며 ; 이 와 관련 하 여 , 임의 의 트랜잭션 의 타이밍 이 미리 결정 된 시간 제한 을 초과 하 면 , 임의 의 연관 된 메모리 서브 디비전 유닛 ( 204 ) 은 제한 된 사용 을 위해 마킹 되 므로 , 이용 가능 한 메모리 로서 테이블 에서 효과 적 으로 식별 되 지 않 을 수 도 있 다 . 도 2 는 도 2 의 엘리먼트 중 많 은 엘리먼트 가 단일 디바이스 또는 칩 내부 에 집적 될 수 도 있 다는 것 을 나타내 는 점선 블록 ( 213 ) 을 도시 하고 ; 다시 말 해 , 도 2 에서 , 참조 부호 213 으로 표시 된 바 와 같이 , 메모리 칩 은 단순히 플래시 메모리 공간 ( 203 ) 을 포함 할 수 도 있 으며 ( 이때 다른 엘리먼트 는 제어기 및 오프 - 칩 메모리 에서 와 같이 다른 곳 에서 구현 됨 ) , 또는 엘리먼트 중 일부 또는 전부 가 옵션 으로 단일 칩 에 하우징 될 수 도 있 다 . 이러 한 실시 형태 에서 , ( 도 2 에 도시 되 지 않 은 ) 메모리 제어기 는 블록 213 과 상호 작용 하 여 칩 에 저장 된 임의 의 시간 값 을 검색 하 고 이 시간 값 을 제어기 의 메모리 에 카피 하 여 , 이용 가능 한 메모리 유닛 을 식별 하 는 오프 칩 테이블 을 정의 할 수 도 있 다 . 컴퓨터 운영 체제 에 의한 이 들 기능 중 많 은 기능 의 수행 을 포함 하 여 , 도 2 에 보이 는 엘리먼트 의 다른 레이아웃 이 또한 가능 하 다 .