도 29 는 도 15 의 메모리 블록 ( BLKb ) 의 제 2 실시 예 에 따른 등 가 회로 ( BLKb _ 2 ) 를 보여 주 는 회로도 이 다 . 도 15 , 도 16 , 그리고 도 29 를 참조 하 면 , 메모리 블록 ( BLKb _ 2 ) 은 제 2 방향 을 따라 복수 의 서브 블록 들 로 분할 된다 . 그리고 , 서브 블록 들 의 사이 에 , 더미 메모리 셀 들 ( DMC ) 및 더미 메모리 셀 들 ( DMC ) 에 연결 된 더미 워드 라인 ( DWL ) 이 제공 된다 .