도 6 을 참조 하 면 , 방법 ( 600 ) 은 620 동작 에서 제 2 방열 층 및 제 2 방 열 구 조체 를 가지 는 제 2 칩 을 제 1 칩 상 에 배치 하 는 프로세스 로 계속 되 며 , 여기 서 제 1 방 열 구 조체 는 제 1 방열 층 을 제 2 방열 층 및 제 2 방 열 구 조체 에 연결 한다 . 일부 실시 예 에 따르 면 , 620 동작 의 제 2 칩 은 도 1 , 도 4 및 도 5 에 예시 된 칩 ( 104 ) 과 유사 할 수 있 다 . 마찬가지 로 , 제 2 방열 층 은 방열 층 ( 140 ) 에 대응 할 수 있 고 , 제 2 방 열 구 조체 는 다 단 열 전도성 구 조체 ( 150 ) 에 대응 할 수 있 다 . 도 1 , 도 4 및 도 5 에 예시 된 바 와 같이 , 열 전도성 TOV 및 / 또는 TSV ( 148 A ) 는 스트라이프 형 방열 층 ( 144 ) 을 방열 층 ( 140 ) 및 다 단 열 전도성 구 조체 ( 150 ) 에 연결 한다 . 일부 실시 예 에서 , 다 단 열 전도성 구 조체 ( 150 ) 는 칩 ( 102 ) 에 걸쳐 분산 된 열 전도성 TOV 및 / 또는 TSV ( 148 A ) 의 어레이 를 통해 스트라이프 형 방열 층 ( 144 ) 에 연결 된다 .