제 2 제어 신호 ( CTRL 2 ) 의 레벨 이 제 1 레벨 ( 예컨대 , 하이 레벨 ) 로 바뀌 면 , NMOS 트랜지스터 들 ( MN 5 와 MN 6 ) 각각 이 턴 - 온 되 므로 , NMOS 트랜지스터 ( MN 5 ) , PMOS 트랜지스터 ( MP 1 ) , 및 NMOS 트랜지스터 ( MN 1 ) 각각 의 드레 인 의 전압 은 제 2 레벨 ( 로우 레벨 ) 로 바뀌 고 , PMOS 트랜지스터 ( MP 2 ) 와 NMOS 트랜지스터 ( MN 2 ) 각각 의 게이트 의 전압 이 제 2 레벨 ( 로우 레벨 ) 이 므로 , PMOS 트랜지스터 ( MP 2 ) 는 턴 - 온 되 고 NMOS 트랜지스터 ( MN 2 ) 는 턴 - 오프 가 되 어 , 출력 단의 출력 데이터 신호 ( OUT ) 의 레벨 은 제 2 전압 ( VDD 2 ) 이 된다 . 여기 서 , 제 2 전압 ( VDD 2 ) 의 제 1 레벨 은 제 1 전압 ( VDD 1 ) 의 제 1 레벨 보다 높 다 .