HMASTER ( 167 ) 가 M 1 일 때 , 즉 AHB 를 마스터 M 1 이 잡 고 있 는 상태 에서 , NSEQ ( 비순 차 적 전송 요청 ; nonsequential transfer request ) 를 데이터 전송 제어 장치 ( 100 ) 에 보내 어 , 버스트 읽 기 동작 을 요청 한다 . 데이터 전송 제어 장치 ( 100 ) 는 상술 한 바 대로 HRESP ( 162 ) 를 통해 SPLIT 응답 을 하 고 , DDR 제어 신호 ( 191 ) 에는 RAS ( Row Address Select ) 를 요청 한다 . SPLIT 응답 에 의해 AHB 의 마스터 가 M 2 로 바뀌 어 HMASTER ( 167 ) 에는 M 2 가 출력 된다 . DDR 제어 신호 ( 191 ) 는 그 후 CAS 를 요청 하 며 , 한 클럭 후 에 는 HSPLITddr ( 168 ) 에 마스터 가 M 1 이 라는 신호 ( M 1 SPLIT ) 를 보내 어 SPLIT 을 풀 어 주 도록 한다 .