본 발명 에서 는 이러 한 문제 를 해결 하 기 위하 여 , PMOS ( 35 ) 의 n - 웰 전압 ( VNW ) 에 순방향 전압 을 가하 여 PMOS 트랜지스터 의 순방향 바디 효과 에 의하 여 PMOS 의 문턱 전압 절대치 를 낮춰 PMOS ( 35 ) 에 흐르 는 전류 를 NMOS ( 34 ) 에 비해 선택 적 으로 증가 시킨다 . 이러 한 경우 PMOS ( 35 ) 의 전류 가 증가 하 여 PMOS ( 35 ) 가 NMOS ( 34 ) 에 비하 여 핫 캐리어 생성 에 더 좋 은 조건 을 가지 게 되 어 더 많 은 핫 캐리어 를 생성 하 게 되 어 , 비교기 전체 적 으로 음 의 옵 셋 전압 을 양 의 방향 으로 상쇄 시키 는 방향 으로 작동 하 게 된다 . 여기 서 , ' 순방향 ' 이 라 함 은 , 트랜지스터 의 바디 단자 와 소스 단자 가 이루 는 pn 접합 에 순방향 바이어스 가 걸리 는 상태 를 지칭 한다 . 즉 , p 형 반도체 가 이루 는 바디 혹은 소스 노드 전압 이 n 형 반도체 가 이루 는 소스 혹은 바디 전압 보다 높 은 바이어스 조건 을 의미 한다 .