도 27 은 본 발명 의 제 3 실시 예 에 따른 리세트 전류 / 전압 바이어스 회로 를 도시 한다 . 제 3 실시 예 는 , 제 1 실시 예 와 는 달리 , 선택 된 메모리 셀로 의 전류 경로 상 의 기생 저항 을 모사 ( copy ) 한 레플리카 ( replica ) 를 이용 한다 . 제 1 실시 예 와 동일 한 요소 들 에 는 동일 한 참조 번호 들 을 부여 한다 .