도 1 및 도 2 - 5 를 참조 하 면 , 예시 적 인 실시 예 에 따른 FinFET ( 1 ) 는 도시 되 는 바 와 같이 실질 적 으로 , 벌크 소스 및 드레 인 및 EPI 병합 영역 ( 3 ) , STI ( 4 ) , 게이트 전극 ( 5 ) , 에피 택 셜 핀 ( 6 ) , EPI 병 합부 ( 7 ) , P - 타입 소스 및 드레 인 영역 ( 8 ) , 스 페이서 ( 9 ) , 로컬 인터 커넥트 ( 10 ) , P - 타입 벌크 기판 ( 11 ) , P - 웰 ( 12 ) , N - 웰 ( 13 ) , 고 - K 필름 ( 14 ) , N - 소스 및 드레 인 영역 ( 15 ) , 실리사이드 ( 16 ) , 게이트 하드 마스크 ( 17 ) , 및 TEOS 영역 ( 18 ) 을 포함 한다 . 아래 더욱 상세 하 게 논의 되 는 바 와 같이 , STI 영역 은 벌크 내 에 배치 되 고 , 소스 및 드레 인 영역 은 인접 한 STI 영역 들 사이 에 배치 된다 . 핀 은 STI 영역 에 대해 실질 적 으로 법선 방향 으로 배치 되 고 , STI 영역 위 에 배치 되 는 부분 과 , 소스 및 드레 인 영역 내 에 배치 되 는 다른 부분 을 갖 는다 . 각각 의 게이트 전극 은 각각 의 핀 의 일부분 위 에 , 그리고 소스 및 드레 인 영역 으로부터 측방 으로 멀리 배치 된다 ( 즉 , 소스 및 드레 인 영역 위 에 놓이 지 않 는다 ) .