도 10 은 다른 실시 예 에 따른 ADC ( 1000 ) 의 하이 레벨 블록 도 이 다 . ADC ( 1000 ) 는 디지털 출력 ( 1020 ) 에서 디지털 출력 신호 로 변환 되 는 아날로그 입력 신호 를 수신 하 기 위한 아날로그 입력 ( 1002 ) 을 포함 한다 . 다중 위상 링 발진기 ( 1004 ) 는 아날로그 입력 신호 를 , 이전 에 설명 된 바 와 같 은 , RE 디지털 논리 회로 로 지정 된 제 1 디지털 논리 회로 ( 1006 ) , 및 FE 디지털 논리 회로 로 지정 된 제 2 디지털 논리 회로 ( 1008 ) 에 의해 수신 되 는 복수 의 위상 신호 들 로 변환 한다 . 제 1 디지털 논리 회로 ( 1006 ) 는 , 예 를 들 어 , 도 1 a 및 도 1 b 와 관련 하 여 실질 적 으로 설명 된 바 와 같 은 추가 적 인 회로 컴포넌트 들 과 통신 하 는 , 이전 에 설명 된 MLS 생성기 ( 1010 ) 및 존슨 카운터 를 포함 한다 . 또한 , 제 1 디지털 논리 회로 ( 1006 ) 는 , 또한 전술 한 바 와 같이 CLK 신호 ( 1022 ) 를 수신 한다 . 제 2 디지털 논리 회로 ( 1008 ) 는 , 예 를 들 어 , 도 1 a 및 1 b 와 관련 하 여 실질 적 으로 설명 된 바 와 같 은 추가 적 인 회로 컴포넌트 들 과 통신 하 는 반전 입력 MLS 생성기 ( 1014 ) 및 반전 입력 존슨 카운터 ( 1016 ) 를 포함 한다 . 또한 , 제 2 디지털 논리 회로 ( 1008 ) 는 , 또한 전술 한 바 와 같이 CLK 신호 ( 1022 ) 를 수신 한다 . 제 1 디지털 논리 회로 ( 1006 ) 의 RD 출력 은 합 산기 ( 1018 ) 를 통해 제 2 디지털 논리 회로 ( 1008 ) 의 FD 출력 에 합산 되 어 , 도시 된 바 와 같이 디지털 출력 ( 1020 ) 에서 복합 디지털 출력 신호 를 제공 한다 . ADC ( 1000 ) 는 이하 에서 더 상세히 설명 되 는 바 와 같이 도 1 a 및 1 b 와 관련 하 여 이전 에 설명 된 ADC 보다 훨씬 더 큰 분해능 및 전력 절약 을 제공 한다 .