또한 , 제 1 패리티 비트 ( c 1 ) 가 4 개 의 데이터 비트 ( d 1 , d 2 , d 3 , d 4 ) 들 을 통해 생성 되 었 다고 가정 했 을 때 , 인터 리버 ( 112 ) 가 생성 한 제 1 패리티 비트 ( c 1 ) 를 마지막 비트 로 하 는 비트 블록 에 는 4 개 의 데이터 비트 가 항상 포함 되 고 , 다른 비트 블록 에 4 개 의 데이터 비트 들 중 일부 가 포함 될 수 도 있 다 . 이렇게 비트 블록 이 형성 된다 하 더라도 , 인터 리버 ( 112 ) 는 비트 순서 를 재 배열 한다 . 이상 의 인터 리버 ( 112 ) 의 기능 은 이미 알려진 사항 으로 , 본 발명 의 실시 예 에서 는 상세 한 설명 을 생략 한다 .