JTAG 인터페이스 ( 430 ) 는 보드 레벨 테스트 에 범용 으로 사용 되 는 DFT ( Design For Testability ) 회로 에 본 발명 에서 제안 하 는 시스템 버스 ( 420 ) 를 이용 하 여 경계 스캔 레지스터 ( Boundary Scan Register ) 로 상기 테스트 패턴 을 로드 ( load ) 하 고 , 상기 경계 스캔 레지스터 로부터 상기 테스트 패턴 을 리드 ( Read ) 하 여 로드 ( Load ) 와 리드 ( Read ) 옵션 을 병렬 ( Parallel ) 처리 를 수행 할 수 있 도록 한다 .