그러나 , 기존 의 GFI 장치 에서 는 , 8 핀 을 가지 는 GFI 콘트롤 칩 과 GFI 콘트롤 칩 외부 에 연결 되 는 SCR 및 복수 의 수동 소자 들 을 이용 한다 . 이때 , GFI 콘트롤 칩 의 외부 에 구비 되 는 누설 전류 검출 신호 딜레이 ( delay ) 용 커패시터 와 저항 은 칩 내부 에 실장 되 기 어려운 문제점 이 있 었 다 . 상기 딜레이 용 커패시터 와 저항 은 외부 환경 에 의하 여 순간 적 으로 발생 하 는 노이즈 성 신호 의 영향 을 없애 기 위한 것 으로서 , 상기 딜레이 용 커패시터 는 수 나노 패럿 ( nano faraday ) 이상 으로서 그 용량 이 큰 편 이 고 , 또한 , 상기 딜레이 용 저항 도 수 킬로 오 옴 으로서 칩 내부 에 실장 하 기 에 는 여러 가지 이유 로 어려움 이 있 다 . 이 에 따라 , 기존 에 는 이 와 같이 칩 내부 에 실장 하 기 어려운 소자 들 을 칩 외부 에 연결 시키 기 위하 여 GFI 콘트롤 칩 의 핀수 를 일정 수 , 예 를 들 어 , 8 핀 이상 유지 할 필요 가 있 었 고 , 이 를 줄이 는 데 는 한계 가 있 었 다 . 따라서 , 외부 소자 가 하 는 기능 을 칩 내부 에서 기능 하 도록 하 여 핀수 를 줄여서 GFI 콘트롤 칩 과 함께 SCR 까지 하나 의 패키지 에 실장 함 으로써 , 전체 적 인 부품 수 를 줄이 고 소형 시스템 에 적합 하 도록 하 고자 본 발명 을 제안 한다 .