최근 , 휴대 전화 나 스마트폰 , 태블릿 단말 등 으로 대표 되 는 전자 기기 의 소형 화 , 박 형 화 , 고기 능화 가 요구 되 고 있 으며 , 전자 기기 를 구성 하 는 반도체 장치 에 대해서 도 소형 화 , 박 형 화 , 고밀도 실장 화 가 요구 되 게 되 었 다 . 이러 한 요구 를 실현 하 는 반도체 패키지 제조 기술 로서 , 복수 의 반도체 칩 을 하나 의 패키지 내 에 수용 한 멀티 칩 모듈 이나 웨이퍼 레벨 패키지 가 검토 되 어 실용 화 되 어 왔 다 . 그리고 , 최근 , 팬 아웃 형 의 웨이퍼 레벨 패키지 기술 이 큰 주목 을 받 고 있 다 . 팬 아웃 형 웨이퍼 레벨 패키지 는 , 종래 의 웨이퍼 레벨 의 재 배선 기술 을 이용 하 여 반도체 소자 의 영역 외 에 도 재 배선 층 을 형성 하 는 패키지 의 통칭 이 다 . 반도체 패키지 의 종류 로서 일반 적 인 BGA ( Ball Grid Array ) 형 의 패키지 등 에서 는 , 반도체 소자 를 패키지 기판 에 실장 하 여 , 와이어 본딩 할 필요 가 있 었 으나 , 웨이퍼 레벨 패키지 에 있 어서 는 , 이 들 패키지 기판 이나 와이어 배선 등 을 박막 의 배 선체 로 교체 하 여 반도체 소자 와 접합 함 으로써 , 패키지 의 소형 화 가 가능 해진다 ( 특허 문헌 1 ~ 4 참조 ) .