본 발명 에서 는 ONO 콘 택 공정 시 상기 에서 설명 한 영역 외 에 도 메모리 셀 이 형성 될 영역 사이 의 유전체 막 ( 206 ) 도 제거 한다 . 이때 , 메모리 셀 영역 사이 의 유전체 막 ( 206 ) 은 메모리 셀 들 의 간격 보다 좁 은 폭 으로 식각 하 는 것 이 바람직 하 다 . 이 로 써 , 소오 스 선택 트랜지스터 , 드레 인 선택 트랜지스터 , 주변 회로 트랜지스터 가 형성 될 영역 뿐 만 아니 라 , 메모리 셀 이 형성 될 영역 들 사이 의 유전체 막 ( 206 ) 이 식각 되 어 제 1 도 전막 ( 204 ) 의 일부 를 노출 시키 는 콘 택 홀 ( 210 ) 이 형성 된다 .