본 발명 의 일실 시예 에 따르 면 메모리 연산 장치 는 호스트 ( host ) 장치 로부터 메모리 연산 과 관련 된 주소 및 명령어 를 수신 하 고 , 상기 수신 된 주소 에 기초 하 여 제 1 메모리 연산 과 제 2 메모리 연산 중 어느 하나 를 결정 하 는 디코더 , 상기 디코더 로부터 상기 수신 된 주소 및 상기 수신 된 명령어 를 수신 하 고 , 상기 제 1 메모리 연산 이 결정 될 경우 상기 수신 된 명령어 에 기초 하 여 상기 제 1 메모리 연산 과 관련 된 데이터 를 생성 하 는 메모리 제 어부 , 및 상기 메모리 제 어부 로부터 상기 생성 된 데이터 를 수신 하 여 디 코딩 하 고 , 상기 메모리 제 어부 로 피연산자 데이터 의 요청 을 전달 하 는 논리 제 어부 를 포함 할 수 있 다 .