도 8 에 도시 된 바 와 같이 , 오류 정정 회로 는 , 제 1 부호 율 ( k / n ) 에 대응 하 는 패리티 체크 행렬 , 즉 ( n - k ) ×n 의 사이즈 를 갖 는 제 1 패리티 체크 행렬 ( H 1 ) 과 대상 코드 워드 ( C 4 ) 의 부분 코드 워드 ( C 3 ) 에 대응 하 는 n 비트 의 판독 값 들 ( R 3 ) 을 이용 하 여 제 1 오류 정정 디 코딩 을 수행 할 수 있 다 . 여기 서 , 제 1 부호 율 ( k / n ) 에 대응 하 는 제 1 패리티 체크 행렬 ( H 1 ) 은 , 제 3 부호 율 ( k / ( n + β ) ) 에 대응 하 는 제 3 패리티 체크 행렬 ( H 3 ) 과 특수 한 관계 에 있 을 수 있 다 . 이 는 관련 되 는 도면 인 도 11 을 참조 하 여 후술 한다 .