앞서 기술 된 것 처럼 , 상기 디바이스 ( 100 ) 는 앞서 기술 된 바 와 같이 적어도 두 개 의 코 - 프로세서 ( 106 , 108 ) 를 포함 한다 . 당업자 에게 알려진 것 처럼 , 이러 한 코프로세서 들 은 프로세서 ( 102 ) 로부터 특정 프로세싱 태 스 크 들 을 덜 어 내 게 ( offload ) 하 는 데 사용 되 며 , 그럼 으로써 , 상기 프로세서 ( 102 ) 가 다른 프로세싱 태 스 크 들 을 처리 할 수 있 게 해준다 . 비록 도 1 에 도시 되 지 는 않 았 지만 , 상기 코 - 프로세서 ( 들 ) ( 106 , 108 ) 는 상기 프로세서 ( 102 ) 와 상기 메모리 ( 112 ) 를 공유 할 수 있 고 및 / 또는 상기 코 - 프로세서 들 ( 106 , 108 ) 중 어느 하나 또는 모두 에 접근 가능 한 로컬 메모리 를 사용 할 수 있 다 . 바람직 한 실시 예 에서 , 상기 코 - 프로세서 ( 106 , 108 ) 는 , 당업자 에게 알려진 것 과 같 은 그래픽 프로세서 들 을 포함 하나 , 이 에 국한 되 는 것 은 아니 다 . 그러 한 코 - 프로세서 들 ( 106 , 108 ) 은 이산 그래픽 프로세서 ( 106 ) 와 집 적 그래픽 프로세서 ( 108 ) 를 포함 할 수 있 으나 , 다른 조합 들 이 가능 하 다 . 코 - 프로세서 들 , 특히 그래픽 코 - 프로세서 들 의 많 은 구현 들 에서 , 프로세서 ( 102 ) , 이 산 코 - 프로세서 ( 106 ) 그리고 메모리 또는 다른 디바이스 들 ( 도시 되 지 않 음 ) 사이 에 , 소위 노스브리지 ( Northbridge ) ( 104 ) 와 같 은 브리지 디바이스 ( bridge device ) 가 제공 될 수 있 다 . 추가 로 당업자 에게 알려진 것 처럼 , 상기 집 적 코프로세서 ( integrated coprocessor ) ( 108 ) 는 상기 노스브리지 디바이스 ( 104 ) 의 일부 로 구현 된다 . 대안 적 으로 , 집 적 코 - 프로세서 ( 108 ) 는 애플리케이션 또는 호스트 프로세서 ( 102 ) 내 에 구현 될 수 있 다 .