도 1 은 본 발명 의 일 실시 예 에 따른 3 차원 매립 형 전자회로 부품 ( 100 ) 의 분해 사시도 이 고 , 도 2 는 본 발명 의 다른 일 실시 예 에 따른 3 차원 매립 형 전자회로 부품 ( 100 ) 의 제 1 바디 ( 111 ) 를 보인 사시도 이 며 , 도 3 은 도 2 에 제 1 바디 ( 111 ) 가 제 2 바디 ( 112 ) 와 적층 된 형태 의 단면 을 보인 개념 도 이 다 .