트랜지스터 M 5 는 저 전위 의 제 2 전원 전압 ( VGL 1 ) 에 연결 된 소스 전극 , 다음 단의 시프트 레지스터 ( SRn + 1 ) 의 제 1 중간 출력 신호 ( UP [ n + 1 ] ) 를 전달 받 는 제 1 제어 신호 단자 ( UPN ) 에 연결 된 게이트 전극 , 및 트랜지스터 M 1 의 게이트 전극 에 연결 된 소스 전극 을 포함 한다 .