또한 , 상기 소스 전극 및 제 1 드레 인 전극 을 상기 제 1 반도체 층 의 소스 영역 및 드레 인 영역 과 전기 적 으로 연결 시키 기 위해 형성 되 는 콘 택 홀 들 이 상기 게이트 라인 과 장 방향 으로 형성 됨 으로써 제 1 반도체 층 , 소스 전극 및 제 1 드레 인 전극 이 차지 하 는 면적 이 넓 어 지 게 되 어 박막 트랜지스터 ( T ) 의 치수 가 더욱 증가 된다 .