제 1 기판 ( 400 ) 은 , 예 를 들 어 GaN 기판 ( 91 ) 의 면 ( 91 S 3 ) 에 트랜지스터 ( 90 ) 가 마련 되 어 있 다 . 이 트랜지스터 ( 90 ) 는 , 예 를 들 어 고전 자 이동도 트랜지스터 ( High Electron Mobility Transistor ; HEMT ) 이 다 . HEMT 는 , 이종 반도체 를 포함 하 는 헤테로 접합 계면 에 형성 되 는 2 차원 전자 가스 ( 채널 영역 ( 90 C ) ) 를 , 전계 효과 에 의해 제어 하 는 트랜지스터 이 다 . GaN 기판 ( 91 ) 위 에 는 , 예 를 들 어 AlGaN 층 ( 93 ) ( 또는 AlInN 층 ) 이 마련 되 어 있 고 , 이것 에 의해 AlGaN / GaN 헤테로 구조 가 형성 되 어 있 다 . AlGaN 층 ( 93 ) 위 에 는 게이트 절 연막 ( 94 ) 을 사이 에 두 고 게이트 전극 ( 96 ) 이 마련 되 어 있 다 . 또한 , AlGaN 층 ( 93 ) 위 에 는 , 게이트 전극 ( 96 ) 을 사이 에 두 고 , 소스 전극 ( 96 S ) 및 드레 인 전극 ( 96 D ) 이 마련 되 어 있 다 . 소스 전극 ( 96 S ) 및 드레 인 전극 ( 96 D ) 과 접하 는 AlGaN 층 ( 93 ) 에 는 , n 형 영역 ( 93 N ) 이 각각 마련 되 어 있 다 . 트랜지스터 ( 90 ) 의 옆 에 는 , 소자 분리 막 ( 95 ) 이 마련 되 어 있 다 . 게이트 전극 ( 96 ) , 소스 전극 ( 96 S ) 및 드레 인 전극 ( 96 D ) 의 주위 에 는 , 층간 절 연막 ( 97 ) 이 형성 되 어 있 고 , 층간 절 연막 ( 97 ) 위 에 는 , " 트랜지스터 ( 90 ) 에 가까운 쪽 으로부터 순서 대로 금속 막 M 1 "" 와 금속 막 M 2 "" 가 적층 된 다층 배선 형성 부 가 마련 되 어 있 다 . 금속 막 M 1 "" 및 금속 막 M 2 "" 는 층간 절연 층 ( 98 ) 에 매설 되 어 있 고 "," 금속 막 M 1 "" 와 금속 막 M 2 "" 는 "," 층간 절연 층 ( 98 ) 을 관통 하 는 비아 V 1 "" 에 의해 접속 되 어 있 다 . 제 1 기판 ( 400 ) 과 제 3 기판 ( 300 ) 은 "," 이 들 금속 막 M 2 "" 와 도전 막 ( 54 ) 을 접합 함 으로써 전기 적 으로 접속 되 어 있 다 . GaN 기판 ( 91 ) 의 다른 면 ( 면 ( 91 S 4 ) ) 에 는 ", 베이스 기판 으로서 의 Si 기판 ( 92 ) 이 마련 되 어 있 다 .