상기 지연 신호 ( signal _ d ) 는 하이 로 인 에 이 블 되 는 뱅크 액티브 신호 ( BA ) 를 기준 액티브 완료 시간 만큼 지연 시킨 것 이 다 . 따라서 상기 펄스 ( pulse ) 의 폴링 타 이 밍 에 상기 지연 신호 ( signal _ d ) 가 하이 레벨 이 면 반도체 메모리 장치 의 액티브 완료 시간 이 기준 액티브 완료 시간 보다 긴 것 이 다 . 또한 상기 펄스 ( pulse ) 의 폴링 타이밍 에 상기 지연 신호 ( signal _ d ) 가 로우 레벨 이 면 반도체 메모리 장치 의 액티브 완료 시간 이 기준 액티브 완료 시간 보다 짧 은 것 이 다 .