제 2 반도체 칩 ( 500 ) 상 에 제 3 반도체 칩 ( 700 ) 이 배치 될 수 있 다 . 제 1 반도체 칩 ( 300 ) 및 제 2 반도체 칩 ( 500 ) 이 복수 로 제공 되 는 경우 , 제 3 반도체 칩 ( 700 ) 또한 복수 로 제공 될 수 있 으며 , 제 3 반도체 칩 들 ( 700 ) 은 각각 하나 의 제 2 반도체 칩 ( 500 ) 상 에 배치 될 수 있 다 . 제 3 반도체 칩 ( 700 ) 은 DRAM , SRAM , MRAM , 또는 플래시 메모리 와 같 은 메모리 칩 ( memory chip ) 일 수 있 다 . 실시 예 들 에 따라 , 제 3 반도체 칩 ( 700 ) 은 제 2 반도체 칩 ( 500 ) 과 동일 한 칩 을 포함 할 수 있 고 , 또는 다른 칩 을 포함 할 수 있 다 . 제 3 반도체 칩 ( 700 ) 은 전면 ( 700 a ) 및 후면 ( 700 b ) 을 가질 수 있 다 . 예 를 들 어 , 제 3 반도체 칩 ( 700 ) 은 그 의 전면 에 제공 되 는 제 3 재배 선 층 ( 710 ) 을 포함 할 수 있 다 . 제 3 재배 선 층 ( 710 ) 은 제 3 반도체 칩 ( 700 ) 의 전면 ( 700 a ) 에 배치 되 는 제 3 도전 패턴 ( 714 ) 및 제 3 칩 패드 들 ( 712 ) , 그리고 상기 제 3 도전 패턴 ( 714 ) 및 제 3 칩 패드 들 ( 712 ) 을 덮 는 제 3 절연 층 ( 716 ) 을 포함 할 수 있 다 . 제 3 칩 패드 들 ( 712 ) 은 제 3 도전 패턴 ( 714 ) 을 통해 제 3 반도체 칩 ( 700 ) 내 의 집 적 소자 또는 집 적 회로 들 과 전기 적 으로 연결 될 수 있 다 . 제 3 절연 층 ( 716 ) 은 제 3 반도체 칩 ( 700 ) 의 전면 ( 700 a ) 에서 제 3 도전 패턴 ( 714 ) 을 덮 고 , 제 3 칩 패드 들 ( 712 ) 을 노출 할 수 있 다 . 제 3 도전 패턴 ( 714 ) 및 제 3 칩 패드 들 ( 712 ) 은 금속 과 같 은 도전 물질 을 이룰 수 있 다 . 제 3 절연 층 ( 716 ) 은 산화물 을 포함 할 수 있 다 . 필요 에 따라 , 제 3 반도체 칩 ( 700 ) 은 제 3 반도체 칩 ( 700 ) 을 수직 으로 관통 하 는 제 3 관통 전극 들 ( 720 ) 을 포함 할 수 있 다 .