더 나아가 , 상기 기판 ( 33 ) 은 적어도 두 개 의 판재 층 ( 333 ) 을 구비 하 고 , 즉 두 개 또는 두 개 이상 의 상기 판재 층 ( 333 ) 은 서로 중첩 되 어 상기 기판 ( 33 ) 을 형성 하 도록 한다 . 상기 디지털 회로 부 ( 31 ) 의 회로 와 상기 아날로그 회로 부 ( 32 ) 의 회로 는 각각 상기 기판 ( 33 ) 의 매 하나 의 상기 판재 층 ( 333 ) 에 설치 된다 . 상기 기판 ( 33 ) 의 상기 판재 층 ( 333 ) 의 층수 파라미터 는 Y 로 설정 되 고 , 여기 서 파라미터 Y 의 값 범위 는 : 2 ~ 20 ( 2 와 20 을 포함 함 ) 이 다 . 바람직 하 게 는 , 파라미터 Y 의 값 범위 는 : 3 ~ 15 （ 3 과 15 를 포함 함 ） 이 다 . 더 바람직 하 게 는 , 파라미터 Y 의 값 범위 는 : 4 ~ 10 （ 4 와 10 을 포함 함 ） 이 다 . 상기 판재 층 ( 333 ) 의 두께 파라미터 는 Z 로 설정 되 고 , 여기 서 파라미터 Z 의 값 범위 는 : 　 0 . 005 mm ~ 0 . 5 mm （ 0 . 005 mm 와 0 . 5 mm 를 포함 함 ） 이 고 , 바람직 하 게 는 , 파라미터 Z 의 값 범위 는 : 0 . 01 mm ~ 0 . 2 mm ( 0 . 01 mm 와 0 . 2 mm 를 포함 함 ) 이 다 .