[ 0706 ] 일부 실시 예 들 에서 , 가속 화 된 심층 학습 중 임의 의 것 과 연관 된 구조 및 / 또는 그 에 대해 수행 되 는 동작 들 모두 또는 임의 의 부분 들 ; 가속 화 된 심층 학습 을 위한 , RCP 를 이용 한 그리고 RCP 를 이용 하 지 않 은 , SGD , MBGD , CPGD ; 가속 화 된 심층 학습 을 위한 데이터 구조 설명 자 들 및 패브릭 벡터 들 ; 가속 화 된 심층 학습 을 위한 뉴런 스미 어 링 ; 가속 화 된 심층 학습 을 위한 태 스 크 동기 화 ; 가속 화 된 심층 학습 을 위한 데이터 흐름 트리 거형 태 스 크 들 ; 가속 화 된 심층 학습 을 위한 제 어 웨이 블릿 ; 및 / 또는 가속 화 된 심층 학습 을 위한 웨이 블릿 표현 뿐 만 아니 라 , 위 에서 언급 된 동작 들 전부 또는 부분 들 을 제공 하 는 프로세서 , 마이크로프로세서 , 단일 칩 시스템 , 주문 형 집 적 회로 , 하드웨어 가속기 , 또는 다른 회로 의 부분 들 의 다양 한 조합 들 은 , 컴퓨터 시스템 에 의한 프로세싱 과 호환 가능 한 사양 에 의해 특정 된다 . 사양 은 다양 한 설명 들 , 이를테면 , 하드웨어 설명 언어 들 , 회로 설명 들 , 넷 리스트 설명 들 , 마스크 설명 들 , 또는 레이아웃 설명 들 에 따른다 . 예 시 적 인 설명 들 은 : Verilog , VHDL , SPICE , SPICE 변형 들 , 이를테면 , PSpice , IBIS , LEF , DEF , GDS - II , OASIS , 또는 다른 설명 들 을 포함 한다 . 다양 한 실시 예 들 에서 , 프로세싱 은 , 하나 이상 의 집 적 회로 들 상 에 포함 하 기 에 적합 한 논리 및 / 또는 회로 를 산출 , 검증 , 또는 지정 하 기 위한 해석 , 컴파일 레이 션 ( compilation ) , 시뮬레이션 , 및 합성 의 임의 의 조합 을 포함 한다 . 다양 한 실시 예 들 에 따른 각각 의 집 적 회로 는 다양 한 기법 들 에 따른 설계 및 / 또는 제조 와 호환 가능 하 다 . 기법 들 은 프로그램 가능 기법 ( 이를테면 , 필드 또는 마스크 프로그램 가능 게이트 어레이 집 적 회로 ) , 세미 - 커스텀 기법 ( 이를테면 , 전체 적 또는 부분 적 셀 - 기반 집 적 회로 ) , 및 풀 - 커스텀 기법 ( 이를테면 , 실질 적 으로 특화 된 집 적 회로 ) , 이 들 의 임의 의 조합 , 또는 집 적 회로 들 의 설계 및 / 또는 제조 와 호환 가능 한 임의 의 다른 기법 을 포함 한다 .