도 6 를 참조 하 면 , 제 4 실시 예 들 에 따른 반도체 장치 의 경우 한 쌍 의 신호 단자 들 ( 615 a , " 615 b ) 이 그 일단 의 평면 형상 이 "" L "" 자 형 의 요철 형태 를 가진 채 ", 서로 등 을 맞댄 상태 로 근접 하 여 나란히 배치 되 어 있 다 . 상기 한 쌍 의 신호 단자 들 ( 615 a , 615 b ) 에 대응 하 는 접지 단자 ( 602 ) 또한 상기 한 쌍 의 신호 단자 들 ( 615 a , 615 b ) 에 좁 은 이격 거리 를 두 고 맞물리 도록 변형 되 어 있 다 . 제 4 실시 예 들 에 따른 상기 반도체 장치 는 한 쌍 의 신호 배선 들 ( 623 a , 623 b ) 로 이루어진 신호 배선 군 ( signal wire group ) 전체 에 대한 전기 적 차폐 효과 를 극대 화 시키 기 위해 제 1 실시 예 들 에 따른 상기 반도체 장치 ( 도 3 에 도시 ) 의 구조 를 일부 변형 한 것 이 다 . 상기 한 쌍 의 신호 배선 들 ( 623 a , 623 b ) 은 , 써 데스 ( SERDES ; serializer / deserializer ) 칩 의 전기 신호 의 입출력 에 통상 적 으로 쓰이 는 디퍼렌셜 시그널 페어 ( differential signal pair ) 를 구성 하 는 포지티브 시그널 ( positive signal ) 과 네거티브 시그널 ( negative signal ) 을 위한 것 일 수 있 다 . 상기 반도체 장치 의 경우 , 상기 한 쌍 의 신호 단자 들 ( 615 a , 615 b ) 과 상기 접지 단자 ( 602 ) 의 변형 에 의해 상기 한 쌍 의 신호 배선 들 ( 623 a , 623 b ) 의 좌우 양측 에 한 쌍 의 접지 배선 들 ( 625 a , 625 b ) 이 매우 좁 은 이격 거리 를 두 고 배치 된다 . 그 결과 , 상기 한 쌍 의 신호 배선 들 ( 623 a , 623 b ) 에 대한 전기 적 차폐 를 더욱 효과 적 으로 할 수 있 게 된다 .