도 3 을 참조 하 면 , 상기 PMOS 영역 을 덮 고 NMOS 영역 을 노출 하 는 제 1 포토레지스트 마스크 ( 19 ) 를 기판 상 에 형성 한다 . 상기 NMOS 영역 의 더미 게이트 패턴 ( 15 n ) 을 식각 마스크 로 이용 하 여 상기 NMOS 영역 의 더미 게이트 패턴 ( 15 n ) 외측 의 NMOS 영역 의 제 1 식각 저 지막 ( 13 ) 과 희생 층 ( 3 ) 및 채널 층 ( 5 ) 을 식각 하 여 상기 더미 게이트 패턴 ( 15 n ) 하부 에 복수 개 의 패턴 된 희생 층 ( 3 n ) 및 채널 층 ( 5 n ) 을 포함 하 는 제 1 액티브 패턴 ( 21 ) 을 형성 한다 . 상기 식각 공정 에 의해 상기 제 1 희생 층 ( 3 a ) 아래 의 반도체 기판 도 일정 깊이 로 식각 된다 . 상기 제 1 액티브 패턴 ( 21 ) 을 이루 는 복수 개 의 패턴 된 채널 층 ( 5 n ) 및 희생 층 ( 3 n ) 은 부분 적 으로 등방성 식각 되 어 상기 더미 게이트 패턴 ( 15 n ) 의 폭 보다 작 을 수 있 다 .