이어서 , 도 2 b 를 참조 하 면 , 상기 소오 스 전극 및 드레 인 전극 ( 425 a , 425 b ) 을 포함 한 제 1 기판 ( 400 ) 상 에 패 시베이 션 막 ( 430 ) 을 적층 한다 . 그런 다음 , 상기 패 시베이 션 막 ( 430 ) 을 식각 하 여 , 상기 드레 인 전극 ( 425 b ) 의 일부 를 노출 시키 는 비어홀 ( 435 ) 을 형성 한다 .