도 2 에 도시 된 바 와 같이 , 반도체 기판 ( 21 ) 상 에 게이트 절 연막 ( 22 ) 을 형성 한 후 , 게이트 절 연막 ( 22 ) 상 에 게이트 전극 용 도전 막 ( 23 ) 을 형성 한다 . 본 명세서 에서 는 일례 로서 게이트 전극 용 도전 막 ( 23 ) 으로 폴리 실리콘 막 및 텅스텐 실리사이드 막 이 적층 된 구조 를 이용 하 기 로 하나 , 이 에 한정 되 는 것 은 아니 며 텅스텐 실리사이드 막 이외 에 금속 실리사이드 막 또는 금속 막 등 의 저 저항 물질 을 이용 할 수 도 있 다 .