일 실시 예 에 따르 면 , 반도체 디바이스 의 제조 방법 은 , 소스 / 드레 인 영역 상 에 제 1 실리사이드 전구체 및 제 2 실리사이드 전구체 를 퇴적 하 는 단계 - 상기 퇴적 하 는 단계 는 또한 제 1 상 을 갖 는 제 1 실리사이드 를 형성 하 며 , 제 2 실리사이드 전구체 는 제 1 실리사이드 의 제 1 상 내 에서 불용성 임 - ; 제 1 실리사이드 의 제 1 상 을 제 1 실리사이드 의 제 2 상 으로 변화 시키 는 단계 - 제 2 실리사이드 전구체 는 제 1 실리사이드 의 제 2 상 내 에서 가용성 임 - ; 및 제 2 실리사이드 전구체 및 제 1 실리사이드 의 제 2 상 으로 제 2 실리사이드 를 형성 하 는 단계 를 포함 한다 . 일 실시 예 에서 , 제 2 실리사이드 를 형성 하 는 단계 는 또한 제 2 실리사이드 와 소스 / 드레 인 영역 의 나머지 부분 사이 에 분리 된 영역 을 형성 한다 . 일 실시 예 에서 , 제 1 실리사이드 전구체 는 니켈 을 포함 한다 . 일 실시 예 에서 , 제 2 실리사이드 전구체 는 백금 을 포함 한다 . 일 실시 예 에서 , 방법 은 제 1 실리사이드 의 제 1 상 을 제 1 실리사이드 의 제 2 상 으로 변화 시키 는 단계 전 에 , 제 1 실리사이드 전구체 및 제 2 실리사이드 전구체 의 일부 를 제거 하 는 단계 를 더 포함 한다 . 일 실시 예 에서 , 제 1 실리사이드 전구체 및 제 2 실리사이드 전구체 의 일부 를 제거 하 는 단계 전 에 , 제 1 실리사이드 전구체 및 제 2 실리사이드 전구체 의 일부 는 N + 소스 / 드레 인 영역 위 에 위치 된다 . 일 실시 예 에서 , 제 2 실리사이드 는 P + 소스 / 드레 인 영역 위 에 위치 된다 .