본 발명 은 반도체 소자 의 게이트 와 오버랩 ( overlap ) 되 는 활성 영역 가장자리 에서 의 전계 집중 현상 으로 인하 여 반도체 소자 의 특성 이 열화 되 는 것 을 방지 하 기 위한 반도체 소자 의 제조 방법 에 관한 것 으로 , 이 를 위한 본 발명 의 반도체 소자 제조 방법 은 , 기판 에 활성 영역 을 정의 하 는 소자 분리 막 을 형성 하 는 단계 ; 상기 소자 분리 막 과 접하 는 활성 영역 중 게이트 와 오버랩 되 는 활성 영역 의 가장자리 를 노출 시키 는 마스크 패턴 을 형성 하 는 단계 ; 상기 마스크 패턴 에 의해 노출 된 상기 활성 영역 의 가장자리 를 산화 시켜 전계 집중 완화 용 절 연막 을 형성 하 는 단계 및 상기 전계 집중 완화 용 절 연막 이 형성 된 기판 상부 에 게이트 를 형성 하 는 단계 를 포함 하 고 있 으며 , 상술 한 본 발명 에 따르 면 , 전계 집중 현상 으로 인한 문턱 전압 변화 , 역 협 폭 효과 및 HEIP 현상 을 방지 할 수 있 다 .