메모리 디바이스 의 제 1 감지 회로 및 제 2 감지 회로 는 도 1 b , 1 c , 3 , 4 a 및 4 b 에 도시 된 바 와 같이 , 복수 의 서브 어레이 의 각각 의 제 1 및 제 2 서브 세트 의 감지 라인 이 있 는 피치 상 에 형성 될 수 있 다 . 일부 실시 예 에서 , 컬럼 선택 회로 ( 가령 , 도 3 의 358 - 1 및 358 - 2 ) 는 특정 컬럼 에 대한 각자 의 감지 라인 ( 가령 , 305 - 1 및 305 - 2 ) 에 연결 된 적어도 감지 증폭기 에 선택 적 으로 연결 됨 으로써 제 1 및 제 2 서브 세트 중 어느 하나 에서 서브 어레이 ( 325 ) 의 메모리 셀 의 특정 컬럼 ( 가령 , 322 - 0 ) 에서 데이터 를 선택 적 으로 감지 하 도록 사용 될 수 있 다 .