도 17 a 및 17 b 에서 의 트랜지스터 ( 160 ) 는 반도체 기판 ( 500 ) 위 의 반도체 층 중 에 설치 된 채널 형성 영역 ( 134 ) 과 , 채널 형성 영역 ( 134 ) 을 사이 에 끼우 도록 설치 된 불순물 영역 ( 132 ) ( 소스 영역 및 드레 인 영역 이 라고 도 한다 ) 과 , 채널 형성 영역 ( 134 ) 위 에 설치 된 게이트 절연 층 ( 122 a ) 과 , 게이트 절연 층 ( 122 a ) 위 에 채널 형성 영역 ( 134 ) 과 중첩 하 도록 설치 된 게이트 전극 ( 128 a ) 을 포함 한다 . 도면 에서 , 명시 적 으로 는 소스 전극 이나 드레 인 전극 을 갖 지 않 을 경우 가 있 지만 , 편의 상 , 이러 한 상태 를 포함 시켜서 트랜지스터 라고 한다는 점 에 주목 한다 . 또한 , 이 경우 , 트랜지스터 의 접속 관계 를 설명 하 기 위해서 , " 소스 영역 이나 드레 인 영역 을 포함 시켜서 "" 소스 전극 "" 이나 "" 드레 인 전극 "" 이라고 표현 한다 . 즉 ", 본 명세서 에서 , " "" 소스 전극 "" 이 라는 기재 에 는 소스 영역 이 포함 될 수 있 다 . "