상기 동작 모드 신호 ( opmd ) 는 상기 반도체 메모리 장치 의 데이터 입력 회로 의 x 16 , x 8 및 x 4 동작 중 어느 하나 를 지시 하 기 위한 신호 이 며 , 복수 비트 로 구현 될 수 있 다 . 상기 데이터 입력 회로 가 x 16 동작 을 수행 하 면 , 상기 제 1 ~ 제 4 데이터 입력 버퍼 부 ( 1 ~ 4 ) 는 각각 상기 제 1 ~ 제 4 데이터 입력 센스 앰프 부 ( 5 ~ 8 ) 에 일 대 일 대 응 되 어 데이터 를 전송 한다 . 반면 에 , 상기 데이터 입력 회로 가 x 8 동작 을 수행 하 면 , 상기 제 1 및 제 2 데이터 입력 버퍼 부 ( 1 , 2 ) 에 는 데이터 가 입력 되 지 않 으며 , 상기 제 3 데이터 입력 버퍼 부 ( 3 ) 는 상기 제 1 및 제 3 데이터 입력 센스 앰프 부 ( 5 , 7 ) 에 , 상기 제 4 데이터 입력 버퍼 부 ( 4 ) 는 상기 제 1 ~ 제 4 데이터 입력 센스 앰프 부 ( 5 ~ 8 ) 에 데이터 를 전송 한다 . 또한 상기 데이터 입력 회로 가 x 4 동작 을 수행 하 면 , 상기 제 1 ~ 제 3 데이터 입력 버퍼 부 ( 1 ~ 3 ) 에 는 데이터 가 입력 되 지 않 으며 , 상기 제 4 데이터 입력 버퍼 부 ( 4 ) 는 상기 제 1 ~ 제 4 데이터 입력 센스 앰프 부 ( 5 ~ 8 ) 에 데이터 를 전송 한다 . 상기 제 1 ~ 제 4 데이터 입력 센스 앰프 부 ( 5 ~ 8 ) 에 는 각각 먹스 회로 가 구비 되 며 , 상기 어 드레스 1 ~ 2 ( add < 1 : 2 >) 는 각각 의 먹스 회로 를 선택 적 으로 활성 화 시킨다 .