특히 , 100 nm 이하 의 반도체 장치 에서 트리 거부 ( 110 ) 가 차지 하 는 면적 은 통상 정전기 방 전부 ( 120 ) 와 다이오드 한 쌍 에 필적 하 므로 , 트리 거부 ( 110 ) 가 전체 정전기 보호 회로 에서 차지 하 는 비중 이 30 ~ 40 % 에 달하 며 , LVTSCR 동작 전압 이 낮 아 질수록 이 비중 이 더욱 증가 할 수 있 다 .