AHB ( 10 ) 를 통해 쓰 기 FIFO ( 143 ) 에 저장 된 데이터 는 곧바로 쓰 기 데이터 정렬 기 ( 141 ) 를 통해 정렬 된 후 에 , 데이터 신호 ( 192 ) 를 통해 DDR SDRAM ( 9 ) 에 저장 된다 . 쓰 기 데이터 정렬 기 ( 141 ) 는 어드레스 저장기 ( 131 ) 로 부터 어드레스 를 입력 받 고 , 쓰 기 FIFO ( 143 ) 으로부터 데이터 를 입력 받 아서 , 이 데이터 를 16 bit 상위 데이터 와 16 bit 하위 데이터 를 구분 한 후 에 어 드레스 값 에 따라서 먹 싱 한 후 생성 된 데이터 를 DDR SDRAM ( 9 ) 에 저장 한다 . 데이터 사이즈 에 따라서 쓰 기 데이터 정렬 기 ( 141 ) 의 구체 적 인 구현 은 달라질 수 도 있 다 .