제 1 입력 전극 ( IE 1 ) 은 제 2 컨 택 홀 ( CH 2 ) 을 통해 제 1 반도체 패턴 ( SP 1 ) 의 제 1 영역 ( AR 11 ) 에 접속 되 고 , 제 1 출력 전극 ( OE 1 ) 은 제 3 컨 택 홀 ( CH 3 ) 을 통해 제 1 반도체 패턴 ( SP 1 ) 의 제 3 영역 ( AR 13 ) 에 접속 되 어 제 1 박막 트랜지스터 ( T 1 ) 를 구성 한다 .