또한 , 소스 / 드레 인 영역 을 포함 하 는 접합 영역 을 형성 하 기 위하 여 상기 형성 된 트랜지스터 및 메모리 셀 들 이 구비 된 전체 구조 상부 에 이온 주입 공정 을 실시 한다 . 이 에 따라 소스 선택 트랜지스터 일 측 의 반도체 기판 에 소스 영역 ( 도시 하 지 않 음 ) 이 형성 되 고 , 드레 인 선택 트랜지스터 일 측 의 반도체 기판 에 드레 인 영역 ( D ) 이 형성 된다 . 또한 , 상기 메모리 셀 사이 에 는 불순물 영역 ( 도시 하 지 않 음 ) 이 형성 된다 .