도 20 및 21 은 , 본 발명 의 일 실시 예 에 따른 반도체 디바이스 ( 10 ) 를 2 개 의 상이 한 단면도 ( 절 단선 에 대해서 도 3 참조 ) 로 도시 한다 . 질화물 층 ( 40 ) 의 노출 된 영역 들 은 당업 계 에서 알려진 임의 의 적절 한 에칭 ( 예컨대 , 건식 에칭 ) 을 이용 하 여 제거 된다 . 더욱이 , 산화물 층 ( 38 ) 은 당업 계 에서 알려진 임의 의 적절 한 에칭 ( 예컨대 , 습식 또는 건식 에칭 ) 을 이용 하 여 제거 된다 . 도시 된 실시 예 에서 , 산화물 에칭 은 또한 두꺼운 필드 산화물 ( 46 ) 의 얇 은 상부 층 을 제거 할 수 있 음 에 유의 한다 . 또한 질화물 층 ( 40 ) 및 산화물 층 ( 38 ) 의 제거 는 게이트 ( 20 , 36 ) 에 대한 전기 적 접촉 을 허용 함 에 유의 한다 .