전술 한 바 와 같이 , 도 1 a 및 1 b 에서 의 SJ - MOS 트랜지스터 ( 100 ) 에서 는 , P 형 칼럼 ( 21 p ) 및 N 형 칼럼 ( 21 n ) 이 각각 일정 한 불순물 농도 ( Xap , Xan ) 으로 설정 된다 . 한편 , P 형 칼럼 ( 21 p ) 및 N 형 칼럼 ( 21 n ) 의 폭 은 전체 PN 칼럼 층 ( 10 ) 에서 깊이 방향 으로 일정 하 지 않 다 . 제 1 칼럼 층 ( 11 a ) 에서 는 , P 형 칼럼 ( 21 p ) 및 N 형 칼럼 ( 21 n ) 의 폭 이 W 1 p 및 W 1 n 으로 각각 설정 되 고 , 제 2 칼럼 층 ( 11 b ) 에서 는 , P 형 칼럼 ( 21 p ) 및 N 형 칼럼 ( 21 n ) 의 폭 이 W 2 p ( > W 1 p ) 및 W 2 n ( < W 1 n ) 으로 각각 설정 된다 . 따라서 , 도 1 a 및 1 b 에서 의 SJ - MOS 트랜지스터 ( 100 ) 는 , 제 1 칼럼 층 ( 11 a ) 의 불순물 양 의 차이 ( Da ) 및 제 2 칼럼 층 ( 11 b ) 의 불순물 양 의 차이 ( Db ) 가 P 형 칼럼 ( 21 p ) 및 N 형 칼럼 ( 21 n ) 의 폭 ( W 1 p , W 2 p 및 W 1 n , W 2 n ) 의 차이 만큼 깊이 함수 로서 설정 되 는 것 이 구현 되 도록 구성 된다 . 즉 , 도 1 a 의 수학 적 표현 에 의해 나타낸 바 와 같이 , 각각 의 칼럼 층 에서 는 다음 의 관계 가 성립 한다 . 즉 , 제 1 칼럼 층 ( 11 a ) 에서 는 Da ∝ ( Xan ㆍ W 1 n - Xap ㆍ W 1 p ) > 0 이고 , 제 2 칼럼 층 ( 11 b ) 에서 는 Db ∝ ( Xan ㆍ W 2 n - Xap ㆍ W 2 p ) < 0 이 다 . 여기 서 , Xap , = Xan , | W 1 n - W 1 p | = | W 2 n - W 2 p |, 및 d 1 = d 2 = d / 2 이 다 .