제 2 및 제 3 메모리 영역 ( 12 , 13 ) 은 각각 개별 적 인 비휘발성 반도체 메모리 ( 메모리 칩 ) 로 구성 된다 . 각각 의 메모리 칩 은 기입 성능 과 같이 다른 성능 을 가질 수 있 거나 , 또는 다른 기억 용량 을 가질 수 있 다 . 예 를 들 면 , 제 2 메모리 영 역 ( 12 ) 은 SLC ( Single level cell ) 기술 을 이용 한 NAND 형 플래시 메모리 로 구성 될 수 있 으며 , 제 3 메모리 영역 ( 13 ) 은 MLC ( Multi level cell ) 기술 을 이용 한 NAND 형 플래시 메모리 로 구성 될 수 있 다 .