시간 구간 t 02 ~ t 04 ( 선택 된 비트 라인 프리 차지 단계 ) 에서 , 트랜지스터 ( Tpb 7 ) 의 게이트 에 인가 되 는 전압 ( Gpb 7 ) 은 로직 하이 ( ' 1 ') 레벨 일 수 있 고 , 그리고 트랜지스터 ( Tnb 7 ) 의 게이트 에 인가 되 는 전압 ( Gnb 7 ) 은 로직 로우 ( ' 0 ') 레벨 일 수 있 다 . 따라서 , 선택 된 비트 라인 ( BL 5 ) 이 프리 차징 되 는 시간 구간 t 02 ~ t 04 동안 , 선택 된 비트 라인 ( BL 5 ) 에 비 인접 하 는 비 선택 된 비트 라인 ( BL 7 ) 은 전압 레벨 ( Vbr 3 ) 에서 플로팅 될 수 있 다 . 여기 서 , 전압 레벨 ( Vbr 3 ) 은 플로팅 전압 의 레벨 로 지칭 될 수 있 다 . 다만 , 비 선택 된 비트 라인 ( BL 7 ) 이 플로팅 되 기 시작 하 는 시간 t 02 은 단순히 예시 적 인 것 일 뿐 이 다 . 도면 과 달리 , 비 선택 된 비트 라인 ( BL 7 ) 은 시간 t 02 와 시간 t 04 사이 임의 의 시간 에서 플로팅 되 기 시작 할 수 도 있 다 . 예 를 들 어 , 비 선택 된 비트 라인 ( BL 7 ) 은 시간 t 02 와 시간 t 04 사이 의 시간 t 03 에서 플로팅 되 기 시작 할 수 있 다 .