일부 실시 예 들 에 따르 면 , 디지털 펄스 발생 회로 는 클럭 주파수 ( Freq ) 및 클럭 주기 ( Tclock ) 를 갖 는 입력 클럭 신호 를 수신 하 기 위한 입력 노드 를 수신 하 는 펄스 발생기 를 포함 할 수 있 다 . 상기 펄스 발생기 는 , 입력 클럭 신호 의 미리 설정 된 일부분 인 지연 시간 을 제공 하 기 위하 여 복수 의 제어 비트 들 을 갖 는 디지털 프로그래머 블 지연 회로 를 포함 할 수 있 다 . 또한 , 상기 디지털 펄스 발생 회로 는 복수 의 제어 비트 의 값 들 을 결정 하 기 위한 연속 근사 레지스터 ( SAR ) 를 포함 할 수 있 다 .