도 2 는 도 1 의 메모리 어레이 ( 155 ) 내의 NAND 플래시 메모리 셀 들 의 블록 들 을 나타낸다 . 메모리 어레이 는 많 은 블록 들 을 포함 할 수 있 다 . 각각 의 예시 적 블록 ( 200 , 210 ) 은 다수 의 NAND 스트링 들 과 , 그리고 블록 들 간 에 공유 되 는 각각 의 비트 라인 들 ( 예 를 들 어 , BL 0 , BL 1 , ...) 을 포함 한다 . 각각 의 NAND 스트링 의 일단 ( one end ) 은 드레 인 선택 게이트 ( drain select gate ) ( SGD ) 에 연결 되 고 , 드레 인 선택 게이트 들 의 제어 게이트 들 은 공통 SGD 라인 을 통해 연결 된다 . NAND 스트링 들 의 타단 은 소스 선택 게이트 ( source select gate ) 에 연결 되 고 , 소스 선택 게이트 는 또한 공통 소스 라인 ( 220 ) 에 연결 된다 . 소스 선택 게이트 들 과 드레 인 선택 게이트 들 사이 에 64 개 의 워드 라인 들 ( 예 를 들 어 , WL 0 - WL 63 ) 이 연장 되 어 있 다 . 일부 경우 들 에 있 어서 는 , 더미 워드 라인 들 ( dummy word lines ) 이 또한 메모리 어레이 내 에 사용 될 수 있 다 . 이러 한 워드 라인 들 은 어떠 한 사용 자 데이터 도 포함 하 지 않 는다 . 예 를 들 어 , 더미 워드 라인 은 SGS 와 WL 0 사이 그리고 SGD 와 WL 63 사이 에 있 을 수 있 다 . 이러 한 더미 워드 라인 들 은 , 본 특정 예 에서 는 WL 0 및 WL 63 에서 일어날 수 있 는 어떤 에지 효과 ( edge effects ) ( 예 를 들 어 , 어떤 프로그램 교란 메커니즘 혹은 내 구성 저하 ) 로부터 가장 자리 데이터 워드 라인 을 보호 할 수 있 다 .