도 1 은 메모리 에 연결 된 집 적 회로 ( IC ) 의 하나 의 구체 예의 블록 다이어그램 이 다 . IC ( 2 ) 및 메모리 ( 6 ) 는 , 디스플레이 ( 3 ) 및 디스플레이 메모리 ( 300 ) 와 함께 , 본 실시 예 에서 컴퓨터 시스템 ( 10 ) 의 적어도 일부분 을 형성 한다 . 제시 된 구체 예 에서 , IC ( 2 ) 는 다수 의 프로세싱 노드 ( 11 ) 를 갖 는 프로세서 이 다 . 프로세싱 노드 ( 11 ) 는 본 특정 실시 예 에서 프로세서 코어 이 며 , 따라서 또한 코어 # 1 , 코어 # 2 , 등 으로 표시 된다 . 본 명세서 에 기재 될 방법론 은 예컨대 별도 의 고유 IC 다 이 상 에서 다중 프로세서 ( 이 는 단일 - 코어 또는 멀티 - 코어 프로세서 일 수 있 음 ) 를 실행 하 는 멀티 - 프로세서 컴퓨터 시스템 과 같 은 , 또 다른 배치 에 적용 될 수 있 다는 점 에 주목 하 라 . 더욱이 , 단지 단일 프로세싱 노드 ( 11 ) 만 을 갖 는 배치 가 또한 가능 하 며 고려 된다 .