이하 , 도 4 내지 도 27 을 참조 하 면서 , 본 실시 형태 에 있 어서 의 반도체 장치 의 제조 방법 을 구체 적 으로 설명 한다 . 도 4 내지 도 27 은 본 발명 의 제 1 실시 형태 에 있 어서 의 반도체 장치 의 제조 공정 의 설명도 이 다 . 도 4 내지 도 27 에 있 어서 , 파단선 의 좌측 은 제 1 트랜지스터 가 형성 되 는 제 1 영역 ( R 1 ) 이 고 , 파단선 의 우측 은 제 1 트랜지스터 와 는 다른 제 2 트랜지스터 가 형성 되 는 제 2 영역 ( R 2 ) 이 다 . 또 , 본 실시 형태 에서 는 , 제 1 트랜지스터 를 n - MOS 트랜지스터 로 하 고 , 제 2 트랜지스터 를 p - MOS 트랜지스터 로 한다 .