4 개 의 FPGA 들 ( FPGA 1 , FPGA 2 , FPGA 3 , FPGA 4 ) 들 중 FPGA 1 를 선택 하 고 선택 한 FPGA 1 에 소정 의 테스트 데이터 를 기록 하 고 기록 된 데이터 를 선택 되 지 않 은 나머지 FPGA 들 ( FPGA 2 , FPGA 3 , FPGA 4 ) 에 각각 다시 기록 하 라는 제어 신호 ( WC 1 ) 가 4 개 의 FPGA 들 ( FPGA 1 , FPGA 2 , FPGA 3 , FPGA 4 ) 로 각각 입력 된다 . 4 개 의 FPGA 들 ( FPGA 1 , FPGA 2 , FPGA 3 , FPGA 4 ) 은 입력 된 제어 신호 ( WC 1 ) 에 기초 하 여 , 자신 이 선택 되 었 는지 를 판단 한다 . FPGA 1 은 자신 이 선택 되 었 다는 것 을 확인 하 고 FPGA 1 에 테스트 데이터 를 기록 하 며 FPGA 1 에 기록 된 데이터 ( w 1 ) 를 FPGA 2 , FPGA 3 , FPGA 4 로 다시 기록 한다 . FPGA 2 , FPGA 3 , FPGA 4 는 제 어부 로부터 각각 에 기록 된 데이터 를 판독 하 라는 제어 신호 ( RC 1 , RC 2 , RC 3 ) 를 수신 하 는 경우 , 자신 에 기록 된 데이터 ( r 1 , r 2 , r 3 ) 를 판독 하 여 비 교부 로 제공 한다 .