한편 , 본 발명 의 또 다른 실시 예 에 따른 저장 매체 또는 전송 매체 에 제공 되 는 머신 - 판독 가능 한 명령어 들 로서 , 상기 명령어 들 은 하나 이상 의 프로세서 들 에 의해 실행 되 어 , 상기 프로세스 ( 들 ) 로 하여금 , 분기 명령어 의 결과 를 예측 하 고 ; 분기 타 겟 버퍼 ( BTB ) 에 복수 의 BTB 엔트리 들 을 저장 하 되 , 각각 의 BTB 엔트리 는 분기 명령어 에 대한 분기 인덱싱 주소 및 예측 된 분기 타 겟 주소 를 포함 하 며 , 명령어 의 프로그램 카운터 에 매핑 하 기 위한 상기 분기 인덱싱 주소 는 BTB 히트 가 프로그램 카운터 에 대응 하 는 예측 된 분기 타 겟 주소 로 리턴 될 때 페치 되 도록 하 고 ; 분기 예측 회로 를 사용 하 여 분기 타 겟 으로서 예측 된 적어도 하나 의 명령어 주소 를 페치 타 겟 큐 의 복수 의 스토리지 슬롯 들 중 하나 에 저장 하 되 , 상기 스토리지 슬롯 들 큐 잉 ( queueing ) 명령어 들 은 실행 을 위해 페치 되 고 ; 상기 페치 타 겟 큐 의 상부 에서 가져온 명령어 주소 에 대응 하 는 명령어 들 을 실행 을 위해 메모리 로부터 페치 및 리턴 하 고 ; 적어도 하나 의 대응 하 는 명령어 가 상기 메모리 의 명령어 캐시 에 저장 되 어 있 는지 결정 하 기 위해 상기 페치 타 겟 큐 로부터 상부 엔트리 이외 의 엔트리 를 읽 고 프리 페치 프로브 를 상기 메모리 로 보내 고 ; 및 상기 페치 타 겟 큐 를 채울 때 상기 BTB 에 의해 상기 프로그램 카운터 에 대한 BTB 미스 감지 에 응답 하 여 , 상기 메모리 에 대해 BTB 미스 프로브 의 발행 을 유발 하 되 , 상기 BTB 미스 프로브 는 상기 BTB 미스 를 해결 하 기 위해 상기 메모리 로부터 적어도 하나 의 명령어 의 페칭 ( fetching ) 을 시작 하 도록 한다 .