도 6 의 제어 신호 발생 회로 ( 252 ) 에 포함 된 제 1 제어 회로 ( 252 - 3 ) 는 PMOS 트랜 지 스터 ( MP 12 ) , 및 NMOS 트랜지스터 들 ( MN 11 , " MN 13 ) 로 구성 된 인버터 를 포함 한다 . 제 1 제어 신호 ( CS 1 ) 가 로직 "" 하이 "" 상태 로 바뀔 때 는 노드 ( N 13 ) 는 먼저 PMOS 트랜지스터 ( MP 12 ) 를 통해 공급 되 는 전원 전압 ( VCC ) 으로 충전 된 후 PMOS 트랜지스터 ( MP 11 ) 를 통해 공급 되 는 승압 전압 ( VPP ) 으로 충전 된다 . 따라서 "," 승압 전압 ( VPP ) 의 소모 를 줄일 수 있 다 . NMOS 트랜지스터 ( MN 13 ) 는 로직 "" 로우 "" 상태 인 NAND 게이트 ( NAND 1 ) 의 출력 신호 가 지연 회로 ( D 1 ) 를 통과 한 후 턴 오프 된다 . 따라서 ", NMOS 트랜지스터 ( MN 13 ) 는 노드 ( N 13 ) 가 전원 전압 ( VCC ) 으로 충전 된 후 PMOS 트랜지스터 ( MP 11 ) 가 턴 온 되 어 승압 전압 ( VPP ) 으로 충전 될 때 노드 ( N 13 ) 를 전원 전압 ( VCC ) 으로부터 전기 적 으로 분리 시키 는 기능 을 한다 . 즉 , NMOS 트랜지스터 ( MN 13 ) 는 승압 전압 ( VPP ) 과 전원 전압 ( VCC ) 이 단락 ( short ) 되 지 않 도록 하 는 기능 을 한다 .