따라서 , 본 발명 의 제 2 실시 예 에서 는 제 1 실시 예 에 비하 여 Cro 값 을 줄임 으로써 제 2 스토리지 전압 ( Vs ) 과 리드 아웃 집적회로 ( IC ) 가 센싱 하 는 전압 ( Vro ) 간 의 편차 를 줄일 수 있 는 방안 으로서 공통 전극 ( 199 ) 과 리드 아웃 라인 ( 204 ) 라인 에 의해 형성 되 는 기생 캐 패시 터 를 제거 하 는 구조 를 제안 하 는 것 이 다 .