모바일 장치 가 아닌 일반 적 인 개인 용 컴퓨터 의 경우 메모리 는 DLL 회로 를 포함 한다 . 메모리 는 DLL 회로 를 통해 유효 출력 딜레이 ( tSAC ) 를 1 클록 주기 로 맞춤 으로써 메모리 의 출력 딜레이 를 2 클록 주기 ( 2 clk ) 로 맞출 수 있 다 . 이러 한 경우 , 데이터 스트로브 신호 의 생성 시점 은 클록 신호 의 라이징 엣지 에 맞춰진다 . 이러 한 조건 하 에 메모리 시스템 의 읽 기 동작 에 따른 타이밍 도 는 도 1 과 같 다 . 도 1 을 참조 하 면 , 데이터 스트로브 신호 의 라이징 엣지 ( R . e ) 는 클록 신호 ( CK ) 의 라이징 엣지 ( r . e ) 에 맞출 수 있 으므로 , 메모리 컨트롤러 의 데이터 출력 시점 은 클록 신호 주기 ( CL + 1 ) 로 정해질 수 있 다 .