본 개시 의 기술 적 사상 에 따른 메모리 장치 는 , 기판 상 에 수직 으로 적층 된 워드 라인 들 에 각각 연결 된 메모리 셀 들 을 각각 포함 하 는 복수 의 스트링 들 을 포함 하 는 메모리 셀 어레이 , 및 복수 의 스트링 들 에 인가 되 는 전압 들 을 제어 하 여 , 복수 의 스트링 들 에 대한 프리 - 프로그램 동작 및 소거 동작 을 연이 어 수행 하 는 제어 로직 을 포함 하 고 , 복수 의 스트링 들 은 비트 라인 이 연결 되 는 메인 스트링 및 상기 비트 라인 과 전기 적 으로 이격 되 는 더미 스트링 을 포함 하 고 , 제 어 로직 은 프리 - 프로그램 동작 을 수행 하 기 위하 여 , 더미 스트링 에 연결 된 워드 라인 들 중 적어도 하나 에 프리 - 프로그램 전압 을 인가 하 고 , 더미 스트링 의 그라운드 선택 트랜지스터 를 턴 - 온 시키 기 위하 여 그라운드 선택 트랜지스터 에 연결 된 그라운드 선택 라인 에 패스 전압 을 인가 하 고 , 더미 스트링 에 연결 된 공통 소스 라인 에 공통 소스 라인 전압 을 인가 할 수 있 다 .