그러나 , 종래 의 층간 절 연막 평탄 화 공정 에서 는 셀 영역 과 인접 한 주변 회로 영역 부분 에서 발생 하 는 국부 적 인 층간 절 연막 의 단차 로 인해 CMP 시 문제 가 발생 한다 . 이하 에서 는 도 1 a 내지 도 1 d 를 참조 하 여 , CMP 를 이용 한 평탄 화 공정 을 포함 하 는 종래 기술 에 따른 반도체 소자 의 제조 방법 및 그 문제점 을 설명 하 도록 한다 .