도 6 을 참조 하 면 , 복수 개 , 예컨대 n ( n 은 3 이상 의 자연수 ) 개 의 연결 배선 들 ( ..., LWLk - 2 , LWLk - 1 , LWLk , LWLk + 1 , LWLk + 2 , ..., k 는 n - 2 이하 의 자연수 ) 이 형성 되 어 있 다 . 이러 한 연결 배선 들 은 , 앞서 도 5 를 참조 로 하 여 설명 한 제 1 그룹 의 연결 배선 들 ( LWL _ G 1 ) 일 수 있 으며 , 제 1 서브 메모리 셀 어레이 ( 1 A ) 의 일부 게이트 라인 들 , 제 2 서브 메모리 셀 어레이 ( 1 B ) 의 일부 게이트 라인 들 및 제 1 서브 로우 디코더 ( 2 A ) 의 패스 트랜지스터 들 을 전기 적 으로 연결 할 수 있 다 .