본 실시 예 에 의하 면 , 주변 회로 영역 ( 1002 ) 를 실리콘 질화 막 ( 205 ) 으로 덮 은 상태 에서 , 메모리 셀 영역 ( 1001 ) 의 셀 트랜지스터 ( Tr 1 ) 를 형성 하 고 , 그 후 메모리 셀 영역 ( 1001 ) 을 매립 절 연막 ( 115 ) 으로 덮 어 주변 회로 영역 ( 1002 ) 의 실리콘 질화 막 ( 205 ) 을 제거 하 여 , 주변 회로 영역 ( 1002 ) 의 주변 회로 트랜지스터 ( Tr 2 ) 를 형성 한다 . 즉 , 메모리 셀 트랜지스터 ( Tr 1 ) 와 주변 회로 트랜지스터 ( Tr 2 ) 의 형성 을 각각 실시 하 기 때문 에 , 주변 회로 트랜지스터 ( Tr 2 ) 의 게이트 에 전하 축적 막 이 형성 되 어 주변 회로 트랜지스터 의 핫 캐리어 내성 이 약해 지 는 것 을 방지 할 수 있 다 .