도 1 은 본 발명 에 따르 는 기판 부 의 일부 평면도 이 고 , 도 2 는 본 발명 에 따르 는 반도체 칩 의 평면 을 보여 주 는데 , ( a ) 는 평면도 로서 단자 부를 점선 으로 보여 주 며 , ( b ) 는 단면도 로서 솔 더부 가 단자 부 와 단위 단자 와 의 사이 에 개재 된 모습 을 , ( c ) 는 단면도 로서 스몰 솔 더부 가 단자 부 와 단위 단자 와 의 사이 에 개재 된 모습 을 나타내 며 , 도 3 은 본 발명 의 반도체 칩 의 중심 방향 으로 스몰 솔 더부 의 높이 차이 를 나타낸 도면 이 고 , 도 4 는 본 발명 의 기판 부 에 솔 더 된 금융 패드 의 단면 을 나타낸 도면 으로 ( a ) 는 미들 패드 를 평탄 화 시켜서 금융 패드 와 사이 에 제 2 솔 더부 를 개재 시키 는 형상 을 나타낸 도면 이 고 , ( b ) 는 평탄 화 된 미들 패드 상부 로 순서 대로 제 2 솔 더부 , 금융 패드 가 적층 된 단면 을 보여 주 며 , 도 5 는 본 발명 의 스몰 솔 더부 를 잘 보여 주 는 사시도 이 고 , 도 6 은 본 발명 의 금융 패드 가 기판 부 에 솔 더 된 단면 을 나타낸 도면 이 며 , 도 7 은 본 발명 의 스몰 솔 더부 의 높이 차이 를 나타낸 도면 이 고 , 도 8 은 본 발명 의 금융 패드 의 중심 을 평면 적 으로 보여 주 는 도면 인데 , 이 를 참고 한다 .