데이터 리타 이 밍 부 ( 130 ) 는 FIFO 레지스터 ( 131 ) 및 서 데스 부 ( SerDes , 132 ) 를 포함 할 수 있 다 . 데이터 리타 이 밍 부 ( 130 ) 는 쓰 기 동작 시 에 입력 되 는 데이터 를 서 데스 부 ( 132 ) 를 통해 병렬 데이터 로 구분 하 고 타이밍 신호 제 어부 ( 140 ) 가 제공 한 내부 쓰 기 스트로브 신호 ( int _ DQS _ W ) 에 따라 데이터 의 리타 이 밍 동작 을 수행 한다 . 이후 , 데이터 리타 이 밍 부 ( 130 ) 는 제 1 메모리 칩 ( U ) 및 제 2 메모리 칩 ( D ) 으로 각각 데이터 를 전송 할 수 있 다 ( IO _ U < 7 : 0 >, IO _ D < 7 : 0 >).