도 18 D 는 도 18 A 에 도시 된 데이터 I / O 회로 ( 403 ) 를 도시 한 것 이 다 . 도 18 A 및 18 D 를 참조 하 면 , " 기준 전압 신호 SVREF 는 입력 버퍼 ( 425 ) 의 ""-"" 입력 에 제공 된다 . 입력 데이터 DIi [ 0 : 3 ] 는 입력 버퍼 ( 425 ) 의 ""+"" 입력 에 공급 되 고 "," 그 의 출력 < 0 : 3 > 은 DDR 데이터 를 획득 하 도록 기준 클록 신호 Ref _ clk 의 양 및 음 에지 에 의해 클 록 되 는 D 형 플립 플 롭 ( D - FFs ) ( 461 및 463 ) 의 데이터 입력 "" D "" 에 공급 된다 . 디바이스 가 4 비트 데이터 경로 를 가질 지라도 ", 단일 비트 만 에 대한 회로 가 도시 된다 . 데이터 를 처리 하 는 회로 소자 의 각각 은 실제 디바이스 에서 4 번 반복 된다 . D - FF ( 461 ) 의 4 비트 출력 Din 1 [ 0 : 3 ] 은 비트 4 , 5 , 6 및 7 를 포함 하 고 , " 선택기 ( 465 ) 의 "" 0 "" 입력 에 공급 된다 . 마찬가지 로 ", D - FF ( 463 ) 의 4 비트 출력 Din 2 [ 0 : 3 ] 은 비트 0 , 1 , 2 및 3 를 포함 하 고 , " 선택기 ( 467 ) 의 "" 0 "" 입력 에 공급 된다 . 선택기 ( 465 및 467 ) 의 "" 1 "" 입력 은 제각기 Rout 1 [ 0 : 3 ] ( 비트 4 ", 5 , 6 및 7 ) 및 Rout 2 [ 0 : 3 ] ( 비트 0 , 1 , " 2 및 3 ) 으로서 판독 데이터 를 수신 한다 . 선택기 ( 465 및 467 ) 는 "" Primed "" 신호 에 따라 선택 동작 을 실행 한다 . Primed 신호 는 ID 일치 결정 에 따라 디바이스 가 선택 될 시 에 는 "" 하이 "" 로 되 고 "," 선택 되 지 않 을 시 에 는 "" 로우 "" 로 되 지만 "," 이 디바이스 는 / SCE 신호 에 의해 선택 된다 . 선택기 ( 465 및 467 ) 로부터 의 선택 된 출력 신호 는 데이터 래 칭 동작 을 위해 제각기 Clk 180 및 Clk 360 신호 에 의해 클 록 되 는 D - FFs ( 469 및 471 ) 의 데이터 입력 D 에 공급 된다 . D - FF ( 469 ) 의 내부 래치 된 출력 데이터 Do 1 [ 0 : 3 ] 및 D - FF ( 471 ) 의 내부 래치 된 출력 데이터 Do 0 [ 0 : 3 ] 는 제각기 Clk 270 신호 에 응답 하 여 선택 동작 을 실행 하 는 선택기 ( 473 ) 의 "" 1 "" 및 "" 0 "" 입력 에 공급 된다 . 선택기 ( 473 ) 로부터 의 선택 된 출력 < 0 : 3 > 은 출력 데이터 DQi [ 0 : 3 ] 로서 출력 버퍼 ( 475 ) 를 통해 제공 된다 . "