이러 한 단채 널 효과 를 억제 하 기 위하 여 트랜지스터 의 제 조시 드레 인 부근 의 도핑 농도 를 낮 게 하 는 LDD ( Lightly Doped Drain ) 구조 가 일반 적 으로 채용 되 고 있 다 . 그러나 , 반도체 소자 의 초고 집적화 경향 이 더욱 커짐 에 따라 트랜지스터 채널 길이 가 극 도록 감소 하 면서 이러 한 LDD 구조 로 도 트랜지스터 의 특성 확보 에 한계 가 존재 하 게 되 었 다 .