즉 , 선택 비트 라인 ( B / L ) 에 5 내지 7 V , 콘트롤 게이트 ( 14 ) 로 사용 되 는 선택 워드 라인 ( W / L ) 에 9 내지 12 V 를 인가 하 고 공통 소오 스 라인 ( CSL ) 및 반도체 기판 ( 10 ) 에 0 V 를 인가 하 면 , 채널 열전자 중 에서 일부 가 게이트 전계 에 의해 터널 산화 막 ( 11 ) 을 통해 플로팅 게이트 ( 12 ) 에 주입 됨 으로써 프로그램 이 이루어진다 .