제 2 수신 노드 ( RX 2 ) 및 제 3 수신 노드 ( Rx 3 ) 는 도 3 을 참조 하 여 설명 된 제 1 내지 제 k 입출력 패드 들 ( DQ 1 ~ DQk ) 을 통해 읽 기 데이터 를 각각 수신 할 수 있 다 . 인터페이스 칩 ( 113 a ) 은 제 5 수신 노드 ( Rx 5 ) 및 제 6 수신 노드 ( Rx 6 ) 를 통해 입력 되 는 제 3 타이밍 신호 에 따라 동기 되 어 , 제 2 수신 노드 ( RX 2 ) 및 제 3 수신 노드 ( Rx 3 ) 를 통하 여 이븐 메모리 칩 과 오드 메모리 칩 으로부터 각각 읽 기 데이터 를 수신 할 수 있 다 . 실시 예 에서 , 제 3 타이밍 신호 는 이븐 메모리 칩 과 오드 메모리 칩 으로부터 입력 되 는 데이터 스트로브 신호 ( DQS _ E , DQS _ O ) 일 수 있 다 .