상술 한 것 과 같이 , 본 발명 에 따른 반도체 메모리 장치 의 데이터 입력 회로 는 , x 16 동작 과 x 8 동작 또는 x 4 동작 을 구분 하 여 데이터 입력 버퍼 부 가 먼 거리 에 배치 된 데이터 입력 센스 앰프 부 에 데이터 를 공급 할 때 에 는 강한 구동력 으로 데이 터 를 구동 하 여 공급 하 고 , 가까운 거리 에 배치 된 데이터 입력 센스 앰프 부 에 데이터 를 공급 할 때 에 는 상대 적 으로 약한 구동력 으로 데이터 를 구동 하 여 공급 한다 . 이 에 따라 , 먼 거리 를 이동 하 는 데이터 의 손실 방지 효과 를 유지 하 면서 가까운 거리 를 이동 하 는 데이터 에 의한 전력 소모 를 감소 시킬 수 있 게 된다 . 이러 한 전력 소모 감소 효과 는 상기 데이터 입력 회로 뿐 만 아니 라 반도체 메모리 장치 전체 의 저 전력화 구현 을 용이 하 게 하 는 중요 한 요인 이 된다 .