제 1 및 제 2 트랜지스터 ( T 1 , T 2 ) 각각 의 드레 인 전극 ( DE ) 은 층간 절연 층 ( ILD ) 과 게이트 절연 층 ( GI ) 을 관통 하 는 컨 택 홀 을 통해 대응 하 는 반도체 층 ( SCL ) 의 제 1 및 제 2 영역 중 나머지 하나 의 영역 에 접촉 될 수 있 다 . 예 를 들 어 , 제 1 트랜지스터 ( T 1 ) 의 드레 인 전극 ( DE ) 은 층간 절연 층 ( ILD ) 과 게이트 절연 층 ( GI ) 을 관통 하 는 제 2 컨 택 홀 ( CH 2 ) 을 통해 대응 하 는 반도체 층 ( SCL ) 의 제 2 영역 에 접촉 되 고 , 제 2 트랜지스터 ( T 2 ) 의 드레 인 전극 ( DE ) 은 층간 절연 층 ( ILD ) 과 게이트 절연 층 ( GI ) 을 관통 하 는 제 4 컨 택 홀 ( CH 4 ) 을 통해 대응 하 는 반도체 층 ( SCL ) 의 제 2 영역 에 접촉 될 수 있 다 .