도 17 은 본 발명 의 실시 예 들 에 따른 3 차원 반도체 메모리 장치 의 평면도 이 다 . 도 18 은 도 17 의 3 차원 반도체 메모리 장치 의 제 1 및 제 2 전극 들 을 나타낸 사시도 이 다 . 도 19 a 는 도 17 및 도 18 에 도시 된 제 1 전극 들 중 하나 를 나타내 는 평면도 이 며 , 도 19 b 는 도 17 및 도 18 에 도시 된 제 2 전극 들 중 하나 를 나타내 는 평면도 이 다 . 도 20 a 및 도 20 b 는 각각 도 17 의 I - I ' 선 및 II - II ' 선 을 따라 자른 단면도 들 이 다 . 본 실시 예 에서 는 , 앞서 도 3 , 도 4 a , 도 4 b , 도 5 a , 도 5 b 및 도 5 c 를 참조 하 여 설명 한 것 과 중복 되 는 기술 적 특징 에 대한 상세 한 설명 은 생략 하 고 , 차이점 에 대해 상세히 설명 한다 .