또한 상기 초기 신호 ( itl ) 는 반도체 메모리 장치 의 동작 을 지시 하 는 파워 업 신호 ( pwrup ) 로 구현 가능 하나 이 에 한정 되 지 는 않 는다 . 상기 초기 화부 ( 50 ) 는 게이트 단 에 상기 초기 신호 ( itl ) 가 입력 되 고 드레 인 단 에 상기 노드 1 ( N 1 ) 이 연결 되 며 소스 단 에 상기 그라운드 전압 ( VSS ) 이 인가 되 는 트랜지스터 ( 52 ) 로 구성 된다 .