제 2 박막 트랜지스터 ( TFT 2 ) 의 제 2 반도체 층 ( AO ) 과 제 2 게이트 전극 ( GEb ) 사이 에 는 제 4 절연 층 ( 114 ) 이 배치 될 수 있 다 . 제 2 게이트 전극 ( GEb ) 은 제 2 반도체 층 ( AO ) 의 채널 영역 ( C 2 ) 에 중첩 할 수 있 다 . 제 4 절연 층 ( 114 ) 은 제 2 게이트 전극 ( GEb ) 과 동일 마스크 공정 을 통해 형성 될 수 있 으며 , 이 경우 , 제 4 절연 층 ( 114 ) 은 제 2 게이트 전극 ( GEb ) 과 동일 한 형상 으로 형성 될 수 있 다 .