다른 한편 으로 , 본 발명 의 또 다른 실시 예 에 의한 HEMT 의 경우 , 도 3 에 도시 한 바 와 같이 , 제 2 반도체 층 ( 32 ) 의 소정 영역 에 산화 영역 ( 44 ) 이 존재 한다 . 산화 영역 ( 44 ) 은 게이트 전극 ( 38 ) 의 소스 전극 ( 34 S ) 과 겹치 지 않 는 부분 에 대응 하 는 위치 에 존재 한다 . 산화 영역 ( 44 ) 은 도 2 의 리세 스 ( 40 ) 와 유사 한 역할 을 한다 . 따라서 제 1 반도체 층 ( 30 ) 의 2 DEG 채널 ( 42 ) 의 산화 영역 ( 44 ) 에 대응 하 는 부분 은 디 플리 션 된다 .