또 , 본 실시 예 에 의하 면 게이트 절 연막 ( 104 ) , 폴리 실리콘 막 ( 201 ) , WSi 막 ( 202 ) , 게이트 상 절 연막 ( 203 ) , 실리콘 질화 막 ( 204 ) 으로 이루어지 는 다층 적 층막 을 메모리 셀 영역 및 주변 회로 영역 에 형성 하 고 , 이 다층 배선 막 으로 메모리 셀 트랜지스터 ( Tr 1 ) 및 주변 회로 트랜지스터 ( Tr 2 ) 의 게이트 를 형성 한다 . 즉 , 공통 의 다층 배선 막 으로 메모리 셀 영역 ( 1001 ) 및 주변 회로 영역 ( 1002 ) 의 트랜지스터 를 형성 하 기 때문 에 , 게이트 형성 을 위한 막 형성 공정 이 저감 된다 .