본 실시 양태 에 따른 구성 이 면 , VPASS 에 상한 값 을 설정 하 고 있 다 . 즉 , 제 어 회로 ( 6 ) 는 VPASS 가 상한 값 에 달한 것 을 검출 하 면 , 전압 발생 회로 ( 7 ) 에 대하 여 VPASS 의 스텝업 의 정지 를 명령 한다 . 따라서 , 예 를 들 면 프로그램 횟수 가 매우 증대 하 도록 한 경우 이 어도 , VPASS 가 상정 외 의 큰 값 까지 상승 하 는 것 을 방지 할 수 있 다 . 따라서 , 선택 비트 선 및 비 선택 워드 선 에 접속 된 메모리 셀 트랜지스터 MT 에 의 오기 입 을 억제 하 여 , NAND 형 플래시 메모리 의 동작 신뢰 성 을 향상 할 수 있 다 .