전술 한 회로 들 에서 , 바이어스 전압 VSBIAS 는 도 18 에 도시 한 세트 ( SET ) 기준 전압 원 회로 ( 22 a ) 에서 생성 될 수 있 다 . PMOS 트랜지스터 들 ( Q 50 , Q 53 ) 은 전류 미러 회로 를 구성 한다 . 이 전류 미러 회로 에 흐르 는 전류 는 VBASE / R 3 의 값 을 갖 도록 제어 되 며 , 이 값 은 연산 증폭기 ( OP 2 ) 의 비반전 입력 단자 에 인가 되 는 기준 전압 VBASE 및 반전 입력 단자 에 접속 된 저항기 ( R 3 ) 에 의해 결정 된다 . NMOS 트랜지스터 ( Q 51 ) 는 연산 증폭기 ( OP 2 ) 로부터 의 출력 에 의해 제어 되 는 게이트 를 갖 고 , 전술 한 전류 값 을 유지 하 도록 동작 가능 하 다 . NMOS 트랜지스터 ( Q 55 ) 는 드레 인 에서 바이어스 전압 VSBIAS 를 생성 하 는 한편 , 전술 한 전류 가 내부 에 흐른다 . NMOS 트랜지스터 들 ( Q 52 , Q 54 ) 및 PMOS 트랜지스터 ( Q 56 ) 는 이 회로 ( 22 a ) 를 활성 신호 ACTV 로 활성 화 한다 .