도 4 에 도시 된 바 와 같이 , 종래 기술 에 의한 셀 레이아웃 에서 는 워드 라인 과 비 트 라인 이 교차 하 면서 일직선 형태 로 배치 하 였 다 . 그러나 , 도 5 에 도시 된 바 와 같이 , 본 실시 예 에 따른 반도체 메모리 장치 는 셀 어레이 에서 비트 라인 을 약간 구부려서 배치 시킨다 . 이렇게 구부려서 배치 시킴 으로서 , 연결부 를 구성 하 는 모스 트랜지스터 의 채널 길이 를 원하 는 길이 로 만들 수 있 다 . 물론 구부려 진 곳 을 이용 하 여 연결부 의 모스 트랜지스터 를 배치 시킬 수 도 있 는 것 이 다 .