따라서 , 회로 기판 ( 11 ) 의 표면 에 배설 된 전극 단자 ( 15 ) 에 접속 된 프로브 침 ( 13 ) 과 , 이 면 에 배설 된 전극 단자 ( 15 ) 에 접속 된 프로브 침 ( 13 ) 을 각각 별개 의 피 시험 반도체 소자 ( LSI 칩 ) 에 대응 시킬 수 있 고 , 이 에 따라 , 인접 하 는 시험 유닛 의 간격 을 협소 화 하 여 , 시험 유닛 을 배치 하 는 것 이 가능 하 다 .