도시 된 바 와 같이 , 활성 영역 을 한정 하 는 소자 분리 막 ( 302 ) 이 형성 된 반도체 기판 ( 300 ) 의 게이트 형성 영역 에 홈 ( H , H ') 이 형성 되 어 있 고 , 상기 홈 ( H , H ') 을 포함 한 활성 영역 의 게이트 형성 영역 상 에 는 게이트 도 전막 ( 308 ) 및 하드 마스크 막 ( 310 ) 이 적층 된 게이트 가 형성 되 어 있 다 . 그리고 , 상기 게이트 의 양측 활성 영역 에 는 접합 영역 ( 318 ) 이 형성 되 어 있 으며 , 상기 홈 하부 ( H ' : 이하 홈 ) 의 일 측벽 및 타 측벽 의 활성 영역 부분 과 상기 홈 ( H ') 바닥 의 활성 영역 부분 각각 에 문턱 전압 조절 영역 ( 312 , 314 , 316 ) 들 이 형성 되 어 있 다 .