마찬가지 로 , 제 2 상부 필라 들 ( UP 2 ) 및 제 5 내지 제 8 상부 워드 라인 들 ( UW 5 ~ UW 8 ) 은 제 2 상부 스트링 들 을 형성 하 고 , 제 2 하부 필라 들 ( DP 2 ) 및 제 1 내지 제 4 하부 워드 라인 들 ( DW 1 ~ DW 4 ) 은 제 2 하부 스트링 들 을 형성 한다 . 제 2 상부 스트링 들 및 제 2 하부 스트링 들 은 제 2 파이프라인 컨 택 들 ( PC 2 ) 을 통해 연결 된다 . 제 2 상부 스트링 들 의 일단 에 드레 인 들 ( 320 ) 및 비트 라인 들 ( BL 1 ~ BL 3 ) 이 연결 된다 . 제 2 하부 스트링 들 의 일단 에 공통 소스 라인 ( CSL ) 이 연결 된다 . 즉 , 제 2 상부 스트링 들 및 제 2 하부 스트링 들 은 비트 라인 들 ( BL 1 ~ BL 3 ) 및 공통 소스 라인 ( CSL ) 사이 에 연결 되 는 복수 의 낸드 스트링 들 ( NS ) 을 형성 한다 .