또한 , 본 발명 의 또 다른 측면 에 따른 플래시 메모리 장치 는 테스트 패턴 이 저장 된 플래시 메모리 유닛 , 및 상기 플래시 메모리 유닛 으로 상기 테스트 패턴 에 대한 읽 기 제어 신호 를 전송 하 고 , 상기 플래시 메모리 유닛 으로부터 상기 저장 된 테스트 패턴 을 수신 하 는 제 어부 를 포함 하 고 , 상기 제 어부 는 상기 수신 된 테스트 패턴 의 오류 여부 를 검출 하 여 최적 화 된 읽 기 제어 타이밍 을 탐색 하 고 , 상기 탐색 된 읽 기 제어 타이밍 에 기초 하 여 상기 플래시 메모리 유닛 에 대한 읽 기 제어 신호 의 전송 시점 을 조정 하 는 것 을 특징 으로 한다 .