여기 서 , 하나 의 선택 된 비트 라인 과 이웃 하 는 비트 라인 사이 는 비록 전기 적 으로 분리 되 어 있 기 는 하지만 이 들 간 의 간격 이 매우 좁 기 때문 에 기생 적 으로 인터 커패시턴스 가 존재 하 게 된다 . 때문 에 , 비트 라인 사이 에서 정전 용량 이 증가 하 게 되 어 센싱 타임 이 증가 되 는 문제 가 있 다 . 상기 센싱 타임 은 데이터 를 읽 는 동작 에서 비트 라인 의 전압 의 변화 를 감지 하 고 , 이 를 페이지 버퍼 내 의 회로 에 저장 하 여 래치 회로 의 데이터 를 변화 시킬 수 있 을 정도 의 비트 라인 의 전압 변화 가 일어나 는 데 걸리 는 시간 이 다 . 이 와 같이 , 상기 센싱 타임 이 증가 되 는 경우 플래시 메모리 소자 의 동작 속도 가 느려 지 게 되 어 바람직 하 지 않 다 .