FinFET 디바이스 구조물 ( 10 ) 은 , 게이트 전극 ( 110 ) 및 게이트 전극 ( 110 ) 아래 의 게이트 유전체 층 ( 도시 되 지 않 음 ) 을 포함 하 는 게이트 스택 구조물 을 더 포함 한다 . 게이트 전극 ( 110 ) 은 폴리 실리콘 또는 금속 을 포함 할 수 있 다 . 금속 은 탄탈룸 질화물 ( TaN ) , 니켈 실리콘 ( NiSi ) , 코발트 실리콘 ( CoSi ) , 몰리브덴 ( Mo ) , 구리 ( Cu ) , 텅스텐 ( W ) , 알루미늄 ( Al ) , 코발트 ( Co ) , 지르코늄 ( Zr ) , 백금 ( Pt ) , 또는 다른 적용 가능 한 물질 을 포함 한다 . 게이트 전극 ( 110 ) 은 게이트 라스트 공정 ( 또는 게이트 대체 공정 ) 에서 형성 될 수 있 다 . 게이트 전극 ( 110 ) 을 규정 하 기 위해 하드 마스크 층 ( 112 및 114 ) 이 사용 될 수 있 다 . 게이트 전극 ( 110 ) 의 측벽 상 에 그리고 하드 마스크 층 ( 112 및 114 ) 위 에 하나 이상 의 유전체 층 ( 115 ) 이 또한 형성 될 수 있 다 . 적어도 하나 의 실시 예 에서 , 유전체 층 ( 115 ) 은 게이트 전극 ( 110 ) 과 직접 접촉 할 수 있 다 . 하나 이상 의 유전체 층 ( 115 ) 은 패 터닝 되 어 게이트 스 페이서 를 형성 할 수 있 다 .