NMOS 트랜지스터 ( 105 ) 의 게이트 는 NMOS 트랜지스터 ( 106 및 107 ) 의 게이트 에 접속 되 어 있 다 . 이 에 따라 전류 미러 회로 를 구성 하 여 , NMOS 트랜지스터 ( 105 , 106 , 및 107 ) 를 흐르 는 드레 인 전류 는 전부 같 아 진다 . NMOS 트랜지스터 ( 107 ) 를 흐르 는 드레 인 전류 가 정전 류 원 ( 45 ) ( 도 3 참조 ) 의 전류 가 된다 .