반도체 기억 장치 는 , 제 1 메모리 셀 어레이 , 제 1 디코더 , 제 1 센스 앰프 , 제 1 스위치 회로 , 복수 의 제 2 메모리 셀 어레이 , 복수 의 제 2 디코더 , 제 2 센스 앰프 , 제 2 스위치 회로 , 래치 회로 , 및 제 어 회로 를 구비 한다 . 제 1 스위치 회로 는 , 제 1 메모리 셀 어레이 에 기입 및 소거 전압 , 판독 전압 중 어느 하나 를 공급 할지 의 여부 를 절환 한다 . 제 1 스위치 회로 는 , 또한 제 1 디코더 에 기입 용 및 소거 용 의 어드레스 , 판독 용 의 어드레스 중 어느 하나 를 공급 할지 의 여부 를 절환 한다 . 제 1 스위치 회로 는 , 또한 제 1 메모리 셀 어레이 내 의 비트 선 에 접속 된 데이터 선 과 제 1 센스 앰프 를 접속 할지 의 여부 를 절환 한다 . 제 2 스위치 회로 는 , 복수 의 제 2 메모리 셀 어레이 중 어느 하나 에 기입 및 소거 전압 , 판독 전압 중 어느 하나 를 공급 할지 의 여부 를 절환 한다 . 제 2 스위치 회로 는 , 또한 복수 의 제 2 디코더 중 어느 하나 에 기입 및 소거 용 의 어드레스 , 판독 용 의 어드레스 중 어느 하나 를 공급 할지 의 여부 를 절환 한다 . 제 2 스위치 회로 는 , 또한 복수 의 제 2 메모리 셀 어레이 중 어느 하나 의 제 2 메모리 셀 어레이 내 의 비트 선 에 접속 된 데이터 선 과 제 2 센스 앰프 를 접속 할지 의 여부 를 절환 한다 .