도 4 는 본 실시 형태 의 제 2 변형 예 에 관한 논리 비 교부 ( 32 ) 의 구성 을 입력 단자 ( 30 ) 와 함께 도시 한다 . 복수 의 논리 비교 회로 ( 40 ) 의 각각 은 매치 검출기 ( 50 ) 와 , 논리 비교기 ( 52 ) 와 , 페일 스택 레지스터 ( 54 ) 와 , 실렉터 ( 56 ) 와 , 홀드 레지스터 ( 58 ) 를 포함 한다 .