즉 , 도 2 에서 보 는 것 처럼 본 발명 에 따른 트랜지스터 ( 20 ) 는 활성 영역 ( 24 ) 의 소스 영역 ( 24 s ) 과 드레 인 영역 ( 24 d ) 모두 와 평행 하 게 배열 된 부 가 게이트 도체 패턴 ( 22 b ) 를 포함 하 고 , 부 가 패턴 ( 22 b ) 이 채널 패턴 ( 22 c ) 과 T 자형 으로 연결 되 도록 구성 되 어 있 다 .