제 1 MOS 트랜지스터 ( M 1 ) 의 게이트 로 인가 되 는 레 귤 레이팅 전압 ( VREG ) 과 제 2 MOS 트랜지스터 ( M 2 ) 의 게이트 로 인가 되 는 소스 전원 ( VBAT ) 의 레벨 차이 에 따라 비교기 ( 311 ) 의 출력 노드 ( c ) 의 전압 이 디 벨 로프 될 수 있 으며 , 출력 노드 ( c ) 로부터 의 출력 신호 ( VOUT ) 가 로직 소자 ( 312 ) 에 해당 하 는 인버터 의 입력단 으로 제공 될 수 있 다 . 전술 한 바 와 같이 , 파워 다운 모드 에서 낮 은 레벨 의 구동 전원 에 기인 하 여 출력 노드 ( c ) 의 전압 의 디 벨 로프 성능 이 저하 되 더라도 , 출력 신호 ( VOUT ) 가 수동 소자 ( 313 ) 에 의해 접 지 전압 레벨 로 풀다운 되 고 , 이 에 따라 역 전압 상황 이 발생 되 지 않 았 음 을 나타내 는 제어 신호 ( Ctrl ) 가 로직 소자 ( 312 ) 에 의해 생성 될 수 있 다 .