전자 제품 의 다기능 화 , 고용량 화 및 소형 화 추세 에 따라 , 복수 의 반도체 다이 ( semiconductor die ) 들 을 수직 적층 한 구조 로 반도체 패키지 를 구현 하 는 기술 이 요구 되 고 있 다 . 또한 , 보다 높 은 데이터 교환 속도 를 구현 하 기 위해서 광 대역 메모리 솔루션 ( high bandwidth memory solution ) 이 요구 되 고 있 다 . 메모리 다이 ( memory die ) 들 을 수직 하 게 적층 하 고 , 관통 실리콘 비아 ( through silicon via ) 를 적용 한 인터 커넥트 ( interconnect ) 구조 로 메모리 다이 와 다이 를 연결 한 광 대역 메모리 ( HBM ) 패키지 가 제시 되 고 있 고 있 다 . 광 대역 메모리 패키지 제품 을 구현 할 때 칩 온 웨이퍼 ( chip on wafer ) 공정 기술 을 적용 하 고자 다양 한 시도 들 이 진행 되 고 있 다 . 칩 온 웨이퍼 공정 기술 을 적용 하 기 위해서 , 수직 하 게 적층 된 메모리 다이 들 사이 를 전기 적 으로 격리 하 는 방법 의 개발 과 워 피지 ( warpage ) 를 극복 하 는 방법 의 개발 이 요구 되 고 있 다 .