다음 으로 , 게이트 전극 ( 53 ) 을 마스크 로 하 여 As ( 비소 ) , P ( 인 ) , B ( 붕소 ) 등 의 불순물 을 제 1 실리콘 층 ( 16 a ) 내 에 이온 주입 함 으로써 , 게이트 전극 ( 53 ) 의 양측 에 각각 배치 된 저 농도 불순물 도입 층 으로 이루어지 는 LDD 층 ( 54 a , 54 b ) ( 도 12 의 ( c ) 참조 ) 을 제 1 실리콘 층 ( 16 a ) 에 형성 한다 . 그리고 , 예 를 들 어 CVD 법 에 의해 , LDD 층 ( 54 a , 54 b ) 이 형성 된 제 1 실리콘 층 ( 16 a ) 위 에 절연 층 을 형성 하 고 , RIE 등 의 건식 에칭 을 이용 하 여 절연 층 을 에치 백 ( etch - back ) 함 으로써 게이트 전극 ( 53 ) 의 측벽 에 측벽 ( 55 a , 55 b ) 을 각각 형성 한다 .