먼저 , 도 2 a 에 도시 된 바 와 같이 , SA - STI 공정 을 실시 하 여 반도체 기판 ( 200 ) 상 에 터널 링 절 연막 ( 201 ) , 플로팅 게이트 ( 205 ) 의 하부 층 으로 기능 하 는 도전 막 ( 202 ) ( 이하 , 제 1 도 전막 이 라 함 ) , 소자 분리 막 ( 203 ) , 플로팅 게이트 ( 205 ) 의 상부 층 으로 기능 하 는 도전 막 ( 204 ) ( 이하 , 제 2 도 전막 이 라 함 ) , 유전체 막 ( 206 ) 및 컨트롤 게이트 용 도전 막 ( 207 ) ( 이하 , 제 3 도 전막 이 라 함 ) 을 형성 한다 .