만일 , 전술 한 도 1 , 도 2 , 도 4 및 도 5 에 도시 된 발광 소자 패키지 ( 100 A , 100 B ) 에 도시 된 제 1 절연 층 ( 152 , 154 , 156 ) 이 단일 층 으로 이루어질 경우 , 플립 칩 본딩 과정 이후 잔류 응력 에 의해 제 1 절연 층 ( 152 , 154 , 156 ) 이 파괴 될 수 있 다 . 이 경우 , 제 1 절연 층 ( 152 , 154 , 156 ) 이 파괴 됨 으로써 도 7 에 예시 된 바 와 같이 제 2 도전 형 반도체 층 ( 176 ) 이 노출 될 수 있 다 .