또한 , 도 11 b 에 도시 된 바 와 같이 , 비트 라인 ( 1110 ) 은 미리 설정 된 일정 한 간격 으로 형성 될 수 있 다 . 이때 , 하나 의 비트 라인 ( 1110 ) 은 인접 한 비트 라인 ( 1110 ) 과 동일 한 실리콘 기둥 ( 520 ) 을 공유 하 지 아니한다 . 이 로 인하 여 하나 의 실리콘 기둥 ( 520 ) 에 증착 된 4 개 의 트랩 층 적층 물 ( 710 ) 이 각각 1 비트 ( bit ) 의 메모리 로 동작 할 수 있 다 . 이 에 대한 상세 한 설명 은 도 12 를 참조 하 여 후술 한다 .