상기 제 1 , 2 , 4 및 5 콘 택 홀 ( 341 , 343 , 346 , 348 ) 을 포함 하 는 기판 ( 300 ) 전면 에 걸쳐 도전 성 금속 을 스퍼터링 또는 진공 증착 법 으로 증착 후 마스크 를 이용 하 여 패 터닝 하 여 n 형 TFT 영역 의 상기 제 1 반도체 층 ( 310 ) 의 소스 영역 ( 310 a ) 및 드레 인 영역 ( 310 c ) 과 전기 적 으로 연결 되 는 소스 전극 ( 350 ) 및 제 1 드레 인 전극 ( 360 ) 을 형성 한다 .