본 발명 의 제 6 특징 에 따른 메모리 디바이스 는 하이 의 공급 전압 으로 부상 하 도록 대기 모드 진입 에 응답 하 여 메모리 어드레스 디 코딩 회로 를 스위칭 오프 시키 기 위한 수단 ; 상기 메모리 어드레스 디 코딩 회로 로부터 의 워드 라인 들 을 상기 하이 의 공급 전압 으로 부상 시키 기 위한 수단 ; 및 누설 전류 가 감소 하 도록 , 상기 워 드 라인 들 에 결합 된 SRAM 셀 들 의 어레이 내 의 p - 형 멀티 게이트 전계 효과 트랜지스터 엑세스 디바이스 들 을 턴 오프 시키 기 위한 수단 을 포함 하 는 것 을 특징 으로 한다 .