이 반도체 장치 ( 1 ) 에 는 , 반도체 기판 으로서 Si 기판 ( 2 ) 이 이용 되 고 있 다 . 이 Si 기판 ( 2 ) 에 는 , 소정 의 트랜지스터 구조 ( 도시 생략 . ) 가 형성 되 어 있 고 , 이러 한 Si 기판 ( 2 ) 상 에 는 , SiO 2 막 이나 질화 실리콘 ( SiN ) 막 등 의 층간 절 연막 ( 3 ) 이 형성 되 어 있 다 . 이 층간 절 연막 ( 3 ) 은 , 단층 구조 , 다층 구조 중 어느 것 이 라도 된다 . 층간 절 연막 ( 3 ) 상 에 는 , Al 의 패드 ( 4 ) 가 형성 되 어 있 다 . 패드 ( 4 ) 는 , 층간 절 연막 ( 3 ) 내 에 형성 된 배선 이나 비아 ( 모두 도시 생략 . ) 에 의해 , Si 기판 ( 2 ) 에 형성 된 트랜지스터 와 전기 적 으로 접속 된 상태 로 되 어 있 다 . 또한 , 층간 절 연막 ( 3 ) 상 에 는 , 패드 ( 4 ) 의 표면 의 일부 를 남겨 SiO 2 막 이나 SiN 막 등 의 커버 막 ( 5 ) 이 형성 되 어 있 고 , 또한 , 층간 절 연막 ( 3 ) 및 커버 막 ( 5 ) 을 피복 하 도록 하 여 PI 막 ( 6 ) 이 형성 되 어 있 다 . 이 에 의해 , 반도체 장치 ( 1 ) 의 칩 이 구성 되 어 있 다 .