그리고 게이트 전극 ( 124 ) 상 의 게이트 절 연막 ( 130 ) 위 와 소스 전극 ( 165 ) 및 드레 인 전극 ( 166 ) 아래 를 아우르 는 일 영역 에 는 반도체 층 ( 140 ) 이 형성 된다 . 구체 적 으로 , 반도체 층 ( 140 ) 은 적어도 일부 가 게이트 전극 ( 124 ) , 소스 전극 ( 165 ) 및 드레 인 전극 ( 166 ) 과 중첩 된다 . 여기 서 , 게이트 전극 ( 124 ) , 소스 전극 ( 165 ) , 및 드레 인 전극 ( 166 ) 은 박막 트랜지스터 ( 101 ) 의 3 전극 이 된다 . 소스 전극 ( 165 ) 및 드레 인 전극 ( 166 ) 사이 의 반도체 층 ( 140 ) 이 박막 트랜지스터 ( 101 ) 의 채널 영역 이 된다 .