다층 커패시터 ( C 1 ) 에서 , 제 2 전극 층 ( E 2 ) 의 부분 ( E 21 ) 의 면적 은 제 2 전극 층 ( E 2 ) 의 부분 ( E 22 ) 의 면적 보다 크 다 . 부분 ( E 21 ) 이 주 표면 ( 3 a ) 상 에 위치 하 므로 , 위 에 설명 된 바 와 같이 전자 디바이스 로부터 다층 커패시터 ( C 1 ) 에 가해 지 는 외력 이 요소 바디 ( 3 ) 에 작용 하 지 않 는 경향 이 있 다 . 부분 ( E 21 ) 의 면적 이 부분 ( E 22 ) 의 면적 보다 큰 구성 에서 는 , 부분 ( E 21 ) 의 면적 이 부분 ( E 22 ) 의 면적 보다 작 은 구성 과 비교 하 여 , 전자 디바이스 로부터 다층 커패시터 ( C 1 ) 에 가해 지 는 외력 이 요소 바디 ( 3 ) 에 작용 하 지 않 는 경향 이 있 다 . 부분 ( E 21 ) 에서 의 갭 들 ( 13 ) 의 존재 비율 이 부분 ( E 22 ) 에서 의 갭 들 ( 13 ) 의 존재 비율 보다 크 므로 , 위 에 설명 된 바 와 같이 부분 ( E 21 ) 은 부분 ( E 22 ) 보다 요소 바디 ( 3 ) 에 가해 지 는 외력 을 완화 시키 는 경향 이 있 다 . 따라서 , 다층 커패시터 ( C 1 ) 는 요소 바디 ( 3 ) 내 의 균열 의 발생 을 더 신뢰 성 있 게 제어 한다 .