도 4 d 를 참조 하 면 , 상기 노출 된 반도체 패턴 ( 60 a ) 이 제 1 게터 링 영역 ( 165 ) 이 형성 된 제 1 절연 층 ( 150 ) 상 에 인접 하 도록 상기 보조 기판 ( 50 ) 을 상기 반도체 기판 ( 100 ) 상 에 배치 시킨다 . 이때 , 상기 제 1 절연 층 ( 150 ) 과 상기 반도체 패턴 ( 60 a ) 간 의 이격 거리 ( 82 ) 는 1 옹스트롬 내지 약 10 마이크로미터 일 수 있 다 . 상기 이격 거리 ( 82 ) 가 1 옹스트롬 인 경우 에 상기 반도체 패턴 ( 60 a ) 과 상기 제 1 절연 층 ( 150 ) 은 실질 적 으로 접촉 될 수 있 다 .