본 발명 의 일 양태 에 의하 면 , 복수 의 비트 선 과 복수 의 워드 선 의 교차 위치 에 매트릭스 형상 으로 배치 된 복수 의 메모리 셀 을 각각 갖 는 복수 의 블록 에 의해 구성 되 는 제 1 플레인 을 구비 하 는 제 1 메모리 셀 어레이 와 , 메모리 셀 의 데이터 를 판독 하 는 센스 회로 와 , 외부 로부터 의 컨트롤 신호 가 입력 되 는 시 퀀서와 , 외부 로부터 어드레스 가 입력 되 는 제 1 어드레스 레지스터 와 , 제 1 어드레스 레지스터 의 출력 어드레스 가 입력 되 고 , 시 퀀서로부터 출력 되 는 어드레스 제어 신호 에 의해 어드레스 신호 를 출력 하 는 제 2 어드레스 레지스터 를 구비 하 며 , 메모리 셀 의 데이터 판독 동작 시 에 , 시 퀀서는 , 제 2 어드레스 레지스터 에 저장 된 어드레스 에 따라서 페이지 n 을 판독 한 후 , 페이지 n 의 판독 의 외부 에 의 데이터 출력 과 동시 병행 하 여 , 제 1 어드레스 레지스터 에 저장 되 어 있 던 어드레스 를 제 2 어드레스 레지스터 에 전송 하 고 , 이 어드레스 에 따라서 임의 의 페이지 m 을 판독 하 며 , 제 1 어드레스 레지스터 는 , 입력 으로부터 페이지 어드레스 가 입력 되 는 제 1 페이지 어드레스 레지스터 와 , 입력 으로부터 블록 어드레스 가 입력 되 는 제 1 블록 어드레스 레지스터 와 , 입력 이 제 1 블록 어드레스 레지스터 의 출력 에 접속 되 는 제 2 블록 어드레스 레지스터 와 , 입력 이 제 1 블록 어드레스 레지스터 의 출력 에 접속 되 는 제 3 블록 어드레스 레지스터 를 구비 하 며 ， 제 2 어드레스 레지스터 는 , 입력 이 제 1 페이지 어드레스 레지스터 의 출력 에 접속 되 는 제 1 내부 어드레스 레지스터 와 , 입력 이 제 2 블록 어드레스 레지스터 의 출력 에 접속 되 는 제 2 내부 어드레스 레지스터 와 , 입력 이 제 3 블록 어드레스 레지스터 의 출력 에 접속 되 는 제 3 내부 어드레스 레지스터 를 구비 하 는 불휘발성 반도체 기억 장치 를 제공 할 수 있 다 .