일부 경우 , t 1 과 t 4 사이 에 디 지트 라인 ( 805 ) 을 부동 시키 는 것 또는 디 지트 라인 ( 805 ) 을 플레이트 ( 815 ) 와 연결 하 는 것 - 그리고 타깃 논리 상태 가 제 1 논리 상태 와 상이 한 동안 타깃 논리 상태 를 메모리 셀 에 쓰 기 만 하 는 것 - 이 제 1 전압 보다 낮 은 전압 ( 가령 , vbias 미만 의 전압 ) 을 갖 는 래치 에 대한 전압 서플라이 의 사용 을 지원 하 거나 , 및 / 또는 래치 는 ( 가령 , 비교적 더 빠른 스위칭 속도 를 갖 는 ) 저 - 전압 트랜지스터 를 포함 할 수 있 다 .