이상 과 같이 , 본 발명 의 플 라즈 마 에칭 방법 에 의하 면 , 레지스 트 를 마스크 로 해서 절 연막 과 실리콘 층 을 포함 하 는 적 층막 을 일괄 하 여 에칭 하 는 것 이 가능 하 게 된다 . 이것 에 의해 , 예 를 들 면 트랜지스터 의 게이트 전극 형성 이나 , STI 에 의한 소자 분리 용 트렌치 형성 등 의 공정 을 대폭 단축 하 는 것 이 가능 하 게 된다 .