제 1 세트 의 트랜지스터 들 ( 339 ) 로부터 의 제 1 트랜지스터 ( 346 ) 및 제 2 세트 의 트랜지스터 들 ( 341 ) 로부터 의 제 2 트랜지스터 ( 352 ) 는 분 해도 ( 342 ) 에서 도시 된다 . 제 1 트랜지스터 ( 346 ) 는 파워 서플라이 레일 ( 308 ) 과 연결 된 노드 ( 344 ) 와 연결 된 제 1 터미널 을 포함 한다 . 제 1 트랜지스터 ( 346 ) 는 또한 제 1 드라이버 회로 ( 338 ) 와 연결 되 는 제 1 세트 의 트랜지스터 들 ( 339 ) 중 다른 트랜지스터 들 의 각각 의 게이트 들 과 연결 된 제어 터미널 ( 348 ) 을 포함 한다 . 제 1 트랜지스터 ( 346 ) 는 또한 노드 ( 350 ) 와 연결 된 제 3 터미널 을 포함 한다 . 제 1 트랜지스터 ( 346 ) 는 상기 노드 ( 350 ) 를 프리 차지 시키 기 위해 전력 제어 로직 회로 ( 304 ) 로 부 터 의 제어 신호 에 의해 선택 적 으로 작동 될 수 있 다 . 제 2 트랜지스터 ( 352 ) 는 노드 ( 344 ) 와 연결 된 제 1 터미널 을 포함 한다 . 상기 제 2 트랜지스터 ( 352 ) 는 또한 제 2 드라이버 회로 ( 340 ) 와 연결 되 는 제 2 세트 의 트랜지스터 들 ( 341 ) 중 다른 트랜지스터 들 의 각각 의 게이트 들 에 연결 된 제어 터미널 ( 354 ) 을 포함 한다 . 제 2 트랜지스터 ( 352 ) 는 또한 노드 ( 350 ) 와 연결 된 제 3 터미널 을 포함 한다 . 제 1 트랜지스터 ( 346 ) 의 제어 터미널 ( 348 ) 을 포함 하 는 제 1 세트 의 트랜지스터 들 ( 339 ) 의 게이트 들 은 피드백 루프 ( 343 ) 를 통해서 제 2 트랜지스터 ( 352 ) 의 제어 터미널 ( 354 ) 을 포함 하 는 제 2 세트 의 트랜지스터 들 ( 341 ) 의 게이트 들 과 전기 적 으로 연결 된다 . 특정 한 실시 예 에서 , 제 1 세트 의 트랜지스터 들 ( 339 ) 중 적어도 하나 의 트랜지스터 가 작동 된 이후 에 제 2 트랜지스터 ( 352 ) 는 작동 된다 . 특정 한 예 로 , 제 1 세트 의 트랜지스터 들 ( 339 ) 중 적어도 하나 가 작동 된 이후 에 제 2 트랜지스터 ( 352 ) 가 작동 되 도록 피드백 루프 ( 343 ) 는 제 2 세트 의 트랜지스터 들 ( 341 ) 의 작동 에 지연 을 발생 시킬 수 있 다 . 작동 중 에 , 제 2 트랜지스터 ( 352 ) 및 제 2 세트 의 트랜지스터 들 ( 341 ) 의 다른 트랜지스터 들 은 회로 블록 ( 356 ) 의 전력 도메인 에게 전력 을 공급 하 기 위해 노드 ( 350 ) 를 완전히 충전 시키 도록 구성 된다 .