본 발명 은 상기 와 같 은 문제점 을 해결 하 기 위한 것 으로서 , 소자 분리 막 을 형성 하 는 공정 을 진행 하 면서 엔 모 오스 ( NMOS ) 트랜지스터 의 활성 영역 상부 둘레 에 는 질화 막 스 페이서 가 형성 되 도록 하 고 , 피모 오스 ( PMOS ) 트랜지스터 의 활성 영역 은 트랜지스터 의 너비 ( Width ) 방향 에 대해서 만 질화 막 스 페이서 가 형성 되 도록 함 으로써 , 각각 의 트랜지스터 특성 에 맞 는 스트레스 ( Stress ) 를 인가 할 수 있 도록 하 여 반도체 소자 의 동작 특성 을 향상 시킬 수 있 도록 하 는 반도체 소자 의 형성 방법 을 제공 하 는 것 을 그 목적 으로 한다 .