게이트 전극 들 ( 160 ) 이 상기 반도체 영역 ( 130 ) 의 x 방향 의 양 측면 을 따라 기판 ( 100 ) 으로부터 z 방향 으로 이격 하 여 배열 될 수 있 다 . 상기 게이트 전극 들 ( 160 ) 은 각각 접 지 선택 트랜지스터 ( GST 1 , GST 2 ) , 다수 의 메모리 셀 ( MC 1 , MC 2 , MCn - 1 , MCn ) , 및 스트링 선택 트랜지스터 ( SST 1 , SST 2 ) 의 게이 트일 수 있 다 . 상기 게이트 전극 들 ( 160 ) 은 y 방향 으로 배열 된 인접 한 메모리 셀 스트링 에 공통 으로 연결 될 수 있 다 . 스트링 선택 트랜지스터 ( SST 1 , SST 2 ) 의 게이트 전극 ( 160 ) 은 스트링 선택 라인 ( SSL ) ( 도 1 참조 ) 에 연결 될 수 있 다 . 메모리 셀 들 ( MC 1 , MC 2 , MCn - 1 , MCn ) 의 게이트 전극 ( 160 ) 은 워드 라인 들 ( WL 1 , WL 2 , WLn - 1 , WLn ) ( 도 1 및 도 2 참조 ) 에 연결 될 수 있 다 . 접 지 선택 트랜지스터 ( GST 1 , GST 2 ) 의 게이트 전극 ( 160 ) 은 접지 선택 라인 ( GSL ) ( 도 1 참조 ) 에 연결 될 수 있 다 . 상기 게이트 전극 들 ( 160 ) 은 금속 막 , 예컨대 텅스텐 ( W ) 을 포함 할 수 있 다 . 또한 , 도시 되 지 는 않 았 지만 , 게이트 전극 들 ( 160 ) 은 확산 방지 막 ( diffusion barrier ) ( 미 도시 ) 을 더 포함 할 수 있 으며 , 예컨대 , 상기 확산 방지 막 은 텅스텐 질화물 ( WN ) , 탄 탈륨 질화물 ( TaN ) 또는 티타늄 질화물 ( TiN ) 로부터 선택 되 는 하나 를 포함 할 수 있 다 .