도 2 를 참조 하 면 , 제 1 슬릿 들 ( SI 1 ) 에 의해 서로 분리 된 적층 패턴 들 ( STP 1 , STP 2 ) 중 적어도 어느 하나 는 메모리 블록 을 구성 할 수 있 다 . 일 실시 예 로서 , 도 2 에 도시 된 제 1 및 제 2 적층 패턴 들 ( STP 1 , STP 2 ) 은 도 1 에 도시 된 제 1 및 제 2 메모리 블록 들 ( BLK 1 , BLK 2 ) 각각 을 구성 할 수 있 다 . 다른 실시 예 로서 , 제 1 및 제 2 적층 패턴 들 ( STP 1 , STP 2 ) 은 하나 의 메모리 블록 을 구성 할 수 있 다 . 본 발명 의 실시 예 는 이 에 제한 되 지 않 는다 . 예 를 들 어 , 3 이상 의 적층 패턴 들 이 하나 의 메모리 블록 을 구성 할 수 있 다 .