도 8 은 통상 적 으로 제 1 피 킹 이득 스테이지 와 캐스케이드 되 는 제 2 피 킹 이득 스테이지 의 종래 의 구현 의 회로도 를 도시 한다 . 피 킹 이득 스테이지 ( 800 ) 는 이 들 은 제 2 피 킹 이득 스테이지 ( 608 ) 의 종래 의 구현 이 반송 주파수 fc 또는 그 근처 의 주파수 에서 피크 이득 을 갖 도록 하 는 차동 트랜지스터 들 의 쌍 에 결합 된 주파수 - 형성 능동 부하 들 을 형성 하 는 커패시터 ( 730 ) , 트랜지스터 ( 732 ) , 저항 ( 734 ) , 커패시터 ( 740 ) , 트랜지스터 ( 738 ) , 및 저항 ( 736 ) 을 포함 한다 . 피 킹 이득 스테이지 ( 800 ) 의 주파수 응답 은 주파수 응답 의 차단 주파수 전 에 좁 은 주파수 대역 주위 에서 증가 된 이득 을 가지 며 , 반송 주파수 fc 에서 또는 그 근처 에서 가장 높 은 이득 을 갖 는 대역 통과 와 같 은 효과 를 생성 한다 . 반대 로 , 단순 한 다이오드 - 결합 된 능동 부 하 는 차단 주파수 까지 주파수 응답 을 편평 하 게 한다 . 반송 주파수 에서 의 이득 이 공통 모드 과도 이벤트 들 을 지배 하 는 주파수 들 의 이득 보다 높 기 때문 에 주파수 - 형성 능동 부하 들 은 공통 - 모드 과 도 내성 을 향상 시킨다 . 트랜지스터 들 ( 742 및 744 ) 은 주파수 - 형성 능동 부하 들 을 구동 하 는 전류 로 전압 을 변환 하 는 차동 트랜지스터 들 의 쌍 을 형성 한다 . 피 킹 이득 스테이지 ( 800 ) 의 간단 한 토폴로지 는 임의 의 이전 이득 스테이지 들 상 에 주파수 - 의존 로딩 효과 를 생성 한다 . 즉 , 캐스케이드 된 피 킹 이득 스테이지 들 은 각 개별 스테이지 의 설계 - 목표 피 킹 주파수 와 동일 하 지 않 은 ( 예 를 들 어 , 더 낮 은 주파수 를 갖 는 ) 캐스케이드 된 피 킹 주파수 를 초래 한다 . 이러 한 주파수 - 의존 로딩 효과 는 프로그램 가능 한 후부 전류 소스 들 을 갖 는 개별 이득 스테이지 들 을 갖 는 ( 예 를 들 어 , 동작 의 저 전력 모드 를 위한 ) 정 동작 - 전류 - 프로그램 가능 신호 경로 들 의 설계 를 복잡 하 게 하 고 복구 된 데이터 를 열화 시킬 수 있 다 .