이때 , 빌드 업 층 ( 30 a ) 은 복수 로 적층 될 수 있 으며 , 제 2 비아 ( 15 ) 는 복수 의 빌드 업 층 ( 30 a ) 에 각각 가공 되 어 반도체 칩 ( 12 a ) 의 전기 접점 ( 13 a ) 을 전기 적 으로 연결 시킬 수 있 다 . 본 발명 에서 는 한 층 의 빌드 업 층 ( 30 a ) 에 제 2 비아 ( 15 ) 를 형성 하 는 것 을 실시 예 로 한다 .