도 2 를 참조 하 면 , 상기 타이밍 조 절부 ( 200 ) 는 제 1 지 연부 ( 210 ) 와 제 2 지 연부 ( 220 ) 를 구비 한다 . 상기 제 1 지 연부 ( 210 ) 는 제 1 지 연기 ( DLY 1 ) , 제 1 및 제 2 패스 게이트 ( TP 1 , TP 2 ) , 및 제 1 인버터 ( IV 1 ) 를 구비 한다 . 제 1 지 연기 ( DLY 1 ) 는 펄스 ( Pulse ) 를 입력 받 아 지연 시켜 출력 한다 . 제 1 패스 게이트 ( TP 1 ) 는 입력단 에 상기 제 1 지 연기 ( DLY 1 ) 의 출력 을 입력 받 고 , 제 1 제 어단 에 제 1 테스트 신호 ( TM < 0 >) 를 입력 받 으며 , 제 2 제 어단 에 제 1 테스트 신호 ( TM < 0 >) 를 반전 시킨 제 1 인버터 ( IV 1 ) 의 출력 을 입력 받 는다 . 상기 제 1 패스 게이트 ( TP 1 ) 의 출력 은 지연 노드 ( S 0 ) 에 인가 된다 . 상기 제 2 패스 게이트 ( TP 2 ) 는 입력단 에 상기 펄스 ( Pulse ) 를 입력 받 고 , 제 1 제 어단 에 상기 테스트 신호 ( TM < 0 >) 를 반전 시킨 상기 제 1 인버터 ( IV 1 ) 의 출력 을 입력 받 으며 , 제 2 제 어단 에 상기 제 1 테스트 신호 ( TM < 0 >) 를 입력 받 는다 . 상기 제 2 패스 게이트 ( TP 2 ) 의 출력 은 상기 지연 노드 ( SO ) 에 인가 된다 .