도 5 g 는 도 5 f 에 도시 된 회로 의 각 동작 신호 파형 을 도시 한 것 이 다 . S _ en 신 호가 로우 레벨 이 되 면 , 스위치 ( S 1 ) 가 오프 상태 가 되 어 Cin 의 충전 전압 인 Vsen 이 각 비교기 ( 381 , 382 ) 로 공급 된다 . 각 비교기 ( 381 , 382 ) 는 Vsen 를 각 임계 치 전압 Vth 1 , Vth 2 와 각각 비교 하 여 Vco 1 , Vco 2 신호 를 출력 한다 . 제 어 로직 ( 51 ) 의 NAND 게이트 ( 511 ) 및 XOR 게이트 ( 512 ) 는 Vco 1 및 Vco 2 신호 를 입력 으로 하 여 S _ out 신호 및 Latch _ en 신호 를 출력 한다 . 도시 된 바 에 따르 면 , Δ T 시간 동안 카운터 ( 322 ) 에 의해 카 운 팅 이 이루어지 고 Latch _ en 신호 에 따라 래치 ( 33 ) 는 카운터 ( 322 ) 에서 출력 된 n 비트 값 을 래치 하 여 출력 한다 .