본 발명 은 반도체 소자 및 반도체 소자 의 형성 방법 에 관한 것 으로 , 반도체 소자 의 주변 회로 영역 에 형성 되 는 게이트 들 의 채널 길이 가 각각 상이 하 여 게이트 의 크기 도 각각 상이 하 게 형성 되 어 반도체 소자 의 고집 적 화 를 저해 하 는 원인 이 되 고 그 형성 공정 도 복잡 한 문제 를 해결 하 기 위하 여 , 리 세스 게이트 영역 의 깊이 를 상이 하 게 형성 함 으로써 , 게이트 각각 의 특성 에 맞 게 게이트 채널 길이 를 상이 하 게 구비 할 수 있 고 , 게이트 의 크기 도 균일 하 게 구비 할 수 있 도록 하 는 발명 에 관한 것 이 다 .