비트 셀 ( 302 ) 은 제 1 저항 메모리 엘리먼트 ( 310 ) 및 제 2 저항 메모리 엘리먼트 ( 314 ) 를 포함 한다 . 특정 실시 형태 에 있 어서 , 제 1 저항 메모리 엘리먼트 ( 310 ) 는 제 1 자기 터널 접합 ( MTJ ) 을 포함 하 고 , 제 2 저항 메모리 엘리먼트 는 제 2 MTJ 를 포함 한다 . 비트 셀 ( 302 ) 은 제 1 MTJ ( 310 ) 에 커플링 된 제 1 액세스 트랜지스터 ( 312 ) 및 제 2 MTJ ( 314 ) 에 커플링 된 제 2 액세스 트랜지스터 ( 316 ) 를 포함 한다 . 특정 실시 형태 에 있 어서 , 제 1 액세스 트랜지스터 ( 312 ) 는 산화물 두께 T 1 ( 311 ) 의 터널 산화물 을 가지 며 , 제 2 액세스 트랜지스터 ( 316 ) 는 산화물 두께 T 2 ( 315 ) 의 터널 산화물 을 가진다 . 산화물 두께 T 1 ( 311 ) 은 산화물 두께 T 2 ( 315 ) 와 실질 적 으로 유사 할 수 도 있 다 . 제 1 액세스 트랜지스터 ( 312 ) 및 제 2 액세스 트랜지스터 ( 316 ) 는 워드 라인 ( 334 ) 에 응답 한다 .