도 6 c 에 도시 된 다른 실시 예 에서 , 복수 PMOS 트랜지스터 들 ( 614 a , 614 b , 614 c ) 은 605 각각 의 특별 비트 라인 들 ( 632 ) 을 통해 워드 라인 측 블 리더 다이오드 들 ( 600 ) 을 저 고 바이어스 전압 ( Vux ) 소스 에 결합 할 수 있 다 . 이 실시 예 에서 복수 PMOS 트랜지스터 들 ( 614 a , 614 b , 614 c ) 은 도 6 a 에 도시 된 단일 PMOS 트랜지스터 ( 614 ) 을 대체 한다 . 이 실시 예 에서 , 복수 PMOS 트랜지스터 들 ( 614 a , 614 b , 614 c ) 각각 의 게이트 는 워드 라인 디코더 ( 110 ) 출력 리드 ( 622 ) 에 결합 될 수 있 다 . 도 6 c 에 도 도시 된 다른 실시 예 에서 , 특별 비트 라인 ( 632 a , 632 b ) 은 하나 이상 의 PMOS 트랜지스터 ( 614 b , 614 c ) 에 결합 될 수 있 다 . 예 를 들 면 , 한 PMOS 트랜지스터 ( 614 b ) 는 특별 워드 라인 ( 632 a ) 의 제 1 부분 상 에 4 개 의 블 리더 다이오드 들 ( 600 ) 에 고 바이어스 전압 ( Vux ) 을 제공 하 게 구성 될 수 있 고 , 제 2 PMOS 트랜지스터 ( 614 a ) 는 특별 비트 라인 ( 632 a ) 의 제 2 부분 상 에 4 개 의 다른 블 리더 다이오드 들 ( 600 ) 에 고 바이어스 전압 ( Vux ) 을 제공 하 게 구성 될 수 있 다 . 다수 의 PMOS 트랜지스터 들 ( 614 ) 을 통해 저 바이어스 전압 ( Vubl ) 을 특별 워드 라인 들 및 블 리더 다이오드 들 ( 600 ) 에 연결 하 기 위해 다양 한 서로 다른 구성 들 이 사용 될 수 있 다 .