프리 페치 엔진 ( 142 ) 과 페치 엔진 ( 144 ) 은 적어도 하나 의 레벨 1 명령어 캐시 ( L 1 I - cache ; 162 ) 및 최종 레벨 캐시 ( last level cache ; LLC ; 164 ) 를 포함 하 는 데이터 처리 장치 의 메모리 시스템 으로 인터페이스 를 제공 하 는 블록 요청 멀티플렉서 ( block request multiplexer ; 150 ) 로 각각 하나 이상 의 신호 를 출력 한다 . 본 발명 의 상세 한 설명 에서 , 메모리 라는 용어 는 L 1 캐시 메모리 , 저 레벨 캐시 메모리 , 메인 메모리 또는 데이터 처리 장치 에 접근 할 수 있 는 다른 메모리 를 지칭 할 수 있 다 . 프리 페치 엔진 ( 142 ) 은 L 1 I - 캐시 ( 162 ) 에 점유 된 ( occupied ) FTQ 엔트리 들 에 대응 하 는 명령어 ( 들 ) 의 존재 를 확인 하 기 위해 프리 페치 프로브 ( 143 ) 를 출력 하 고 , 만일 프리 페치 프로브 ( 143 ) 가 L 1 I - 캐시 ( 162 ) 에서 미스 ( miss ) 를 만나 면 ( encounter ) , L 1 I - 캐시 ( 162 ) 는 미싱 ( missing ) 블록 을 L 1 I - 캐시 ( 162 ) 에 가져오 기 위해 LLC ( 164 ) 로 액세스 를 생성 할 수 있 다 . 페치 엔진 ( 144 ) 은 L 1 I - 캐시 ( 162 ) 또는 LLC ( 164 ) 로부터 PC 에 대응 하 는 명령어 ( 들 ) 의 검색 을 요구 하 는 요구 페치 신호 ( demand fetch signal ; 145 ) 를 블록 요청 멀티플렉서 ( 150 ) 에 출력 한다 . 블록 요청 멀티플렉서 ( 150 ) 는 BTB ( 114 ) 에 의한 BTB 미스 신호 ( 115 ) 의 출력 에 응답 하 여 BTB 미스 버퍼 ( 172 ) 로부터 BTB 미스 프로브 ( 151 ) 형태 의 입력 신호 를 수신 하 도록 배열 된다 . BTB 미스 신호 ( 115 ) 는 , 프로그램 카운터 의 현재 값 에 대해 수행 된 BTB 룩 업 ( look - up ) 에 대한 응답 으로서 분기 예측 회로 ( 110 ) 에 의해 BTB 미스 가 감지 되 었 음 을 나타낸다 . 이 예시 에서 BTB 미스 는 비 - 분기 명령어 ( non - branch instruction ) 에 대한 PC 의 룩 업과 관련 된 미스 가 아니 라 , 현재 BTB 에 엔트리 가 없 는 분기 명령어 프로그램 카운터 ( PC ) 와 관련 된 진정 한 BTB 미스 로 알려져 있 다 .