도 9 는 본 개시 의 일 실시 예 에 따른 제 1 비아 홀 ( H 1 ) 을 식각 하 는 단계 ( S 203 ) 를 보여 주 는 도면 이 다 . 도 3 및 도 9 를 함께 참조 할 때 , 본 개시 의 반도체 패키지 제조 방법 ( S 200 ) 은 제 1 비아 홀 ( H 1 ) 을 식각 하 는 단계 ( S 203 ) 를 포함 할 수 있 다 . 보다 구체 적 으로 , 제 1 비아 홀 ( H 1 ) 을 식각 하 는 단계 ( S 203 ) 는 제 1 비아 홀 ( H 1 ) 의 최 하부 에 위치 한 제 1 절연 층 ( 103 ) 을 식각 하 는 단계 일 수 있 다 . 제 1 비아 홀 ( H 1 ) 의 최 하부 에 위치 한 제 1 절연 층 ( 103 ) 을 식각 하 여 , 칩 패드 ( 102 ) 를 외부 에 노출 시킬 수 있 다 .