일부 실시 예 에서 , 제 1 트래킹 하이 회로 는 제 4 PMOS 트랜지스터 및 제 5 PMOS 트랜지스터 를 포함 한다 . 제 4 PMOS 트랜지스터 의 소스 단자 는 제 1 PMOS 트랜지스터 의 게이트 단자 에 결합 된다 . 제 4 PMOS 트랜지스터 의 게이트 단자 는 입력 단자 에 결합 된다 . 제 4 PMOS 트랜지스터 의 드레 인 단자 는 기준 레벨 에 결합 된다 . 제 5 PMOS 트랜지스터 의 소스 단자 는 제 1 PMOS 트랜지스터 의 게이트 단자 에 결합 된다 . 제 5 PMOS 트랜지스터 의 게이트 단자 는 기준 레벨 에 의해 결합 된다 . 제 5 PMOS 트랜지스터 의 드레 인 단자 는 입력 단자 에 결합 된다 . 제 1 트래킹 로우 회로 는 제 3 NMOS 트랜지스터 및 제 4 NMOS 트랜지스터 를 포함 한다 . 제 3 NMOS 트랜지스터 의 소스 단자 는 제 2 포지티브 공급 레벨 에 결합 된다 . 제 3 NMOS 트랜지스터 의 게이트 단자 는 입력 단자 에 결합 된다 . 제 3 NMOS 트랜지스터 의 드레 인 단자 는 제 1 NMOS 트랜지스터 의 게이트 단자 에 결합 된다 . 제 4 NMOS 트랜지스터 의 소스 단자 는 제 1 NMOS 트랜지스터 의 게이트 단자 에 결합 된다 . 제 4 NMOS 트랜지스터 의 게이트 단자 는 제 2 포지티브 공급 레벨 에 결합 된다 . 제 4 NMOS 트랜지스터 의 드레 인 단자 는 입력 단자 에 결합 된다 .