도 7 은 , 반도체 층 의 전극 아래 에 있 어서 의 막 두께 방향 의 전기 전도도 를 측정 하 기 위한 소자 의 단면도 다 . 유리 기판 ( 1 ) 위 에 , 하부 전극 ( 71 ) 을 증착 법 에 의해 형성 한다 . 그 하부 전극 위 에 , 상기 반도체 층 ( 4 ) ( In - Zn - Ga - 0 를 포함 하 는 두께 20 nm 의 아모 퍼스 산화물 반도체 ) 을 , 스퍼터링 법 에 의해 형성 했 다 . 그 반도체 층 위 에 , 상부 전극 ( 72 ) 을 증착 법 에 의해 형성 한다 . 여기 에서 , 그 하부 전극 은 Ti ( 5 nm ) / Au ( 40 nm ) / Ti ( 5 nm ) 로 형성 된다 . 상기 상부 전극 은 Au ( 40 nm ) / Ti ( 5 nm ) 로 형성 되 고 , 그 반도체 층 에 Ti 가 접하 고 있 다 .