그런데 , 디디 알 메모리 장치 에서 는 두 개 의 데이터 를 한 클럭 주기 에서 내보내 거나 또는 입력 받 아야 하 기 때문 에 , 이 를 효과 적 으로 수행 하 기 위해서 는 종래 의 SDR 동기식 메모리 장치 에서 사용 되 고 있 는 데이터 억세 스 방식 을 사용 할 수 가 없 다 . 만약 클럭 의 주기 ( cycle ) 가 10 nsec 정도 라면 상승 및 하 강시 의 시간 ( 약 0 . 5 × 4 = 2 ) 과 그 밖 의 스펙 을 맞추 기 위한 시간 등 을 빼 면 실질 적 으로 약 6 nsec 이하 의 시간 동안 두 개 의 데이터 를 연속 적 으로 처리 하 여야 하 는데 , 이러 한 처리 는 메모리 장치 의 내부 에서 수행 하 기 에 역부족 이 다 . 따라서 메모리 장치 는 외부 로 데이터 를 내보내 거나 입력 받 을 때 만 클럭 의 라이징 에지 및 폴링 에지 에서 데이터 를 입출력 시키 고 , 실질 적 으로 메모리 장치 내부 에서 는 클럭 의 한쪽 에지 에 동기 시켜 처리 하 게 된다 .