표준 셀 ( 23 ) , SRAM 셀 ( 25 ) , 및 필러 셀 은 미리 디자인 되 고 레이아웃 될 수 있 으며 , 칩 의 디자인 의 레이아웃 에 대한 미래 의 픽 앤 플레이스 ( pick - and - place ) 를 위해 셀 라이브러리 에 저장 될 수 있 다 . 필러 셀 을 설계 하 고 셀 라이브러리 에 저장 하 면 , 필러 셀 을 사용 하 여 도 1 에 도시 된 바 와 같 은 회로 의 회로 디자인 을 달성 할 수 있 다 . 회로 디자인 프로세스 는 , SRAM 어레이 ( 24 ) 및 필러 셀 영역 ( 28 ) 을 포함 하 는 영역 의 전체 높이 ( HT 3 ) 를 계산 하 는 단계 , SRAM 매크로 ( 22 ) 의 전체 높이 ( HT 4 ) 를 계산 하 는 단계 , 및 SRAM 매크로 ( 22 ) 에 대한 칩 스페이스 를 예약 하 는 단계 를 포함 한다 .