그러므로 , 본 발명 에 따른 반도체 메모리 소자 는 테스트 모드 시 내부 클럭 ( CLK ) 에 비해 2 배 낮 은 주파수 를 가지 며 서로 90 ° 의 위상 차이 를 갖 는 제 1 외부 - 스트로 빙 신호 ( WDQS _ IN 1 ) 와 , 제 2 외부 - 스트로 빙 신호 ( WDQS _ IN 2 ) 를 인가 받 는다 . 그리고 테스 트 모드 신호 ( TM _ LMDS ) 에 응답 하 여 이 를 각각 제 1 내지 제 4 내부 - 데이터 - 스트로 빙 신호 ( DQSRT < 0 : 1 >, DQSFT < 0 : 1 >) 로 출력 한다 . 이때 , 제 1 내지 제 4 내부 - 데이터 - 스트로 빙 신호 ( DQSRT < 0 : 1 >, DQSFT < 0 : 1 >) 는 내부 클럭 ( CLK ) 대비 2 배 낮 은 주파수 를 가지 며 , 각각 0 °, 90 °, 180 °, 270 ° 위상 차이 를 갖 는다 .