본 발명 에 따른 반도체 메모리 소자 의 제조 방법 은 , 소자 분리 막 에 의하 여 정의 되 는 복수 의 활성 영역 을 가지 는 기판 을 준비 하 는 단계 ; 상기 복수 의 활성 영역 을 가로지르 며 제 1 수평 방향 으로 상호 평행 하 게 연장 되 는 복수 의 워드 라인 트렌치 , 및 상기 복수 의 워드 라인 트렌치 내부 를 채우 는 복수 의 게이트 유전 막 , 복수 의 워드 라인 , 및 복수 의 워드 라인 을 형성 하 는 단계 ; 상기 기판 상 에서 비트 라인 및 상기 비트 라인 을 덮 는 절연 캡 핑 라인 을 각각 포함 하 며 상기 제 1 수평 방향 과 교차 하 는 제 2 수평 방향 으로 상호 평행 하 게 연장 되 는 복수 의 비트 라인 구조 체 , 및 상기 복수 의 비트 라인 구조 체 각각 의 양 측벽 을 덮 는 복수 의 절연 스 페이서 구조 체 를 형성 하 는 단계 ; 상기 복수 의 절연 스 페이서 구조 체 중 서로 대면 하 는 한 쌍 의 절연 스 페이서 구조 체 사이 공간 을 채우 는 예비 베리드 콘 택 물질 층 을 형성 하 는 단계 ; 상기 예비 베리드 콘 택 물질 층 의 상측 일부분 을 제거 한 후 잔류 하 는 상기 예비 베리드 콘 택 물질 층 상 에서 상기 서로 대면 하 는 한 쌍 의 절연 스 페이서 구조 체 사이 공간 을 채우 는 몰드 층 을 형성 하 는 단계 ; 상기 몰드 층 및 상기 예비 베리드 콘 택 물질 층 의 일부분 을 제거 하 여 , 상기 몰드 층 을 복수 개 로 분리 하 고 상기 예비 베리드 콘 택 물질 층 을 상기 복수 의 활성 영역 과 연결 되 는 복수 의 베리드 콘 택 으로 분리 하 는 복수 의 펜스 홀 을 형성 하 는 단계 ; 상기 복수 의 펜스 홀 을 채우 는 복수 의 절연 펜스 를 형성 하 는 단계 ; 및 복수 개 로 분리 된 상기 몰드 층 을 제거 한 후 , 상기 몰드 층 이 제거 된 공간 을 채우 며 상기 복수 의 비트 라인 구조 체 상 으로 연장 되 는 복수 의 랜딩 패드 를 형성 하 는 단계 ; 를 포함 한다 .