본 출원 에서 논의 된 트랜지스터 또는 트랜지스터 들 은 전계 효과 트랜지스터 ( FET ) 를 대표 할 수 있 고 , 소스 , 드레 인 및 게이트 를 포함 하 는 3 단자 디바이스 를 포함 할 수 있 다 . 단자 는 전도성 재료 , 예 를 들 어 , 금속 을 통해 다른 전자 엘리먼트 에 연결 될 수 있 다 . 소스 및 드레 인 은 전도성 일 수 있 고 , 고농 도 도핑 된 , 예 를 들 어 , 축퇴 된 반도체 영역 을 포함 할 수 있 다 . 소스 및 드레 인 은 저 농도 ( lightly ) 도핑 된 반도체 영역 또는 채널 에 의해 분리 될 수 있 다 . 만약 채널 이 n 형 ( 즉 , 다수 캐리어 가 전자 인 경우 ) 인 경우 , FET 는 n 형 FET 로 지칭 될 수 있 다 . 채널 이 p 형 ( 즉 , 다수 캐리어 가 홀인 경우 ) 인 경우 , FET 는 p 형 FET 로 지칭 될 수 있 다 . 채널 은 절연 게이트 산화물 에 의해 캡 핑 될 수 있 다 . 채널 전도 성 은 게이트 에 전압 을 인가 함 으로써 제어 될 수 있 다 . 예 를 들 어 , " n 형 FET 또는 p 형 FET 에 개별 적 의 양 전압 또는 음 전압 을 인가 하 면 채널 이 전도성 이 될 수 있 다 . 트랜지스터 는 트랜지스터 의 임계 전압 보다 크 거나 같 은 전압 이 트랜지스터 게이트 에 인가 될 때 "" 온 "" 또는 "" 활성 화 "" 될 수 있 다 . 트랜지스터 의 임계 전압 보다 낮 은 전압 이 트랜지스터 게이트 에 인가 될 때 "," 트랜지스터 는 "" 오프 "" 또는 "" 비 활성 화 "" 될 수 있 다 . "