도 1 의 하단 부 좌측 의 회로 는 REFAL 신호 가 어떻게 만들 어 지 는지 를 보여 주 는 회로 이 다 . 테스트 모드 신호 인 TREFAL 신호 가 인 에 이 블 되 어 인버터 I 08 에 입력 되 면 REFAL 신호 는 무조건 인 에 이 블 되 며 , PASRB < 0 : 3 > 중 하나 라도 논리 ' 하이 ' 로 떠도 REFAL 신호 는 인 에 이 블 된다 . 여기 서 PASRB < 0 : 3 > 신호 는 부분 리 프레쉬 ( Partial Array Self Refresh ) 에 의해 해당 뱅크 가 선택 되 었 을 때 논리 ' 로우 ' 로 뜨 는 신호 이 다 . 따라서 부분 리 프레쉬 에 의해 전체 뱅크 가 아닌 특정 뱅크 들 만 이 선택 되 었 을 때 는 파일드 리 프레쉬 의 측면 에서 는 전체 리 프레쉬 가 이루어지 고 ( 리 프레쉬 타이밍 이 각 뱅크 별 로 동일 하 다는 의미 임 ) 부분 적 으로 선택 된 뱅크 들 만 이 리 프레쉬 가 이루어진다 . ( 후술 하 겠 지만 각 뱅크 의 리프 레 쉬 동작 에서 실제 뱅크 를 액티브 시키 게 되 는 뱅크 액티브 ( BA < 0 : 3 >) 신호 는 , REF 0 , 1 , 2 , 3 신호 가 ' 하이 ' 로 떠서 FACT < 0 : 3 > 신호 를 ' 하이 ' 로 뜨 게 하 고 PASRB < 0 : 3 > 신호 는 ' 로우 ' 로 떠야 인 에 이 블 된다 . )