이하 에서 는 첨부 된 도면 들 을 참조 하 여 본 실시 예 에 의한 전달 임피던스 증폭기 ( 1 ) 을 설명 한다 . 도 1 은 본 실시 예 에 의한 전달 임피던스 증폭기 ( 1 ) 의 개요 를 설명 하 는 개요 적 회로도 이 다 . 도 1 을 참조 하 면 , 입력 전류 ( ipd ) 를 버퍼 ( buffer ) 하 여 전달 하 고 , 입력 된 전류 에 상응 하 는 입력 전압 을 형성 하 는 전류 전달 ( current conveyer ) 스테이지 ( 100 , 도 2 참조 ) 와 , 입력 전압 을 증폭 하 여 증폭기 의 트랜스 임피던스 이득 조절 신호 를 형성 하 는 증폭 스테이지 ( amplifying stage , 200 , 도 2 참조 ) 를 포함 하 는 전류 버퍼 ( 10 a , 10 b , 10 c ) 를 복수 개 포함 하 는 전류 버퍼 부 ( 100 ) ; 및 전류 버퍼 부 ( 100 ) 가 전달 한 전류 ( iy ) 로부터 출력 전압 ( Vout ) 을 형성 하 되 , 트랜스 임피던스 이득 조절 신호 ( Cga , Cgb , Cgc ) 에 따라 서로 다른 전달 임피던스 이득 ( trans - impedance gain ) 으로 출력 전압 ( Vout ) 을 형성 하 는 가변 전달 임피던스 증폭기 ( 20 ) 를 포함 한다 .