이제 도 11 을 참조 하 면 , 반도체 디바이스 ( 200 ) 에 하나 이상 의 에칭 공정 ( 600 ) 이 수행 된다 . 하나 이상 의 에칭 공정 ( 600 ) 은 , 게이트 스 페이서 ( 310 ) , 하나 이상 의 층 ( 400 ) , 및 금속 층 ( 430 , 460 , 500 , 540 , 및 570 ) 사이 에 에칭 선택 비 가 존재 할 수 있 는 에칭 백 공정 을 포함 할 수 있 다 . 예컨대 , 금속 층 ( 430 , 500 , 및 540 ) 은 하나 이상 의 층 ( 400 ) , 충전 금속 층 ( 460 ) , 및 게이트 스 페이서 ( 310 ) 보다 상당히 더 큰 에칭 레이트 를 가질 수 있 다 . 일부 실시 예 에서 , 에칭 레이트 는 게이트 스 페이서 ( 310 ) 에 대해 가장 느리 고 , 금속 층 ( 460 ) 의 에칭 레이트 는 게이트 스 페이서 ( 310 ) 의 에칭 레이트 보다 더 크 고 , 하나 이상 의 층 ( 400 ) 의 에칭 레이트 는 금속 층 ( 460 ) 의 에칭 레이트 보다 더 크 고 , 금속 층 ( 430 , 500 , 540 , 및 570 ) 의 에칭 레이트 는 하나 이상 의 층 ( 400 ) 의 에칭 레이트 보다 더 크 다 . 상이 한 에칭 레이트 의 결과 로서 , 이 제조 단계 에서 의 다양 한 층 은 상이 한 높이 를 가지 며 , 예컨대 , 충전 금속 층 ( 460 ) 은 금속 층 ( 430 , 500 , 540 , 및 570 ) 보다 상당히 더 큰 높이 를 갖 는다 . 이 는 아래 에서 도 15 를 참조 하 여 더 상세히 논의 될 것 이 다 . 또한 하나 이상 의 에칭 공정 ( 600 ) 의 결과 로서 , 개구 ( 620 ) 가 형성 된다 . 하나 이상 의 층 ( 400 ) 은 게이트 구조물 의 게이트 유전체 ( 및 선택 적 으로 는 IL ) 로서 소용 될 수 있 고 , 금속 층 ( 430 , 460 , 500 , 540 , 및 570 ) 은 집합 적 으로 게이트 구조물 의 금속 게이트 전극 으로서 소용 될 수 있 다 .