도 3 은 본 발명 의 유기 전계 효과 트랜지스터 의 제 3 실시 형태 를 나타내 는 모식 단면도 이 다 . 도 3 에 나타내 는 유기 전계 효과 트랜지스터 ( 30 ) 은 기판 ( 1 ) 상 에 반도체 층 ( 4 ) 가 적층 되 고 , 반도체 층 ( 4 ) 상 에 소스 전극 ( 7 ) 및 드레 인 전극 ( 8 ) 이 병렬 로 설치 되 고 , 게이트 절연 층 ( 3 ) 이 반도체 층 ( 4 ) , 소스 전극 ( 7 ) 및 드레 인 전극 ( 8 ) 을 덮 도록 설치 되 고 , 게이트 절연 층 ( 3 ) 상 에 추가 로 게이트 전극 ( 2 ) 가 적층 된 구조 를 갖 는다 . 소스 전극 ( 7 ) 은 화합물 층 ( 5 ) 및 도전 층 ( 6 ) 을 , 드레 인 전극 ( 8 ) 은 화합물 층 ( 5 ') 및 도전 층 ( 6 ') 을 가지 며 , 각각 화합물 층 ( 5 ) 및 ( 5 ') 측 에서 반도체 층 ( 4 ) 에 접하 고 있 다 .