적층 반도체 패키지 가 개시 되 어 있 다 . 개시 된 적층 반도체 패키지 는 상부 면 에 칩 부착 영역 이 마련 되 고 , 칩 부착 영역 의 외측 에 접속 패드 들 이 배열 되 며 , 하 부면 에 접속 패드 들 과 전기 적 으로 연결 된 볼 랜드 들 이 배열 된 기판 , 칩 부착 영역 에 부착 되 고 , 외부 로 노출 된 제 1 면 의 중앙 에 제 1 본딩 패드 들 이 배열 된 베이스 반도체 칩 , 베이스 반도체 칩 의 상부 면 에 부착 되 고 , 상부 면 중앙 에 제 1 본딩 패드 들 을 노출 시키 기 위해 형성 된 개구 의 외측 에 제 1 본딩 패드 들 을 따라 배열 된 제 1 연결 패드 들 , 상부 면 가장자리 에 접속 패드 들 을 따라 배열 되 고 제 1 연결 패드 들 과 전기 적 으로 연결 된 제 2 연결 패드 를 포함 하 는 연결 용 기판 , 제 1 본딩 패드 와 제 1 연결 패드 를 연결 하 고 , 제 2 연결 패드 와 접속 패드 를 연결 하 는 제 1 도전 성 와이어 들 , 도전 성 와이어 와 이격 되 도록 연결 용 기판 의 상부 면 에 부착 되 고 , 상부 면 에 제 2 본딩 패드 들 이 배열 된 적어도 한 개 이상 의 적층 반도체 칩 , 제 2 본딩 패드 와 접속 패드 를 연결 하 는 제 2 도전 성 와이어 및 기판 의 상부 면 에 형성 되 어 베이스 반도체 칩 과 적층 반도체 칩 및 도전 성 와이어 들 을 감싸 는 몰딩 부를 포함 한다 .