대표 적 인 반도체 메모리 소자 인 디램 ( DRAM ) 소자 는 집적도 가 증가 함 에 따라 sub - 100 nm 이하 디자인 룰 ( design rule ) 을 갖 는 메모리 트랜지스터 ( memory array transistor ) 의 제조 기술 을 요구 받 고 있 다 . sub - 100 nm 이하 의 트랜지스터 의 경우 , 단 채널 효과 ( short channel effect ) 등 의 문제 로 인해 , 매우 낮 은 문턱 전압 ( threshold voltage ; Vth ) 특성 을 보이 며 , 이 에 따라 , 데이터 저장 시간 ( 유사 의미 로 리 프레쉬 타임 ( refresh time ) 을 들 수 있 다 ) 이 점점 감소 한다 . 최근 이러 한 문제 를 해결 할 수 있 는 리세 스 트랜지스터 ( recessed channel array transistor ; RCAT ) 소자 가 개발 되 었 는데 , 이 는 기존 플래너 ( planar ) 트랜지스터 와 는 달리 , 매우 긴 채널 길이 ( channel length ) 를 가지 기 때문 에 매우 긴 데이터 저장 시간 특성 을 보이 는 장점 이 있 다 .