그리고 , 메모리 장치 ( 150 ) 에 포함 된 각 메모리 블록 ( 330 ) 은 , 제 2 방향 을 따라 신장 된 복수 의 낸드 스트링 들 ( NS ) 을 포함 할 수 있 으며 , 제 1 방향 및 제 3 방향 들 을 따라 복수 의 낸드 스트링 들 ( NS ) 이 제공 될 수 있 다 . 여기 서 , 각 낸드 스트링 ( NS ) 은 , 비트 라인 ( BL ) , 적어도 하나 의 스트링 선택 라인 ( SSL ) , 적어도 하나 의 접지 선택 라인 ( GSL ) , 복수 의 워드 라인 들 ( WL ) , 적어도 하나 의 더미 워드 라인 ( DWL ) , 그리고 공통 소스 라인 ( CSL ) 에 연결 될 수 있 으며 , 복수 의 트랜지스터 구조 들 ( TS ) 을 포함 할 수 있 다 .