그리고 , 도 22 의 신호선 ( RST 2 ) 에 펄스 가 입력 되 면 카운터 ( 911 ) 가 리셋 되 어 신호선 ( COUT ) ( x , 1 ) 내지 신호선 ( COUT ) ( x , k ) 에 는 각각 저 전위 ( VL ) 가 출력 되 며 , 래치 회로 ( 912 ) ( x , 1 ) 내지 래치 회로 ( 912 ) ( x , k ) 에 신호선 ( COUT ) ( x , 1 ) 내지 신호선 ( COUT ) ( x , k ) 의 데이터 가 각각 쌍 이 되 어 유지 된다 . 또한 , 신호선 ( RST 2 ) 의 펄스 가 하강 하 는 동시 에 , 판독 을 하 고 있 는 메모리 셀 ( 202 ) 의 워드 선 ( WL ) ( z ) 에 인가 되 는 전위 가 , 고전 위 ( VH ) 로부터 데이터 “ 0 ” 를 판독 할 수 있 는 전위 , 즉 , 고전 위 ( VH + Vth _ L 0 ) ( Vth _ L 0 < 0 V ) 의 전위 로 감소 되 고 , 메모리 셀 ( 202 ) 에 기록 되 어 있 는 데이터 가 “ 0 ” 또는 데이터 “ 1 ” 내지 “ i ” 의 판정 이 이루어진다 . 만일 데이터 가 “ 0 ” 인 경우 , 메모리 셀 ( 202 ) 의 트랜지스터 ( 1103 ) 는 온 상태 가 되 기 때문 에 , 비트 선 ( BL ) ( x ) 의 전위 는 저 전위 ( VL ) 로부터 고전 위 ( VH ) 까지 상승 하 고 , 신호선 ( RBL ) ( x ) 의 전위 는 저 전위 ( VL ) 로 감소 되 고 , 트랜지스터 ( 903 ) 의 각 게이트 전극 에 는 저 전위 ( VL ) 가 인가 되 어 , 트랜지스터 ( 903 ) 가 오프 상태 가 된다 . 한편 , 데이터 가 “ 0 ” 이외 인 경우 , 메모리 셀 ( 202 ) 의 트랜지스터 ( 1103 ) 는 오프 상태 가 되 기 때문 에 , 비트 선 ( BL ) ( x ) 의 전위 는 저 전위 ( VL ) 를 , 신호선 ( RBL ) ( x ) 은 고전 위 ( VH ) 를 유지 하 고 , 트랜지스터 ( 903 ) 에 온 상태 를 계속 유지 한다 .