본 발명 의 반도체 메모리 장치 의 데이터 출력 회로 는 , 제 1 데이터 의 제 1 데이터 출력 라인 으로 의 출력 또는 대기 동작 을 수행 하 는 제 1 출력 드라이버 ; 제 2 데이터 의 제 2 데이터 출력 라인 으로 의 출력 또는 대기 동작 을 수행 하 는 제 2 출력 드라이버 ; 및 상기 제 1 및 제 2 출력 드라이버 에 연결 되 고 , 테스트 신호 의 입력 에 응답 하 여 상기 제 1 및 제 2 출력 드라이버 를 선택 적 으로 활성 화 시켜 데이터 출력 또는 대기 동작 을 지시 하 는 제어 수단 ; 을 포함 하 고 , 테스 트시 상기 제 1 데이터 출력 라인 과 상기 제 2 데이터 출력 라인 을 공유 시킴 을 특징 으로 한다 .