더미 메모리 셀 은 , 반도체 기판 상 에 형성 되 는 트랜지스터 의 게이트 나 , 배선 패턴 의 변형 및 위치 어긋남 을 방지 하 기 위해서 배치 된다 . 한편 , 더미 메모리 셀 은 , 반도체 기판 의 표면 에 형성 되 는 웰 영역 의 형상 의 변형 을 방지 할 수 없 다 . 일반 적 으로 , 더미 메모리 셀 은 , 데이터 를 유지 하 는 리얼 메모리 셀 과 동일 한 레이아웃 구조 를 갖 고 있 다 . 이 때문 에 , 웰 영역 을 형성 하 는 포토레지스트 가 변형 되 거나 , 또는 그 위치 가 어긋나 면 , 웰 영역 의 단부 ( 端部 ) 에 가까운 더미 메모리 셀 은 , 게이트 등 의 형상 이 정상 적 인 경우 에 도 비 정상 적 인 전원 전류 를 흘리 는 경우 가 있 다 ( 누설 불량 ) . 예컨대 , 반도체 기판 에 n 형 웰 영역 을 형성 하 기 위한 제조 공정 에 있 어서 포토레지스트 가 변형 되 어 , n 형 웰 영역 을 형성 하 기 위한 포토레지스트 의 개구 면적 이 커지 면 , n 형 웰 영역 은 커진다 . 이 에 따라 , n 형 웰 영역 의 경계 에 인접 하 는 p 형 웰 영역 의 확산 영역 ( 더미 메모리 셀 의 트랜지스터 의 소스 , 드레 인 ) 이 , n 형 웰 영역 과 쇼트 하 면 , 예기 하 지 못한 누설 전류 ( 전원 전류 ) 가 흐른다 . 이 전류 가 트리거 가 되 어 래치 업 을 일으키 는 경우 가 있 다 .