상기 도 1 에서 와 같이 디그 리가 2 인 3 개 의 변수 노드 들 과 디그 리가 1 인 1 개 의 변수 노드 가 4 개 의 검사 노드 들 로 연결 되 어 있 을 경우 , 모든 변수 노드 들 ( 100 , 102 , 104 , 106 ) 에 상응 하 는 비트 들 이 천공 된다면 상기 4 개 의 검사 노드 들 을 모두 제거 하 는 것 이 가능 하 게 된다 . 이 는 , 패리티 검사 행렬 에서 디그 리가 2 인 변수 노드 와 디그 리가 1 인 변수 노드 및 그 에 연결 되 어 있 는 검사 노드 에 대응 하 는 열 들 을 제거 하 는 것 과 동일 한 효과 를 나타낸다 . 즉 , 상기 삭제 된 열 과 행 에 상응 하 는 변수 노드 와 검사 노드 는 부호 화 및 복호 시 사용 되 지 않 기 때문 에 부호 화 및 복호 복잡 도 를 감소 시킬 수 있 다 . 또한 , 비교 적 높 은 부호 화 율 을 가지 는 블록 LDPC 부호 에 상응 하 는 패리티 검사 행렬 의 디 그리 분포 를 최적 화 시키 기 가 용이 하 게 된다 .