상술 한 바 와 같이 본 발명 은 주 기판 인 제 1 인쇄 회로 기판 외 에 적어도 하나 의 부가 적 인 기판 예 를 들 면 , 제 2 인쇄 회로 기판 또는 제 3 인쇄 회로 기판 에 패키지 소자 중 일부 를 탑재 한 후 이 들 제 2 인쇄 회로 기판 과 제 3 인쇄 회로 기판 을 상기 제 1 인쇄 회로 기판 위 의 빈 공간 에 배치 함 으로써 패키지 높이 를 크 게 변화 시키 지 않 으면서 패키지 점유 면적 을 크 게 줄일 수 있 다 . 따라서 , 본 발명 에 의하 면 반도체 패키지 를 경박 단소 화 하 는 효과 가 있 다 .