도 3 을 참고 하 면 , 본 구 현예 에 따른 박막 트랜지스터 는 전술 한 구 현예 에 달리 , 듀얼 게이트 및 바텀 / 탑 컨 택 구조 의 박막 트랜지스터 일 수 있 다 . 구체 적 으로 , 본 구 현예 에 따른 박막 트랜지스터 는 기판 ( 110 ) 위 에 형성 되 어 있 는 유기 반도체 ( 154 ) ; 유기 반도체 ( 154 ) 의 하부 에 위치 하 는 제 1 게이트 전극 ( 125 ) ; 유기 반도체 ( 154 ) 의 상부 에 위치 하 는 제 2 게이트 전극 ( 124 ) ; 유기 반도체 ( 154 ) 와 제 1 게이트 전극 ( 125 ) 사이 에 개재 되 어 있 는 제 1 게이트 절 연막 ( 141 ) ; 유기 반도체 ( 154 ) 와 제 2 게이트 전극 ( 124 ) 사이 에 개재 되 어 있 는 제 2 게이트 절 연막 ( 140 ) ; 유기 반도체 ( 154 ) 와 전기 적 으로 연결 되 어 있 는 소스 전극 ( 173 ) 과 드레 인 전극 ( 175 ) 을 포함 한다 . 제 1 게이트 전극 ( 125 ) 은 기판 ( 110 ) 내 에 매립 되 거나 불순물 도핑 에 의해 형성 될 수 있 다 . 제 1 게이트 전극 ( 125 ) , 유기 반도체 ( 154 ) 및 제 2 게이트 전극 ( 124 ) 은 서로 중첩 되 어 있 다 .