도 3 을 참조 하 면 , 본 발명 의 하나 이상 의 실시 예 들 에 따른 서보 기반 플라이 - 하이트 제 어 회로 를 포함 하 는 데이터 프로세싱 회로 ( 300 ) 가 도시 되 어 있 다 . 서보 기반 플라이 - 하이트 제 어 회로 이외 에 도 , 데이터 프로세싱 회로 ( 300 ) 는 아날로그 대 디지털 컨버터 ( 310 ) 및 디지털 위상 동기 루프 회로 ( 340 ) 를 포함 한다 . 포함 된 서보 기반 플라이 - 하이트 제 어 회로 는 메모리 ( 315 ) , 위상 / 주파수 오프셋 계산기 ( phase / frequency offset calculator ) ( 345 ) , 보 간 필터 ( 320 ) , 샘플 평균 화 회로 ( 325 ) , 이산 퓨리 에 변환 회로 ( 330 ) , 고조파 비율 계산기 회로 ( 335 ) , 오리지널 고조파 비율 메모리 ( 350 ) , 및 비교기 ( 355 ) 를 포함 한다 . 아 날로 그 대 디지털 컨버터 ( 310 ) 는 입력 ( 305 ) 을 수신 한다 . 아 날로 그 대 디지털 컨버터 ( 310 ) 는 아날로그 입력 을 수신 할 수 있 고 , 샘플링 클록 ( 342 ) 에 기초 하 여 아날로그 입력 을 샘플링 할 수 있 는 임의 의 아날로그 대 디지털 컨버터 일 수 있 다 . 본원 에 제공 된 명세서 에 기초 하 여 , 당업자 는 본 발명 의 여러 실시 예 들 에 따라 사용 될 수 있 는 다양 한 아날로그 대 디지털 컨버터 들 을 인식 할 것 이 다 . 샘플링 프로세스 는 입력 ( 305 ) 에 대응 하 는 일련 의 디지털 샘플 들 ( 312 ) 을 생성 한다 . 일부 경우 들 에서 , 입력 ( 305 ) 은 자기 저장 매체 로부터 정보 를 감지 하 는 판독 / 기록 헤드 어셈블리 ( 도시 되 지 않 음 ) 로부터 유도 된다 . 감지 된 정보 는 판독 채널 내 의 아날로그 프론트 엔드 회로 ( analog front end circuit ) ( 도시 되 지 않 음 ) 에 의해 입력 ( 305 ) 으로 변환 된다 . 본원 에 제공 된 명세서 에 기초 하 여 , 당업자 는 입력 ( 305 ) 의 다양 한 잠재 적 인 소스 들 을 인식 할 것 이 다 .