또한 , 본 발명 은 , 반도체 소자 의 제조 방법 에 있 어서 , 반도체 기판 상 의 게이트 절 연막 에 순차 적 으로 적층 되 는 게이트 메탈 과 캡 핑 실리콘 층 으로 이루어지 는 게이트 전극 을 형성 시키 는 단계 와 , 게이트 전극 양측 의 반도체 기판 에 LDD 영역 을 형성 시키 는 단계 와 , 게이트 전극 의 양 측면 에 게이트 스 페이서 를 형성 시키 는 단계 와 , 게이트 전극 양측 의 반도체 기판 에 LDD 영역 과 연결 되 는 소오 스 / 드레 인 영역 을 형 성 시키 는 단계 와 , 캡 핑 실리콘 층 과 소오 스 / 드레 인 영역 을 실리사이드 화 시키 는 단계 를 포함 한다 .