시 뮬 레이트 된 트리거 전압 들 , " 즉 각 핑거 의 기판 전위 가 "" 턴 온 기판 전압 "" 에 이르 는 경우 의 드레 인 전압 ( 실리콘 기반 의 NMOSFET 기생 npn 바이 폴라 트랜지스터 에서 0 . 7 V 임 ) 의 비교 가 표 3 에서 보여진다 . 도 6 에서 의 4 x 30 어레이 를 이용 하 지만 각 핑거 의 외부 주입 전류 소스 를 갖 지 않 는 종래 의 NMOSFET ESD 보호 회로 의 핑거 들 의 선택 된 트리거 전압 들 이 표 의 하나 의 로우 ( row ) 에 열거 되 어 있 다 . 기판 전위 와 매치 하 기 위해 ", 도 6 의 4 x 30 어레이 를 이용 하 고 주입 전류 의 다양 한 레벨 의 외부 주입 전류 소스 들 을 갖 는 본 발명 에 따른 NMOSFET ESD 보호 회로 의 대응 되 는 핑거 들 에 대한 트리거 전압 들 이 표 의 다른 로우 에 열거 되 어 있 다 . 트리거 전압 들 의 두 개 의 세트 들 의 범위 들 을 비교 하 면 , 트리거 전압 분포 가 본 발명 에 따라서 더 일정 하 게 된다는 점 에서 본 발명 의 이점 이 보여진다 .