또한 , 제 1 부정 논리곱 회로 ( 42 - 1 ) 가 논리 값 L 을 출력 하 는 조건 은 펄스 신호 가 논리 값 H 를 나타내 며 또한 부정 논리곱 회로 ( 42 - 5 ) 가 논리 값 H 를 출력 하 는 쌍방 의 조건 을 만족 한 경우 이 다 . 이러 한 구성 에 의해 , 전압 제어 발 진부 ( 40 ) 는 제 1 부정 논리곱 회로 ( 42 - 1 ) 가 출력 하 는 펄스 의 위상 을 펄스 신호 의 펄스 로 제어 한다 .