전술 한 구성 에서 , 상기 FPGA 를 이용 한 반도체 테스트 헤드 장치 는 DUT 로부터 판독 된 신호 의 레벨 에 대한 기준 전압 을 제공 하 는 기준 전압 공급 부 를 더 포함 하 여 이루어지 되 , 상기 테스트 제 어부 는 상기 FPGA 칩 을 컴 패 레이터 로 동작 시키 고자 할 때 에 는 상기 기준 전압 이 상기 연결 회로 부 에 인가 되 도록 상기 기준 전압 공급 부 를 제어 하 면서 , 메모리 테스트 패턴 이 상기 FPGA 칩 에 입력 되 지 않 도록 상기 ALPG 칩 을 제어 하 는 것 이 바람직 하 다 . 또는 , 상기 테스트 제 어부 는 상기 FPGA 칩 을 컴 패 레이터 로 동작 시키 고자 할 때 에 는 상기 FPGA 칩 에서 DUT 로부터 판독 된 신호 의 레벨 에 대한 기준 전압 이 발생 되 도록 상기 제 1 트랜 시버 와 상기 제 2 트랜 시버 에 서로 다른 논리 값 이 입력 되 도록 상기 ALPG 칩 을 제어 할 수 도 있 다 . 여기 서 , 상기 연결 회로 부 는 상기 제 1 트랜 시버 및 상기 제 2 트랜 시버 와 각각 전기 적 으로 직렬연결 되 는 임피던스 정합 소자 가 구비 되 는 것 이 바람직 하 다 .