먼저 , 본 발명 의 기술 적 원리 를 간략 하 게 설명 하 면 , 실리콘 기판 과 매몰 절 연막 및 실리콘 층 으로 적층 된 SOI 기판 을 적용 하 는 반도체 소자 의 Z - RAM 에 관한 것 으로 , 상기 실리콘 층 의 두께 를 종래 대비 두껍 게 형성 하 며 , SOI 기판 의 드레 인 영역 내 에 소자 분리 막 용 절 연막 과 에피 실리콘 막 을 적층 으로 형성 하 는 것 을 특징 으로 하 며 , 이 를 통해 , 소자 의 구동 전류 및 속도 를 크 게 향상 시켜 소자 의 리프 레 쉬 특성 을 개선 시킬 수 있 는 효과 를 갖 도록 한다 .