또한 , 연결 회로 부 ( 210 ) 는 제 1 트랜 시버 ( 110 ) 및 제 2 트랜 시버 ( 120 ) 와 각각 , 전기 적 으로 직렬연결 되 는 제 1 임피던스 정합 소자 와 제 2 임피던스 정합 소자 를 포함 하 여 이루어지 는 바 , 이때 이 들 임피던스 정합 소자 의 임피던스 값 은 드라이버 회로 의 내부 임피던스 의 값 에 따라 조정 될 수 있 다 . 즉 , 도 7 에 도시 한 바 와 같이 각각 의 드라이버 회로 ( 111 , 121 ) 의 내부 임피던스 의 값 이 50 Ω 이 고 케이블 ( 700 ) 의 임피던스 값 도 50 Ω 이 라고 한다면 각 트랜 시버 에 50 Ω 에 각각 직렬연결 되 도록 구성 하 여 전체 적 으로 케이블 ( 700 ) 과 FPGA 칩 ( 100 ) 을 임피던스 정합 하 는 것 이 다 .