전술 한 방식 으로 , 각각 의 입력 부 는 칩 ( 2805 ) 의 대응 하 는 출력 부 와 쌍 을 이룬다 . 예 를 들 어 , 칩 ( 2805 ) 의 입력 부 A 는 칩 ( 2805 ) 을 통한 대응 하 는 회로 경로 를 통해 칩 ( 2805 ) 의 출력 부 G 에 링크 되 고 ; 입력 부 B 는 칩 ( 2805 ) 을 통한 대응 하 는 회로 경로 를 통해 출력 부 H 에 링크 되 고 ; 입력 부 C 는 칩 ( 2805 ) 을 통한 대응 하 는 회로 경로 를 통해 출력 부 I 에 링크 되 고 ; 입력 부 D 는 칩 ( 2805 ) 을 통한 대응 하 는 회로 경로 를 통해 출력 부 J 에 링크 되 고 ; 입력 부 E 는 칩 ( 2805 ) 을 통한 대응 하 는 회로 경로 를 통해 출력 부 K 에 링크 되 고 ; 입력 부 F 는 칩 ( 2805 ) 을 통한 대응 하 는 회로 경로 를 통해 출력 부 L 에 링크 된다 . 전술 한 방식 으로 , 각각 의 대응 하 는 회로 경로 는 데이터 에 액세스 하 기 위한 메모리 를 포함 할 뿐 만 아니 라 , 전술 한 바 와 같이 각각 의 칩 ( 2805 ) 을 통한 경로 를 제공 할 수 있 다 .