본 발명 은 칩 타입 인덕 터 에 관한 것 이 다 . 본 발명 은 내측 자성체 ( 22 ) 와 , 상기 내측 자성체 ( 22 ) 의 양단 과 일정 한 간격 을 가지 고 마주 보 게 구비 되 는 외측 자성체 ( 26 ) 와 , 상기 내측 자성체 ( 22 ) 와 외측 자성체 ( 26 ) 의 양단 에 구비 되 어 각각 내측 자성체 ( 22 ) 및 외측 자성체 ( 26 ) 와 연결 되 는 하부 및 상부 자성체 ( 20 , 20 ') 로 구성 되 는 자성체 ; 상기 내측 자성체 ( 22 ) 및 외측 자성체 ( 26 ) 와 협력 하 여 하나 의 평면 을 구성 하 도록 내측 자성체 ( 22 ) 와 외측 자성체 ( 26 ) 사이 를 채워 구비 되 는 비 자성체 ( 30 ) ; 상기 비 자성체 ( 30 ) 상 에 형성 되 고 , 상기 내측 자성체 ( 22 ) 의 가장자리 를 여러 차례 두르 도록 형성 되 어 양단 이 외부 와 각각 전기 적 으로 연결 되 는 도체 패턴 ( 32 ) ; 을 포함 하 여 구성 되 고 , 상기 도체 패턴 ( 32 ) 을 흐르 는 전류 에 의해 형성 되 는 자기장 의 자속 이 유동 되 는 자 로 인 하나 의 내측 자성체 ( 22 ) 의 횡단면 적 과 양단 의 외측 자성체 ( 26 ) 의 횡단면 적 의 합 은 동일 하 게 형성 된다 .