NAND 플래시 메모리 ( 10 ) 는 데이터 소 거의 최소 단위 로서 복수 의 블록 을 배열 함 으로써 형성 된다 . 도 3 a 는 NAND 플래시 메모리 ( 10 ) 에 포함 되 는 하나 의 블록 의 배열 을 나타내 는 회로도 이 다 . 각 블록 은 X 방향 에 따라 순서 대로 배열 되 는 ( m + 1 ) 개 의 NAND 스트링 을 포함 한다 ( m 은 0 이상 의 정수 ) . ( m + 1 ) 개 의 NAND 스트링 각각 에 포함 되 는 선택 트랜지스터 ( ST 1 ) 는 , 비트 선 들 ( BL 0 내지 BLm ) 중 대응 하 는 하나 에 연결 되 는 드레 인 , 및 공통 선택 게이트 선 ( SGD ) 에 연결 된 게이트 를 가진다 . ( m + 1 ) 개 의 NAND 스트링 각각 에 포함 되 는 선택 트랜지스터 ( ST 2 ) 는 소스 선 ( SL ) 에 연결 되 는 소스 및 공통 선택 게이트 선 ( SGS ) 에 연결 된 게이트 를 가진다 .