즉 , 상기 제 n - 1 스테이지 ( BSTn - 1 ) 는 제 1 더미 스테이지 ( BSTn + 1 ) 로부터 의 제 n + 2 스캔 펄스 ( Voutn + 2 ) 와 제 2 더미 스테이지 ( BSTn + 2 ) 로부터 의 제 n + 2 스캔 펄스 ( Voutn + 2 ) 에 응답 하 여 디스 에이블 되 고 , 상기 제 n 스테이지 ( BSTn ) 는 제 2 더미 스테이지 ( BSTn + 2 ) 로부터 의 제 n + 3 스캔 펄스 ( Voutn + 3 ) 와 제 3 더미 스테이지 ( BSTn + 3 ) 로부터 의 제 n + 3 스캔 펄스 ( Voutn + 3 ) 에 응답 하 여 디스 에 이 블 된다 .