상기 절연 영역 ( 180 ) 이 인접 한 메모리 셀 스트링 의 선택 트랜지스터 들 ( SST 1 , SST 2 ) 사이 에 배치 됨 으로써 , 선택 트랜지스터 들 ( SST 1 , SST 2 ) 사이 의 커패시턴스 가 감소 할 수 있 다 . 또한 , 인접 한 메모리 셀 스트링 의 선택 트랜지스터 들 ( SST 1 , SST 2 ) 사이 의 절연 파괴 전압 을 높일 수 있 다 .