연산 증폭기 ( 55 ) 의 제 1 입력단 ( +) 은 기준 전압 ( Vref ) 의 공급원 과 연결 되 고 , 제 2 입력단 ( -) 은 가변저항 ( 57 ) 과 연결 된다 . 연산 증폭기 ( 55 ) 의 출력 단 은 제 2 트랜지스터 ( 53 ) 의 게이트 에 연결 된다 . 제 1 입력단 ( +) 에 기준 전압 ( Vref ) 이 인가 되 면 , 제 1 입력단 ( +) 과 제 2 입력단 ( -) 과 출력 단 간 의 전압 차 에 의한 출력 단의 전압 에 따라 제 2 트랜지스터 ( 53 ) 가 턴 온 또는 턴 오프 될 수 있 다 .