본 발명 은 PMOSFET 의 동작 속도 를 향상 시키 기 위해 큰 압축성 변형 을 형성 하 기 위한 반도체 소자 의 제조 방법 을 제공 하 기 위한 것 으로 , 본 발명 은 기판 상 에 게이트 패턴 을 형성 하 는 단계 , 상기 게이트 패턴 을 포함 하 는 기판 상 에 분리 보호막 을 형성 하 는 단계 , 상기 게이트 패턴 측벽 의 상기 분리 보호막 상 에 더 미스 페이서 를 형성 하 는 단계 , 상기 더 미스 페이서 를 이용 하 여 상기 기판 을 제 1 리세 스 하 는 단계 , 상기 더 미스 페이서 를 제거 하 는 단계 , 상기 분리 보호막 을 이용 하 여 상기 기판 을 제 2 리세 스 하 는 단계 , 상기 제 1 및 제 2 리세 스 에 실리콘 게르마늄 을 성장 시키 는 단계 를 포함 하 여 소스 / 드레 인 영역 및 LDD 영역 에 실리콘 게르마늄 을 형성 하 여 큰 압축성 변형 을 채널 영역 에 형성 함 으로써 소자 의 동작 속도 를 향상 시킬 수 있 는 효과 가 있 다 .