본 발명 의 또 다른 양상 은 반도체 소자 제조 방법 을 제공 하 며 , 상기 방법 은 실리콘 을 포함 하 는 제 1 기판 을 제공 하 는 단계 및 실리콘 게르마늄 ( SixGe 1 - x 로 약칭 됨 ) 층 을 상기 제 1 기판 상 에 증착 시키 는 단계 를 포함 한다 . SixGe 1 - x 층 은 제 1 기판 보다 더 큰 농도 의 게르마늄 을 가지 며 이 에 따라 SixGe 1 - x 층 은 면내 압축 응력 의 상태 에 있 다 . 절연 층 을 갖 는 제 2 기판 이 한 쪽 표면 상 에 제공 되 며 상기 제 2 기판 은 상기 절연 층 이 SixGe 1 x 층 에 결합 하 도록 부착 된다 . 제 1 기판 의 일부 가 제거 되 어 SixGe 1 - x 층 상부 에 표면 실리콘 층 을 잔류 시킨다 . 본 발명 은 마스크 층 에 의해 정의 된 패턴 으로 , 표면 실리콘 층 , 응력 받 은 SixGe 1 - x 층 , 절연 층 을 관통 하 여 제 2 기판 내 로 트렌치 를 에칭 하 는 단계 , 이 에 따라 에칭 에서 형성 된 하나 이상 의 트렌치 의 벽 들 사이 에서 표면 실리콘 층 의 너비 의 적어도 일부분 에 걸쳐 표면 실리콘 층 을 변형 시키 는 단계 를 포함 한다 . 집 적 회로 소자 가 표면 실리콘 층 의 활성 영역 을 가지 면서 형성 된다 .