또한 , 층 간 절 연막 ( 60 ) 및 게이트 절 연막 ( 56 ) 의 , 반도체 층 ( 54 ) 의 소스 영역 , 드레 인 영역 에 대해 , 포토 리소그래피 및 드라이 에칭 또는 웨트 에칭 에 의해 컨 택트 홀 을 형성 한다 ( S 30 ) . 이 때 에 , 단자 부 ( 20 ) 의 하부 배선 ( 122 ) 의 상방 의 층 간 절 연막 ( 60 ) 에 대해서 도 , 화소 부 ( 14 ) 에서 의 보다 도 좀 넓 은 영역 에서 제거 가 행해진다 . 제거 영역 이 넓 은 것 은 , COG 기술 혹은 OLB 기술 에 의해 접속 되 는 단자 의 크기 에 따라서 , 단자 부 의 접속 저항 을 보다 저 저항 화 로 하 는 것 이 다 . 따라서 , S 22 의 공정 에서 , 하부 배선 ( 122 ) 도 화소 부 ( 14 ) 의 게이트 전극 ( 22 ) 의 폭 치수 등 과 비교 하 면 좀 넓 은 크기 로 패 터닝 되 어 있 다 .