다음 에 , 도 35 및 도 36 에 도시 한 바 와 같이 , 주변 영역 ( Ph ) 에서 , 선택 게이트 트랜지스터 절연 층 ( 44 ) , 층간 절연 층 ( 43 ) 및 메모리 보호 / 절연 층 ( 34 ) 을 관통 하 도록 제 1 플러그 홀 ( 85 a ) 을 형성 한다 . 제 1 플러그 홀 ( 85 a ) 은 베이스 영역 ( 71 ) , 게이트 도전 층 ( 82 ) , 백 게이트 도전 층 ( 22 ) , 제 1 내지 제 8 워드 선 도전 층 ( 32 a 내지 32 h ) , 드레 인 측 도전 층 ( 41 ) , 소스 측 도전 층 ( 42 ) 에 도달 하 도록 형성 된다 . 도 36 에서 는 , 소스 측 도전 층 ( 42 ) 에 도달 하 는 제 1 플러그 홀 ( 85 a ) 의 도시 , 제 1 워드 선 도전 층 ( 32 a ) 및 제 3 내지 제 8 워드 선 도전 층 ( 32 c 내지 32 h ) 에 도달 하 는 제 1 플러그 홀 ( 85 a ) 의 도시 를 생략 하 고 있 는 점 에 주목 하 자 .