통상 적 으로 , 현 디지털 대 아날로그 컨버터 ( DAC ) 는 도 10 a 의 회로 ( 1010 ) 에 따라서 , 공급 전압 에 접속 된 교류 전류 경로 를 갖 는다 . 그러나 , DAC 값 이 변경 되 면 , 노드 ( 1 ) 과 노드 ( 2 ) 사이 의 큰 전압 변화 로 인해 각 비트 라인 의 기생 커패시턴스 가 안정 화 되 는데 더 오래 걸린다 . 이 를 개선 시키 기 위해 , 두 전류 경로 는 도 10 b 의 회로 ( 1020 ) 에 의해 도시 된 바 와 같이 , 적절 한 전압 ( Vbias ) 으로 바이어스 된 한 쌍 의 캐스 코드 된 ( cascoded ) 디바이스 를 통해 연결 된다 . 이렇게 하 면 , DAC 값 이 변경 되 는 시점 과 DAC 의 출력 이 새로운 값 으로 안정 화 되 는 시점 사이 의 시간 이 단축 된다 . 도 11 은 시뮬레이션 된 결과 를 도시 한다 . Vcasc = 0 . 45 는 , 교류 전류 경로 가 출력 과 유사 한 전압 레벨 에서 전압 소스 에 연결 될 때 발생 한다 .