2 - 웨이 도허티 증폭기 의 효율 은 3 - 웨이 도허티 증폭기 를 형성 하 기 위해 추가 적 인 피크 스테이지 를 확장 함 으로써 증대 될 수 있 다 . 종래 의 3 - 웨이 도허티 증폭기 의 한 가지 문제점 은 , 메인 스테이지 의 부하 라인 변조 가 소정 의 전력 레벨 에서 정지하 여 , 메인 스테이지 의 심한 포화 및 선형 성 의 심각 한 저하 를 야기 하 는 것 이 다 . 이것 을 피하 기 위한 하나 의 방법 은 , 3 - 웨이 도허티 증폭기 의 입력 네트워크 에서 복잡 한 구동 프로 파일 을 이용 하 기 때문 에 , 입력 스플리터 의 복잡 성 이 증대 한다 . 다른 문제점 은 , 3 개 의 스테이지 를 구현 하 는데 동일 한 3 개 의 트랜지스터 디바이스 가 사용 되 면 , 대칭 적 인 2 - 웨이 도허티 증폭기 와 비교 해서 미미 한 개선 이 얻 어 진다는 것 이 다 . 그 후 , 설계자 로 하여금 상이 한 트랜지스터 전력 크기 를 선택 하 도록 하 여 , 3 - 웨이 도허티 증폭기 의 개별 적 인 구성 에 대한 복잡 한 선택 절차 를 초래 한다 . 이하 에 본 발명 은 2 가지 의 문제점 을 다룬다 .