제 1 회 로 기판 ( 310 ) 은 제 2 몸체 ( 331 ) 보다 넓 은 면적 을 갖 는 제 1 몸체 ( 311 ) 및 상기 제 1 몸체 ( 311 ) 의 외곽 영역 을 따라 배치 되 는 제 1 랜딩 패드 들 ( 316 ) 을 구비 할 수 있 다 . 한편 , 상기 반도체 모듈 ( 300 ) 의 집적화 를 높이 기 위해 , 상기 제 2 회 로 기판 ( 330 ) 상 에 상기 제 1 회 로 기판 ( 310 ) 과 전기 적 으로 접속 되 는 제 1 반도체 패키지 ( 350 ) 가 배치 될 수 있 다 . 구체 적 으로 , 상기 제 1 반도체 패키지 ( 350 ) 는 상기 제 1 랜딩 패드 들 ( 316 ) 과 제 1 도전 범프 들 ( 354 ) 을 통하 여 전기 적 으로 연결 될 수 있 다 . 상기 제 1 반도체 패키지 ( 350 ) 는 단일 반도체 칩 으로 구성 되 는 단층 패키지 이 거나 다수 의 적층 된 반도체 칩 들 ( 352 , 353 ) 로 구성 되 는 멀티 칩 패키지 ( multi chip package ; MCP ) 일 수 있 다 .