메모리 디바이스 ( 100 ) 는 퀼트 아키텍처 를 사용 하 여 배열 될 수 있 다 . 퀼트 아키텍처 에서 , 유사 한 컴포넌트 의 구성 을 갖 는 타일 은 어레이 로 배열 된다 . 이러 한 방식 으로 구축 된 메모리 디바이스 는 타일 을 추가 하 거나 축소 하 여 확장 또는 축소 될 수 있 다 . 타일 은 메모리 디바이스 ( 100 ) 를 위한 빌딩 블록 일 수 있 다 . 메모리 디바이스 ( 미 도시 ) 를 위한 지원 회로 부 는 도 5 및 도 10 에 예시 된 타일 내 의 메모리 셀 들 의 어레이 아래 에 위치 될 수 있 다 . 본 출원 에서 사용 되 는 퀼트 아키텍처 는 복수 의 메모리 타일 을 포함 하 는 메모리 어레이 를 지칭 할 수 있 다 . 예 를 들 어 , 퀼트 아키텍처 를 갖 는 메모리 는 메모리 타일 들 의 반복 패턴 을 포함 할 수 있 다 .