상기 와 같이 , 반도체 기판 ( 200 ) 상부 에 제 1 도 전막 ( 202 ) 을 형성 하 여 제 1 도 전막 ( 202 ) 을 액티브 로 사용 하 고 , 노출 된 제 1 도 전막 ( 202 ) 표면 을 감싸 도록 제 2 절 연막 ( 210 ) 을 형성 하 여 제 2 절 연막 ( 210 ) 을 게이트 절 연막 으로 사용 함 으로써 채널 폭 ( W ) 을 효과 적 으로 증가 시킬 수 있 다 . 채널 폭 ( W ) 을 증가 시켜 더 많 은 드레 인 전류 를 확보 함 으로써 트랜지스터 의 구동 능력 을 향상 시킬 수 있 다 .