메모리 판독 안정 성 을 개선 하 기 위한 이 들 3 개 의 시도 들 은 제조 변화 들 에 민감 하 고 그 자체 로 실행 하 기 어렵 고 실행 하 기 에 값비싸 다 . 상기 비용 은 다중 공급 전압 들 또는 NMOS 장치 가 프리 차지 회로 에서 실행 될 때 추가 로 증가 된다 . 따라서 , 부가 적 인 비용 을 부과 하 지 않 고 제조 변화 들 에 대한 민 감도 를 감소 시키 는 메모리 설계 들 측면 에서 개선 된 판독 안정 성 에 대한 요구 가 있 다 .