한편 , 주변 회로 영역 ( PERI ) 의 반도체 기판 ( 100 ) 상 에 는 주변 게이트 전극 ( PG ) 이 형성 될 수 있 다 . 주변 게이트 전극 ( PG ) 은 게이트 절 연막 , 게이트 도전 패턴 및 캐 핑 막 이 차례 로 적층 될 수 있 다 . 게이트 전극 양측 에 는 측벽 스 페이서 들 이 형성 될 수 있 다 . 또한 , 주변 게이트 전극 ( PG ) 양측 의 활성 영역 에 는 소오 스 및 드레 인 영역 들 ( 101 ) 이 형성 될 수 있 다 .