도 1 a 를 참조 하 면 , 소자 분리 막 , 트랜지스터 또는 플래시 메모리 셀 과 같 은 반도체 소자 ( 미 도시 ) 가 형성 된 반도체 기판 ( 100 ) 상부 에 식각 정지 막 ( 102 ) 및 층간 절 연막 ( 104 ) 을 형성 한 후 화학 적 기계 적 연마 ( Chemical Mechanical Polishing ; CMP ) 공정 을 실시 하 여 층간 절 연막 ( 104 ) 을 평탄 화 시킨다 . 이때 , 식각 정지 막 ( 102 ) 은 질화 막 으로 형성 하 고 , 층간 절 연막 ( 104 ) 은 산화 막 또는 고밀 도 플 라즈 마 ( High Density Plasma ; HDP ) 산화 막 으로 형성 한다 . 층간 절 연막 ( 104 ) 상부 에 포토레지스트 패턴 ( 106 ) 을 형성 한 후 포토레지스트 패턴 ( 106 ) 을 식각 마스크 로 층간 절연 막 ( 104 ) 및 식각 정지 막 ( 102 ) 을 식각 하 여 콘 택 홀 ( 108 ) 을 형성 한다 . 이때 , 식각 공정 시 콘 택 홀 ( 108 ) 상부 측면 에 남 아 있 는 폴리머 ( polymer ) 로 인하 여 이온 결함 이 발생 하 고 , 이 로 인하 여 폴리머 하부 영역 의 층간 절 연막 ( 104 ) 을 과도 식각 하 게 되 어 콘 택 홀 ( 108 ) 내 에 보 우잉 ( bowing ) 이 발생 하 게 된다 . 보 우잉 이 발생 된 콘 택 홀 ( 108 ) 내부 의 상부 측벽 은 네거티브 프로파일 ( negative profile ) 을 갖 는다 .