뿐 만 아니 라 , 주변 회로 부 의 PMOS 트랜지스터 영역 ( P ) 과 주변 회로 부 의 NMOS 트랜지스터 영역 ( N ) 에서 의 게이트 스 페이서 ( 24 a , 24 b ) 의 식각 공정 이 각각 따로 진행 되 므로 , 게이트 스 페이서 ( 24 a ) 와 게이트 스 페이서 ( 24 b ) 의 식각 정도 에 차이 가 발생 하 여 , PMOS 소자 와 NMOS 소자 간 문턱 전압 특성 차이 가 발생 한다 .