DDR 에 스 디 렘 은 딜레이 잠금 루프 ( DLL ( Delay Locked Loop ) ) ( 이하 , DLL 회로 라 칭함 ) 를 포함 하 고 , DLL 회로 를 통해 유효 출력 딜레이 ( tSAC ) 를 1 클록 주기 로 만든 다 . 일반 적 인 DLL 회로 는 전력 소비 가 높 다 . 휴대폰 이나 PDA 와 같 은 모바일 용 장치 ( Mobile device ) 는 저 전력 을 지향 한다 . 따라서 , 모바일 용 장치 에 사용 되 는 DDR 에 스 디 렘 은 DLL 회로 를 포함 하 지 않 는다 . DDL 회로 를 포함 하 지 않 는 DDR 에 스 디 렘 은 유효 출력 딜레이 ( tSAC ) 를 1 클록 주기 에 맞추 지 못하 므로 , 유효 출력 딜레이 ( tSAC ) 는 PVT 및 고 주파수 와 같 은 요인 에 의해 1 클록 주기 보다 길 어 질 수 있 다 .