예시 적 인 실시 예 들 에 따른 반도체 장치 는 , 활성 영역 ; 상기 활성 영역 상 에 제 1 방향 에서 서로 이격 되 고 , 상기 활성 영역 상 의 채널 구조물 , 상기 채널 구조물 을 둘러싸 는 게이트 구조물 , 상기 활성 영역 상 에서 상기 채널 구조물 과 접촉 되 는 소스 / 드레 인 영역 들 , 상기 채널 구조물 사이 에서 상기 게이트 구조물 과 나란 하 게 배치 되 는 내부 스 페이서 층 들 을 각각 포함 하 는 복수 의 트랜지스터 들 ; 및 상기 게이트 구조물 및 상기 채널 구조물 을 관통 하 여 상기 활성 영역 의 하단 아래 로 연장 되 고 , 상기 게이트 구조물 , 상기 채널 구조물 , 및 상기 내부 스 페이서 층 들 중 적어도 하나 와 접촉 되 고 , 상기 복수 의 트랜지스터 들 을 서로 분리 시키 는 분리 구조물 을 포함 하 되 , 상기 게이트 구조물 은 게이트 전극 및 상기 게이트 전극 상 의 게이트 캡 핑 층 을 포함 하 고 , 상기 분리 구조물 의 상면 은 상기 게이트 전극 의 상면 보다 높 게 위치 할 수 있 다 .