본 개시 에 따라 IC 를 형성 하 는 방법 은 , 반도체 기판 의 상부 표면 에 아이 솔 레 이 션 구조물 을 형성 하 는 것 을 포함 한다 . 아이 솔 레 이 션 구조물 은 반도체 기판 의 메모리 영역 을 반도체 기판 의 로직 영역 으로부터 분리 한다 . 후속 단계 는 , 반도체 기판 의 메모리 영역 에서 반도체 기판 위 에 게이트 산화물 을 형성 하 고 , 게이트 산화물 위 에 전도성 플로팅 게이트 층 을 형성 하 는 것 을 포함 할 수 있 다 . 제 어 게이트 유전체 층 이 플로팅 게이트 층 위 에 형성 되 고 , 제 어 게이트 전극 층 이 제어 게이트 유전체 층 위 에 형성 된다 . 제 어 게이트 유전체 층 과 제어 게이트 전극 층 은 둘 다 아이 솔 레 이 션 구조물 및 로직 영역 위 로 연장 한다 . 제 어 게이트 유전체 층 은 다층 구조 일 수 있 다 . 일부 실시 예 에서 , 제 어 게이트 유전체 층 은 산화물 , 질화물 , 산화물 ( ONO ) 다층 구조 이 다 . 일부 실시 예 에서 , 제 어 게이트 전극 층 은 폴리 실리콘 이 다 . 하드 마스크 층 이 제어 게이트 전극 층 위 에 형성 되 고 , 캐 핑 층 이 하드 마스크 층 위 에 형성 된다 . 하드 마스크 층 과 캐 핑 층 도 또 한 둘 다 , 아이 솔 레 이 션 영역 및 로직 영역 위 로 연장 한다 .