도 2 를 참조 하 면 , 본 발명 에 따른 반도체 메모리 장치 ( 200 ) 는 전류 구동 회로 ( 220 ) , 자성 유도 레이어 ( 210 ) 및 저항 변환 소자 ( 230 ) 를 구비 한다 . 전류 구동 회로 ( 220 ) 는 복수 개 의 입력 값 ( A , B , C ) 을 수신 하 고 , 입력 값 ( A , B , C ) 이 가지 는 논리 상태 의 논리 조합 에 따라 , 자성 유도 전류 의 방향 ( + I , - I ) 을 변화 시켜서 출력 한다 . 자성 유도 레이어 ( 210 ) 는 자성 유도 전류 의 방향 ( + I , - I ) 에 따라 서로 다른 방향 을 가지 는 자성 을 유도 한다 . 저항 변환 소자 ( 230 ) 는 자성 유도 레이어 ( 210 ) 가 유도 하 는 자성 의 방향 에 따라 서로 다른 저항 값 을 가진다 .