도 6 은 다른 예시 적 인 실시 형태 ( 600 ) 를 도시 한다 . 층 ( cap 2 x ) 내 MRAM 셀 의 위치 를 낮춤 으로써 이 실시 형태 에서 는 중첩 문제 가 방지 된다 . 이 는 , 하부 전극 ( BE ) 을 금속 배선 ( Mx - 1 ) 에 연결 하 기 위한 비아 ( Vx ) 의 사용 의 배제 하 고 , 금속 ( Mx - 1 ) 의 상부 에 바로 BE 를 형성 함 으로써 달성 된다 . 캡 층 들 ( Cap 1 x 및 Cap 2 x ) 의 위치 들 이 변경 된다 . 도시 된 바 와 같이 , 이제 , Cap 1 x 가 Mx - 1 둘레 에 형성 되 고 , 하부 전극 ( BE ) 이 Cap 2 x 내 에 임 베 딩 된다 . 따라서 , 종래 의 설계 들 과 비교 하 여 , MRAM 셀 의 위치 가 대략 적 으로 2 개 의 캡 층 들 ( Cap 1 x 및 Cap 2 x ) 의 두께 만큼 낮 아 진다 . 금속 배선 ( Mx ) 이 비트 라인 으로서 사용 될 수 있 고 상부 전극 ( TE ) 의 상부 에 형성 될 수 있 다 . 도시 된 바 와 같이 , ( 수직 방향 으로 ) Mx 의 최소 씨 닝 또는 리세 싱 ( recessing ) 이 있 을 수 있 다 . 그러나 , 일반 적 으로 이 씨 닝 은 디바이스 의 성능 에 중요 한 영향 을 갖 지 않 을 것 이 다 . 또한 , 금속 배선 ( Mx ) 은 상부 전극 ( TE ) 에 의해 , 측벽 들 및 터널 링 배리 어 층 으로부터 철저히 ( well ) 아이 솔 레이트 된다 . 따라서 , 단락 이 발생 할 위험 이 방지 된다 .