제 1 스테이지 ( ST 1 ) 는 게이트 스타트 펄스 ( GSP ) 와 4 개 의 클럭 신호 ( C 1 내지 C 4 ) 중 제 1 클럭 신호 ( C 1 ) 를 이용 하 여 제 1 출력 신호 ( Vout 1 ) 를 출력 한다 . 그리고 , 제 2 내지 제 n 스테이지 ( ST 2 내지 STn ) 는 전단 의 스테이지 로부터 의 출력 신호 와 4 개 의 클럭 신호 ( C 1 내지 C 4 ) 중 1 개 의 클럭 신호 를 이용 하 여 제 2 내지 제 n 출력 신호 ( Vout 2 내지 Voutn ) 를 출력 한다 . 그리고 , 제 1 내지 제 n - 1 스테이지 ( ST 1 내지 STn - 1 ) 에 는 리셋 신호 로서 다음 단 스테이지 의 출력 신호 가 입력 되 고 , 제 n 스테이지 ( STn ) 에 는 제 n + 1 스테이지 ( STn + 1 ) 인 더미 스테이지 의 출력 신호 가 리셋 신호 로서 입력 된다 .