도 9 는 본 발명 에 따른 출력 회로 의 실시 형태 의 구성 의 일례 를 도시 하 는 도면 이 다 . 도 9 에 도시 하 는 회로 구성 은 , 도 3 에 도시 하 는 구성 에 대응 한다 . 도 9 에 도시 하 는 출력 회로 ( 20 ) 는 , 버퍼 ( 21 ～ 26 ) , NMOS 트랜지스터 ( 27 ) , PMOS 트랜지스터 ( 28 ) , PMOS 트랜지스터 ( 29 ) , NMOS 트랜지스터 ( 30 ) , NMOS 트랜지스터 ( 31 ) , PMOS 트랜지스터 ( 32 ) , NMOS 트랜지스터 ( 33 ) , PMOS 트랜지스터 ( 34 ) , 가변 용량 소자 ( 35 ) 및 가변 용량 소자 ( 36 ) 를 포함 한다 .