제 1 래치 ( 630 ) 는 구조 적 으로 대칭 이 지만 , MN 1 엔 모스 트랜지스터 너비 ( 1 . 8 um ) 를 MN 2 엔 모스 트랜지스터 너비 ( 0 . 9 um ) 보다 2 배 로 크 게 하 고 , MP 6 피 모스 트랜지스터 의 크기 를 MP 7 피 모스 트랜지스터 의 크기 보다 2 배 ( X 2 ) 로 크 게 하 여 비대칭 이 된다 . 파워 - 온 시 에 트랜지스터 들 의 전류 구동 능력 의 차이 로 인하 여 , MN 1 엔 모스 트랜지스터 에 의해 반전 출력 단자 ( OUTB ) 신호 가 로직 로우 가 되 고 , MP 6 피 모스 트랜지스터 에 의해 입력 단자 ( IN ) 신호 는 로직 하이 가 되 어 반전 출력 단자 ( OUTB ) 신호 는 더욱 로직 로우 로 셋 팅 된다 . 로직 로우 의 반전 출력 단자 ( OUTB ) 에 응답 하 는 MP 5 , MP 2 피 모스 트랜지스터 들 에 의해 , 출력 단자 ( OUT ) 신호 는 로직 하이 로 셋 팅 된다 . 이 에 따라 , 제 1 래치 ( 630 ) 의 출력 단자 ( OUT ) 는 디폴트 로 로직 하이 로 셋 팅 된다 .