반도체 소자 제조 공정 중 결함 이 발생 할 경우 소자 의 수율 을 향상 시킬 목적 으로 소자 설계 시 결함 있 는 소자 또는 회로 를 대체 하 기 위하 여 여분 ( redundancy ) 의 셀 을 부가 하 며 , 이러 한 여분 의 셀 을 집 적 회로 에 접속 시키 기 위해 퓨즈 라인 을 함께 설계 하 고 있 는데 , 상기 리페 어 공정 은 검사 공정 을 통해 불량 으로 판명 된 셀 을 상기 퓨즈 라인 을 사용 하 여 칩 내 에 내장 된 여분 의 셀 과 연결 시켜 재생 시키 는 공정 이 다 . 즉 , 특정 퓨즈 라인 들 만 을 절단 ( cutting ) 함 으로써 리 페어 할 셀 들 의 위치 정보 를 생성 하 는 것 이 다 .