본 발명 은 반도체 소자 의 제조 방법 에 관한 것 으로 , 특히 SOI ( Silicon - on - Insulator ) 형태 의 기판 을 제조 하 여 공핍 형 채널 영역 을 형성 함 으로써 소스 / 드레 인 접합 영역 을 깊 게 형성 하 여도 단 채널 효과 및 인접 게이트 영향 을 최소 화 시킬 수 있 는 반도체 소자 의 제조 방법 에 관한 기술 이 다 .