따라서 제 2 활성 브랜치 는 , 직렬 연결 된 , 제 3 PMOS 트랜지스터 ( P 3 ) 와 , 제 2 NMOS 트랜지스터 ( N 2 ) , 및 제 3 NMOS 트랜지스터 ( N 3 ) 를 포함 한다 . 제 3 PMOS 트랜지스터 ( P 3 ) 의 소스 는 포지티브 단자 ( VDD ) 에 연결 되 고 , 이 의 드레 인 은 제 2 NMOS 트랜지스터 ( N 2 ) 의 드레 인 에 연결 된다 . 이러 한 제 2 NMOS 트랜지스터 ( N 2 ) 의 소스 는 제 3 NMOS 트랜지스터 ( N 3 ) 의 드레 인 에 연결 되 며 , 이 의 소스 는 네거티브 단자 ( VSS ) 에 연결 된다 . 제 3 PMOS 및 NMOS 트 팬지 스터 ( P 3 , N 3 ) 의 게이트 는 입력 클록 신호 ( CK ) 를 수신 하 도록 연결 된다 . 그러나 제 2 NMOS 트랜지스터 ( N 2 ) 의 게이트 는 제 1 NMOS 트랜지스터 ( N 1 ) 및 제 2 PMOS 트랜지스터 ( P 2 ) 의 드레 인 에 연결 된다 .