일부 실시 예 에서 , S / D 특징 부 ( 114 ) 는 향상 된 캐리어 모빌리티 및 디바이스 성능 을 갖 는 변형 효과 를 위해 선택 적 에피 텍 셜 성장 에 의해 형성 된 상승 된 S / D 특징 부를 포함 할 수 있 다 . 상승 된 S / D 특징 부 ( 114 ) 는 하나 이상 의 에피 텍 셜 ( 에피 ) 프로세스 에 의해 형성 되 며 , 그 에 의해 Si 특징 부 , SiGe 특징 부 , SiC 특징 부 , 및 / 또는 다른 적합 한 특징 부 가 핀 활성 영역 ( 104 ) 상 에 결정질 상태 로 성장 된다 . 대안 으로서 , 에피 텍 셜 성장 전 에 S / D 영역 을 리세 싱하 도록 에칭 프로세스 가 적용 된다 . 적합 한 에피 텍 셜 프로세스 는 CVD 퇴적 기술 ( 예컨대 , 기상 에피 텍 시 ( VPE ; vapor - phase epitaxy ) 및 / 또는 초고진공 CVD ( HV - CVD ; ultra - high vacuum CVD ) ) , 분자 빔 에피 텍 시 , 및 / 또는 다른 적합 한 프로세스 를 포함 한다 . 에피 텍 셜 프로세스 는 핀 구조물 ( 104 ) 의 조성 과 상호 작용 하 는 기상 및 / 또는 액상 전구체 를 사용 할 수 있 다 . 일부 실시 예 에서 , 인접 한 소스 / 드레 인 들 은 , 증가 된 접촉 영역 을 제공 하 고 접촉 저항 을 감소 시키 기 위해 , 함께 합쳐 지 도록 성장 될 수 있 다 . 이 는 에피 텍 셜 성장 프로세스 를 제어 함 으로써 달성 될 수 있 다 . 게이트 스택 ( 게이트 유전체 층 ( 108 ) 및 게이트 전극 ( 110 ) 을 포함 함 ) , S / D 특징 부 ( 114 ) 및 게이트 스택 아래 의 활성 영역 ( 104 ) 의 채널 영역 은 FET 디바이스 ( 116 ) 를 형성 한다 .