도 1 a 및 1 b 를 참조 하 면 , 다중 - 게이트 전계 효과 트랜지스터 ( FET ) ( 12 ) , 여기 서 는 HEMT 가 형성 된 반도체 구 조체 ( 10 ) 가 도시 된다 . FET ( 12 ) 는 도 1 a 에 도시 되 는 바 와 같이 , 여기 서 는 , 예 를 들 어 금 이 없 는 , 게이트 패드 ( 16 ) 에 상호 접속 되 는 4 개 의 금 이 없 는 , 핑거 형 복수 의 게이트 전극 접촉 구조 체 ( 141 - 144 ) ; 여기 서 는 , 예 를 들 어 금 이 없 는 드레 인 패드 ( 20 ) 에 상호 접속 되 는 2 개 의 금 이 없 는 핑거 형 복수 의 드레 인 전극 구 조체 ( 181 - 182 ) ; 및 여기 서 는 , 예 를 들 어 금 이 없 는 전도성 상호 접속 구조 체 ( 24 ) 로 상호 접속 되 는 복수 의 3 개 의 금 이 없 는 소스 전극 구 조체 ( 221 - 223 ) ; 를 포함 한다 . 이러 한 게이트 전극 구 조체 ( 141 - 144 ) , 소스 전극 구 조체 ( 221 - 223 ) 및 드레 인 전극 구 조체 ( 181 - 182 ) 의 개수 는 도시 된 것 보다 많 을 ( 또는 적 을 ) 수 도 있 음 을 이해 해야 한다 . 임의 의 경우 에 , 게이트 전극 구 조체 ( 141 - 144 ) 의 각각 은 드레 인 전극 구조 ( 181 - 182 ) 에 대응 하 는 하나 와 소스 전극 구 조체 ( 221 - 223 ) 에 대응 하 는 하나 사이 에 배치 되 어 , 소스 전극 구 조체 ( 221 - 223 ) 에 대응 하 는 하나 와 드레 인 전극 구 조체 ( 181 - 182 ) 에 대응 하 는 하나 사이 에 반도체 구 조체 ( 10 ) 의 캐리어 흐름 을 제어 한다 . 또한 , 2 개 의 패드 ( 261 , 262 ) 가 제공 되 어 , 도시 되 는 바 와 같이 전도성 상호 접속 구조 체 ( 24 ) 의 말단 에 연결 된다 . 이러 한 패드 ( 261 , 262 ) 는 반도체 구 조체 ( 10 ) 를 통과 하 는 각각 의 전도성 비아 ( 301 , 302 ) 에 의해 반도체 구 조체 ( 10 ) 의 하부 상 에 형성 된 전도 층 ( 28 ) 에 연결 된다 . 도 2 a - 2 t 와 관련 하 여 더욱 상세 하 게 설명 되 는 바 와 같이 , 구 조체 ( 10 ) 의 전측 또는 상부 측 은 다중 - 게이트 PET ( 12 ) 을 형성 하 기 위해 실리콘 주조 에서 가공 된다 .