디바이스 의 설계 는 트랜지스터 의 활성 영역 들 , 보통 유전체 ( 일반 적 으로 실리콘 산화물 또는 그냥 산화물 ) 및 트랜지스터 의 활성 이차원 영역 을 분리 하 는 박형 실리콘 질화물 ( SiN ) 층 의 확실 한 보호 를 제공 하 지만 , " 이러 한 SiN 층 은 "" over - etch "" ( OE ) 으로 불리 는 동일 한 프로세스 단계 상 에 산화물 에 대해 비 선택 적 으로 제거 될 수 도 있 다 . SiN 층 이 너무 얇 으면 ( 5 nm 미만 ) ", 선행 기술 에서 , 이것 은 확실 하 게 제거 되 고 , 강력 한 OE 플 라즈 마 에 대해 원 하 지 않 은 노출 을 초래 하 고 , 따라서 디바이스 성능 에서 가장 중요 한 에피 택 셜 성장 의 영역 들 내 에피 ( epi ) 물질 의 물리 적 인 손실 로 표현 되 는 에피 ( epi ) 손상 을 초래 한다 .