도 1 a 내지 도 1 c 및 도 2 a 내지 도 2 c 는 본 발명 의 일 실시 예 에 따른 반도체 장치 의 구조 를 나타낸 도면 이 다 . 도 1 a 내지 도 1 c 는 레이아웃 이 고 , 도 2 a 는 도 1 a 내지 도 1 c 의 A - A ' 단면도 이 고 , 도 2 b 는 도 1 a 내지 도 1 c 의 B - B ' 단면도 이 고 , 도 2 c 는 도 1 a 내지 도 1 c 의 C - C ' 단면도 이 다 .