비트 라인 들 ( BL ) 과 공통 소스 라인 ( CSL ) 사이 에 드레 인 선택 라인 들 ( DSL ) , 복수 의 워드 라인 들 ( WL ) 및 소스 선택 라인 ( SSL ) 이 제 3 방향 ( TD ) 을 따라서 배치 될 수 있 다 . 드레 인 선택 라인 들 ( DSL ) 은 각각 대응 하 는 드레 인 선택 트랜지스터 들 ( DST ) 의 게이트 들 에 연결 될 수 있 다 . 워드 라인 들 ( WL ) 은 각각 대응 하 는 메모리 셀 들 ( MC ) 의 게이트 들 에 연결 될 수 있 다 . 소스 선택 라인 ( SSL ) 은 소스 선택 트랜지스터 들 ( SST ) 의 게이트 들 에 연결 될 수 있 다 . 하나 의 워드 라인 ( WL ) 에 공통 으로 연결 되 는 메모리 셀 들 ( MC ) 은 하나 의 페이지 ( page ) 를 구성 할 수 있 다 .