일부 실시 예 에서 , 상술 한 본 발명 의 방법 에 따라 제조 된 전자 회로 블록 들 중 의 적어도 하나 는 평면형 CMOS FET , 2 개 의 도전 평면 ( conducting planes ) ( MOSFET 채널 ) 을 포함 하 는 핀 ( fin ) FET , 및 3 개 , 4 개 또는 5 개 의 도전 평면 을 포함 하 는 멀티 게이트 FET 중 적어도 하나 를 포함 한다 .