제 1 트랜지스터 ( Tr 111 ) 는 도 1 의 제 1 트랜지스터 ( Tr 1 ) 와 동일 하 고 , 제 2 트랜지스터 ( Tr 222 ) 는 도 1 의 제 2 트랜지스터 ( Tr 2 ) 와 동일 할 수 있 다 . 예 를 들 어 , 제 1 트랜지스터 ( Tr 111 ) 는 제 1 소스 전극 ( 221 ) , 제 1 드레 인 전극 ( 321 ) , 제 1 소스 전극 ( 221 ) 및 제 1 드레 인 전극 ( 321 ) 사이 에 마련 된 제 1 채널 층 17 ) , 제 1 채널 층 17 ) 상 에 순차 적 으로 적층 된 제 1 게이트 절 연막 ( 421 ) 및 제 1 게이트 전극 ( 521 ) 을 포함 할 수 있 다 . 또한 , 예 를 들 어 , 제 2 트랜지스터 ( Tr 222 ) 는 제 2 소스 전극 ( 222 ) , 제 2 드레 인 전극 ( 322 ) , 제 2 소스 전극 ( 222 ) 및 제 2 드레 인 전극 ( 322 ) 사이 에 마련 된 제 2 채널 층 ( 18 ) , 제 2 채널 층 ( 18 ) 상 에 순차 적 으로 적층 된 제 2 게이트 절 연막 ( 422 ) 및 제 2 게이트 전극 ( 522 ) 을 포함 할 수 있 다 . 또한 , 제 2 트랜지스터 ( Tr 222 ) 는 제 2 소스 전극 ( 222 ) 및 제 2 드레 인 전극 ( 322 ) 의 주변 을 둘러싸 도록 형성 된 n 형 우물 ( 121 ) 을 더 포함 할 수 있 다 .