종래 , 다 이싱 공정 에 있 어서 는 , 다 이싱 블레이드 에 의해 절단 되 는 블레이드 다 이싱 방식 이 이용 되 어 왔 다 . 그렇지만 , 블레이드 다 이싱 방식 에서 는 절 단시 에 블레이드 에 의한 절삭 저항 이 반도체 웨이퍼 에 직접 걸린다 . 이 때문 에 , 이 절삭 저항 에 의해서 반도체 칩 에 미소 한 치핑 ( chipping ) 이 발생 하 는 일 이 있 다 . 치핑 의 발생 은 반도체 칩 의 외관 을 떨어뜨릴 뿐 만 아니 라 , 경우 에 따라서 는 항절 강도 부족 에 의한 픽업 시 의 칩 파손 을 초래 하 고 , 칩 상 의 회로 패턴 까지 파손 될 가능 성 이 있 다 . 또한 , 블레이드 에 의한 물리 적 인 다 이싱 공정 에서 는 , 칩 끼리 의 간격 인 커 프 ( Kerf ) ( 스 크라 이브 라인 , 스트리트 라고 도 함 ) 의 폭 을 두께 가 있 는 블레이드 폭 보다 협소 화 할 수 없 다 . 그 결과 , 한 장 의 웨이퍼 로부터 취할 수 있 는 칩 의 수 ( 수율 ) 는 적어진다 . 또한 , 웨이퍼 의 가공 시간 이 긴 것 도 문제 였 다 .