SFN 비트 들 의 하나 이상 의 ( 예 를 들 어 , 상이 한 ) 부분 들 은 PBCH 페이로드 , SS 블록 인덱스 및 / 또는 스크램블 코드 및 시프트 의 하나 이상 의 ( 예 를 들 어 , 상이 한 ) 결합 들 을 통해 획득 될 수 있 다 . SFN 비트 들 의 제 1 부분 은 검출 된 스크램블 코드 및 시프트 를 통해 획득 될 수 있 고 , SFN 비트 들 의 제 2 부분 은 SS 블록 인덱스 또는 시간 인덱스 를 통해 획득 될 수 있 고 그리고 / 또는 SFN 비트 들 의 제 3 부분 은 PBCH 페이로드 를 통해 예 를 들 어 , 설계 및 시스템 파라미터 들 에 기초 하 여 획득 될 수 있 다 . 획득 의 예 는 도 11 에 도시 될 수 있 다 . SFN 비트 들 의 하나 이상 의 ( 예 를 들 어 , 상이 한 ) 부분 들 은 예 를 들 어 , SS 블록 및 PBCH 신호 및 채널 을 검출 및 / 또는 디 코딩 함 으로써 획득 및 / 또는 취득 될 수 있 다 . SFN 비트 들 의 하나 이상 의 ( 예 를 들 어 , 상이 한 ) 부분 들 은 SFN 비트 들 의 세트 ( 예 를 들 어 , 최종 세트 ) 를 형성 하 기 위해 연접 및 / 또는 결합 될 수 있 다 .