도 1 은 본 발명 의 제 1 실시 형태 에 관한 불휘발성 반도체 기억 장치 ( 100 ) 의 개략 도 를 나타낸다 . 도 1 에 도시 한 바 와 같이 , 제 1 실시 형태 에 관한 불휘발성 반도체 기억 장치 ( 100 ) 는 주로 메모리 트랜지스터 영역 ( 12 ) , 워드 선 구동 회로 ( 13 ) , 소스 측 선택 게이트 선 ( SGSm ) 구동 회로 ( 14 ) , 드레 인 측 선택 게이트 선 ( SGDm ) 구동 회로 ( 15 ) , 감지 증폭기 ( 16 ) , 소스 선 구동 회로 ( 17 ) 및 백 게이트 트랜지스터 구동 회로 ( 18 ) 를 갖 는다 . 메모리 트랜지스터 영역 ( 12 ) 은 데이터 를 기억 하 는 메모리 트랜지스터 를 갖 는다 . 워드 선 구동 회로 ( 13 ) 는 워드 선 WLm 에 인가 되 는 전압 을 제어 한다 . 소스 측 선택 게이트 선 ( SGSm ) 구동 회로 ( 14 ) 는 소스 측 선택 게이트 선 ( SGSm ) 에 인가 되 는 전압 을 제어 한다 . 드레 인 측 선택 게이트 선 ( SGDm ) 구동 회로 ( 15 ) 는 드레 인 측 선택 게이트 선 ( SGDm ) 에 인가 되 는 전압 을 제어 한다 . 감지 증폭기 ( 16 ) 는 메모리 트랜지스터 로부터 판독 한 전위 를 증폭 한다 . 소스 선 구동 회로 ( 17 ) 는 소스 선 SLn 에 인가 되 는 전압 을 제어 한다 . 백 게이트 트랜지스터 구동 회로 ( 18 ) 는 백 게이트 선 ( BG ) 에 인가 되 는 전압 을 제어 한다 . 상기 의 것 들 에 더 하 여 , 제 1 실시 형태 에 관한 불휘발성 반도체 기억 장치 ( 100 ) 는 비트 선 BLn 에 인가 되 는 전압 을 제어 하 는 비트 선 구동 회로 ( 도시 생략 ) 를 갖 는다 .