먼저 도 1 을 참조 하 면 , 제 1 금속 간절 연막 ( 130 ) 위 에 MIM 커패시터 를 위한 하부금 속전 극막 패턴 ( 141 / 151 ) 및 금속 배선 을 위한 하부금 속배 선 막 패턴 ( 142 / 152 ) 을 형성 한다 . 제 1 금속 간절 연막 ( 130 ) 은 절 연막 ( 110 ) 을 개재 하 여 반도체 기판 ( 100 ) 위 에 배치 된다 . 절 연막 ( 110 ) 위 에 는 제 1 금속 레벨 의 금속 배선 막 패턴 들 ( 121 , 122 ) 이 배치 되 는데 , 제 1 금속 레벨 의 금속 배선 막 패턴 ( 121 ) 은 제 1 비아 컨 택 ( 131 ) 을 통해 하부금 속전 극막 패턴 ( 141 / 151 ) 과 전기 적 으로 연결 된다 . 그리고 다른 제 1 금속 레벨 의 금속 배선 막 패턴 ( 122 ) 은 제 2 비아 컨 택 ( 132 ) 을 통해 하부금 속배 선 막 패턴 ( 142 / 152 ) 과 전기 적 으로 연결 된다 . 따라서 상기 하부금 속전 극막 패턴 ( 141 / 151 ) 및 하부금 속배 선 막 패턴 ( 142 / 152 ) 은 제 2 금속 레벨 이 된다 . 하부금 속전 극막 패턴 ( 141 / 151 ) 및 하부금 속배 선 막 패턴 ( 142 / 152 ) 은 각각 하부금 속막 패턴 ( 141 , 142 ) 및 장벽 금속 층 패턴 ( 151 , 152 ) 이 순차 적 으로 적층 된 구조 로 형성 된다 .