전술 한 바 와 같이 예시 적 인 실시 예 들 에 따른 수직 형 메모리 장치 의 제조 공정 에서 , 셀 영역 의 GST 의 채널 역할 을 수행 하 는 제 1 에피택시 얼 층 및 주변 회로 영역 의 트랜지스터 의 소스 / 드레 인 역할 을 수행 하 는 제 2 에피택시 얼 층 을 하나 의 SEG 공정 을 통해 형성 함 으로써 , 공정 단순 화 를 꾀할 수 있 다 .