제 1 박막 트랜지스터 부 ( TFT 1 ) 는 제 1 게이트 전극 ( 212 ) , 제 1 액티브 층 ( 213 ) , 제 1 소오 스 전극 ( 214 ) 및 제 1 드레 인 전극 ( 215 ) 을 포함 할 수 있 다 . 제 1 게이트 전극 ( 212 ) 은 제 1 게이트 라인 부 ( GL 1 ) 와 연결 되 며 , 제 1 박막 트랜지스터 부 ( TFT 1 ) 의 게이트 단자 를 구성 한다 . 제 1 액티브 층 ( 213 ) 은 제 1 게이트 전극 ( 212 ) 의 위치 에 대응 하 여 게이트 절 연막 ( 211 ) 상 에 형성 된다 . 제 1 액티브 층 ( 213 ) 은 예 를 들 어 , 비정질 실리콘 ( amorphous Silicon : 이하 , a - Si ) 으로 이루어진 제 1 반도체 층 ( 213 a ) 및 n 형 불순물 이 고농도 로 도핑 된 비정질 실리콘 ( 이하 , n + a - Si ) 으로 이루어진 제 1 오 믹 콘 택 층 ( 213 b ) 을 포함 한다 . 제 1 소오 스 전극 ( 214 ) 은 제 1 액티브 층 ( 213 ) 상 에 형성 되 어 데이터 라인 ( DL ) 과 연결 되 며 , 제 1 박막 트랜지스터 부 ( TFT 1 ) 의 소오 스 단자 를 구성 한다 . 제 1 드레 인 전극 ( 215 ) 은 제 1 액티브 층 ( 213 ) 상 에 제 1 소오 스 전극 ( 214 ) 과 이격 되 도록 형성 되 어 제 1 박막 트랜지스터 부 ( TFT 1 ) 의 드레 인 단자 를 구성 한다 . 제 1 드레 인 전극 ( 215 ) 은 보호막 ( 270 ) 및 유기 막 ( 220 ) 에 형성 된 제 1 콘 택 홀 ( CNT 1 ) 을 통해 제 1 화소 전극 부 ( 231 ) 와 전기 적 으로 연결 된다 .