이상 에서 살펴본 바 와 같이 전술 한 실시 예 를 적용 하 면 , 외부 에서 입력 되 는 전원 전압 ( VDD ) 의 레벨 이 PVT 변동 에 따라 변동 하 는 경우 에 도 입력 되 는 신호 ( in , / in ) 가 변동 하 는 것 에 대응 하 여 출력 되 는 증폭 신호 ( out , / out ) 가 변동 하 기 까지 소요 되 는 시간 이 변동 하 는 것 을 방지 할 수 있 다 . 즉 , 입력 되 는 신호 ( in , / in ) 를 안정 적 으로 증폭 하 여 증폭 신호 ( out , / out ) 로서 출력 할 수 있 다 .