도 2 를 참조 하 면 , 반도체 기판 ( 10 ) 에 소자 분리 막 ( 30 ) 및 활성 영역 ( 20 ) 을 형성 한 다음 게이트 예정 영역 을 노출 시키 는 마스크 를 이용 한 부분 식각 공정 으로 활성 영역 ( 20 ) 부분 식각 하 여 리 세스 게이트 영역 ( 40 ) 을 형성 하 고 , 게이트 예정 영역 과 중첩 되 는 소자 분리 막 ( 30 ) 을 식각 하 여 핀 셀 ( Fin Cell ) 형성 을 위한 트렌치 ( 45 ) 를 형성 한다 .