도 2 에 도시 된 바 와 같이 , 본 실시 예 에 따른 반도체 메모리 장치 는 클럭 버퍼 부 ( 100 ) 와 , 버퍼 제 어부 ( 200 A ) , DLL 동작 제 어부 ( 200 B ) , 제 어 클럭 생 성부 ( 200 C ) , 딜레이 라인 제 어부 ( 300 ) , 딜레이 라인 ( 400 ) 과 , 미 세지 연부 ( 500 ) , 클럭 드라이버 ( 600 ) , 지연 모델 ( 700 ) , 위상 비교기 ( 800 ) , 모드 제 어부 ( 900 ) 와 클럭 주기 감지 부 ( 1000 ) 를 구비 한다 . 도 2 에 도시 된 회로 블 럭 중 도 1 에 도시 된 회로 블럭 과 같 은 이름 의 회로 블럭 은 실질 적 으로 같 은 동작 을 수행 한다 .