도 9 는 도 5 의 메모리 제 어부 ( 824 ) 가 제 1 에스 디램 ( SDRAM , 89 a ) 및 제 2 에스 디램 ( SDRAM , 89 b ) 을 제어 하 는 방법 을 보여준다 . 도 10 은 정전기 방전 ( 131 ) 이 일어나 더라도 도 9 의 제어 방법 에 의하 여 정상 적 인 디스플레이 동작 이 이루어짐 을 보여준다 . 도 5 , 9 , 및 10 을 참조 하 여 도 5 의 메모리 제 어부 ( 824 ) 가 제 1 에스 디 램 ( SDRAM , 89 a ) 및 제 2 에스 디램 ( SDRAM , 89 b ) 을 제어 하 는 방법 을 설명 하 면 다음 과 같 다 .