도 3 에 도시 된 구성 에 의하 면 , 복수 의 곱 연산 들 에 대한 합 연산 들 이 수행 될 수 있 다 . 예 를 들 어 , 제 1 시냅스 회로 ( 121 ) 는 승수 ( PWM 1 ) 와 피승수 ( W 1 ) 에 대한 제 1 곱 연산 을 수행 할 수 있 다 . 유사 하 게 , 제 n 시냅스 회로 ( 12 n ) 는 승수 ( PWMn ) 와 피승수 ( Wn ) 에 대한 제 n 곱 연산 을 수행 할 수 있 다 . 여기 서 , 제 1 곱 연산 의 결과 는 전류 I 1 로 나타날 수 있 으며 , 제 n 곱 연산 의 결과 는 전류 In 로 나타날 수 있 다 . 결국 에 는 , 제 1 곱 연산 내지 제 n 곱 연산 의 합 은 전류 I 1 ~ In 의 합 으로 나타날 것 이 다 .