따라서 , 도 3 및 도 4 에 대해 전술 한 바 와 같 은 접속 을 위해 스택 의 연속 적 메모리 디바이스 를 스 태거 링 하 는 것 에 대한 대안 으로서 , 칩 ( 1301 ) 의 상단 페이 싱 상 에 위치 된 출력 부 ( 예 를 들 어 , 표면 패드 ) 가 칩 ( 1302 ) 에 위치 된 대응 하 는 입력 부 ( 쓰루 - 홀 ) 에 대해 수직 으로 정렬 되 도록 칩 ( 1301 , 1302 , 1303 및 1304 ) 과 같 은 메모리 디바이스 가 스택 내 에서 정렬 될 수 있 다 . 도시 된 바 와 같이 , 일 칩 의 평면 상 의 표면 패드 는 , 쓰루 - 홀 을 도전체 재료 로 충 진함 으로써 다른 칩 의 쓰루 - 홀 에 전기 접속 될 수 있 다 . 쓰루 - 홀 을 충 진하 고 각각 의 표면 패드 와 접촉 하 는 도전체 재료 는 전술 한 바 와 같이 각각 의 스택 을 통한 경로 를 생성 하 기 위한 전기 접속 을 제공 한다 .