본 발명 은 단일 전자 트랜지스터 및 그 의 새로운 제조 방법 에 관한 것 이 다 . 보다 상세 하 게 는 에스오 아이 ( SOI , silicon - on - insulator ) 기판 을 이용 하 여 나노 스케일 크기 의 채널 폭 을 가지 는 나노 선 을 제조 하 고 , 제작 된 에스오 아이 나 노선 에 하드 마스크 로 의 실리콘 질화 막 을 패턴 한 후 , 열 산화 공정 을 수행 한다 . 열 산화 공정 동안 실리콘 질화 막 으로 둘러 쌓인 영역 의 에스오 아이 나노 선 영역 은 산화 율 이 작 고 , 실리콘 질화 막 이 없 는 실리콘 나노 선 영역 은 실리콘 산화 율 이 크 므로 , 질화 막 의 유무 에 따라 선택 적 으로 산화 막 의 두께 가 결정 된다 . 에스오 아이 나노 선 을 따라서 두꺼운 산화 막 - 얇 은 산화 막 - 두꺼운 산화 막 이 직렬 로 형성 되 고 , 이 중 두꺼운 산화 막 은 포 텐 셜 장벽 의 기능 을 , 얇 은 산화 막 아래 의 실리콘 변형 은 양자 점 기능 을 가지 게 된다 . 이 와 같 은 제조 방법 을 이용 한 단일 전자 트랜지스터 는 선택 적 산화 율 을 통해 자발 적 인 양자 점 을 만들 어 지 므로 , 식각 공정 으로부터 생기 는 표면 의 손상 을 피할 수 있 다 . 제조 된 에스오 아이 단일 전자 트랜지스터 는 소스 전극 으로 부 터 양자 점 으로 터널 링 , 양자 점 으로부터 드레 인 전극 으로 의 터널 링 에 의해 전자 가 이동 한다 .