도 1 d 를 참조 하 면 , 버퍼 층 ( 114 ) 과 제 1 금속 장벽층 ( 108 ) 을 포함 하 는 반도체 기판 ( 102 ) 상 에 제 2 금속 장벽층 ( 116 ) 을 형성 한다 . 제 2 금속 장벽층 ( 116 ) 은 텅스텐 실리사이드 ( WSi ) 막 상 에 텅스텐 나이트 라이드 ( WN ) 막 이 형성 된 적 층막 으로 형성 하 는 것 이 바람직 하 다 . 제 2 금속 장벽층 ( 116 ) 은 아몰 퍼스 ( amorphous ) 상태 로 형성 되 기 때문 에 , 후속 하 는 공정 에서 제 2 금속 장벽층 ( 116 ) 상부 에 형성 되 는 게이트 금속 층 이 아몰 퍼스 로 형성 될 수 있 다 . 따라서 게이트 금속 층 의 그레인 ( grain ) 크기 를 증대 시킴 으로써 , 게이트 금속 층 의 저항 을 감소 시킬 수 있 다 . 또한 제 2 금속 장벽층 ( 116 ) 은 후속 하 는 공정 에서 제 2 금속 장벽층 ( 116 ) 상부 에 형성 되 는 게이트 금속 층 과 도전 층 ( 106 ) 사이 에 확산 을 방지 하 기 위한 배리어 층 으로써 의 역할 도 한다 .