본 개시 의 실시 형태 는 몇 가지 유익 한 피쳐 ( feature ) 를 갖 는다 . 표준 셀 과 SRAM 어레이 사이 에 적합 한 필러 셀 을 삽입 함 으로써 , 표준 셀 과 SRAM 어레이 사이 에 큰 공백 이 삽입 되 어야 하 는 기존 회로 와 비교 하 여 칩 면적 이 절약 된다 . 이것 은 , 칩 면적 낭비 문제 를 해결 하 기 위한 기술 적 솔루션 을 제공 한다 . 필러 셀 은 칩 면적 절약 의 이점 을 최대 화 하 기 위해 최소 전체 높이 를 가질 수 있 다 . 필요 한 필러 셀 을 계산 하 고 필러 셀 을 선택 하 는 방법 도 제공 된다 .