상기 한 본 발명 의 다른 목적 을 실현 하 기 위하 여 다른 실시 예 에 따른 OFDM 수신 장치 는 복소 검 출부 , A / D 변환 부 , FFT 프로세서 및 복조 부를 포함 한다 . 상기 복소 검 출부 는 롱 프리 앰 블 과 , 상기 롱 프리 앰 블 에 후속 하 는 복수 의 데이터 로 이루어진 심볼 을 갖 는 OFDM 신호 를 튜너 로부터 제공 받 아 베이스 밴드 OFDM 신호 로 변환 하 여 실수부 의 OFDM 신호 ( I 채널 ) 와 허수부 의 OFDM 신호 ( Q 채널 ) 를 획득 하 고 , 획득 한 상기 실수부 의 OFDM 신호 와 허수부 의 OFDM 신호 를 출력 한다 . 상기 A / D 변환 부 는 상기 실수부 의 OFDM 신호 와 허수부 의 OFDM 신호 를 디지털 변환 하 고 , 디지털 변환 된 실수부 의 OFDM 데이터 와 허수부 의 OFDM 데이터 를 출력 한다 . 상기 FFT 프로세서 는 디지털 변환 된 OFDM 데이터 의 모든 심볼 에 대해 복소수 연산 을 통해 FFT 을 수행 한 다 . 상기 복 조부 는 상기 FFT 된 실수부 및 허수부 OFDM 신호 를 제공 받 아 복조 한다 . 상기 FFT 프로세서 는 컨트롤러 , 트 위 들 팩터 테이블 , 트 위 들 팩터 변환기 , FFT / IFFT 처 리부 및 데이터 메모리 를 포함 한다 . 상기 트 위 들 팩터 테이블 은 FFT / IFFT 연산 에 사용 되 는 트 위 들 팩 터 들 을 저장 한다 . 상기 트 위 들 팩터 변환기 는 외부 에서 공급 되 는 FFT 또는 IFFT 선택 신호 와 상기 컨트롤러 의 제어 에 응답 하 여 , 상기 트 위 들 팩터 테이블 에 저장 된 FFT 용 또는 IFFT 용 트 위 들 팩 터 들 을 읽 는다 . 상기 FFT / IFFT 처 리부 는 종속 연결 된 복수 의 스테이지 들 을 포함 하 고 , 상기 컨트롤러 의 제어 에 응답 하 여 , 상기 트 위 들 팩터 변환기 로부터 제공 되 는 트 위 들 팩 터 들 을 이용 하 여 FFT 또는 IFFT 연산 을 처리 한다 . 상기 데이터 메모리 는 상기 FFT / IFFT 처 리부 에 의한 연산 결과 를 저장 하 고 , 상기 컨트롤러 의 제어 에 응답 하 여 저장 된 연산 결과 를 출력 한다 . 상기 FFT / IFFT 처 리부 는 다음 스테이지 에서 필요 한 트 위 들 팩터 의 멱지수 를 짝수 로 변환 하 여 다음 스테이지 에서 필요 한 트 위 들 팩터 의 수 를 줄이 기 위해 , 멱지수 가 1 인 트 위 들 팩 터 를 곱하 는 콘스탄트 곱셈 기 를 포함 한다 .