" 도 2 b 는 도 2 a 의 복수 의 메모리 셀 ( 200 ) 로 형성 된 제 1 메모리 레벨 214 의 일부 의 간략 한 투시도 이 다 . 간단 함 을 위해서 상기 CNT 시 딩 층 ( 210 ) 및 CNT 재료 ( 212 ) 는 단지 하부 전도체 ( 206 ) 중 의 하나 에 나타나 있 다 . 상기 메모리 어레이 ( 214 ) 는 다중 메모리 셀 이 결합 되 어 있 는 ( 도시 된 바 와 같이 ) 복수 의 비트 라인 { 제 2 전도체 ( 208 ) } 과 워드 라인 { 제 1 전도체 ( 206 ) } 을 포함 하 는 "" 교차점 "" 어레이 이 다 . 다른 메모리 어레이 구조 를 사용 할 수 있 으며 ", 다중 메모리 레벨 일 수 있 다 . 다중 메모리 셀 은 각 전도체 ( 206 ) 에 형성 된 CNT 재료 ( 212 ) 에 결합 하 므로 , 하나 이상 의 실시 예 에서 CNT 재료 ( 212 ) 의 각 튜브 는 CNT 재료 ( 212 ) 를 통해서 메모리 셀 사이 의 측면 전도 또는 브리 징 을 줄이 기 위해서 실질 적 으로 수직 으로 나란 해 배열 된다 . 각 튜브 분리 는 상기 CNT 재료 의 전체 두께 에 걸쳐 연장 되 거나 또는 연장 되 지 않 을 수 있 다는 것 을 알 아야 한다 . 예 를 들 어 , 초기 성장 상 중 에 몇몇 또는 대부분 의 각 튜브 는 수직 으로 나란히 배열 되 고 분리 될 수 있 다 . 그러나 각 튜브 들 이 수직 으로 길이 가 증가 하 는 것 과 같이 튜브 의 일부 들 은 서로 접촉 할 수 있 으며 , 심지어 얽히 거나 뒤엉킬 수 있 다 .