이상 과 같이 도 4 에 도시 하 는 회로 구성 에서 는 , DAC 에 의 입력 디지털 신호 의 MSB 데이터 가 절환 신호 SEL 로서 공급 되 므로 , 예 를 들 면 8 비트 디지털 데이터 ( 0 레벨 ∼ 255 레벨 ) 의 경우 에 는 , 증폭 회로 ( 100 ) 에 공급 되 는 아날로그 신호 가 0 ∼ 127 레벨 인 경우 에 는 Pin 용 전류 제 어부 Swp 1 이 동작 하 여 차동 입력 Pin 에 전류 가 공급 되 며 , 128 레벨 ∼ 255 레벨 인 경우 에 는 Nin 용 전류 제 어부 Swn 1 이 동작 하 여 차동 입력 Nin 에 전류 가 공급 된다 ( 전류 가 뽑아내 어 진다 ) .