도 2 ( 종래 기술 ) 는 , 유도성 수퍼 - 포지션 ( DS ) 기술 을 이용 하 는 싱글 - 엔디 드 LNA ( 10 ) 의 회로도 이 다 . 이러 한 예 는 , 도 1 의 예의 차동 회로 와 는 대조 적 으로 , 싱글 엔디 드 회로 이 다 . 도 2 의 DS 회로 에서 , 2 개 의 FET 들 ( 11 및 12 ) 이 사용 된다 . FET ( 12 ) 는 메인 FET 로 지칭 되 며 , 포화 상태 에 바이어 싱 된다 . FET ( 11 ) 는 소거 FET 로 지칭 되 며 , 서브 - 임계 영역 에 바이어 싱 된다 . 포화 영역 에 바이어 싱 된 FET 증폭기 에 대한 트랜스 컨덕턴스 수학식 이 서브 - 임계 영역 에 바이어 싱 된 FET 증폭기 에 대한 트랜스 컨덕턴스 수학식 과 비교 될 경우 , 2 개 의 트랜지스터 들 의 트랜스 컨덕턴스 수학식 들 의 3 차 계수 들 의 부호 들 이 서로 반대 라는 것 이 인식 된다 . 그러나 , 1 차 계수 들 의 부호 들 은 서로 반대 가 아니 다 . 이것 은 , 포화 영역 에 바이어 싱 된 트랜지스터 와 비교 하 여 , 서브 - 임계 영역 에 트랜지스터 를 바이어 싱하 는 것 이 그 트랜지스터 가 출력 하 는 3 차 왜곡 신호 의 위상 에서 시프트 를 초래 하 지만 , 포화 영역 에 바이어 싱 된 트랜지스터 와 비교 하 여 , 서브 - 임계 바이어 싱 된 트랜지스터 에 의해 출력 된 바 와 같 은 원 하 는 신호 의 위상 이 위상 시프트 되 지 않 는다는 것 을 의미 한다 . 따라서 , FET 들 ( 11 및 12 ) 에 의해 출력 된 전류 들 은 노드 ( 13 ) 상 에서 합산 되 며 , 메인 FET ( 12 ) 에 의해 출력 된 3 차 왜곡 을 소거 시키 는 소거 FET ( 11 ) 에 의해 출력 된 왜곡 신호 를 초래 한다 . 그러나 , 원 하 는 입력 신호 의 주파수 이 고 소거 FET ( 11 ) 가 출력 하 는 신호 는 , 메인 FET ( 12 ) 에 의해 출력 된 바 와 같 은 원 하 는 신호 의 증폭 된 버전 에 관해 180 도 위상 반전 되 지 않 으며 , 따라서 , 노드 ( 13 ) 상 의 원 하 는 신호 의 일부 는 도 1 의 APS 예 에서 와 같이 소거 되 지 는 않 는다 .