이후 에 , 도 3 에 도시 한 바 와 같이 , 반도체 기판 ( 100 ) 과 더미 게이트 전극 ( 120 a ) 및 제 1 스 페이서 ( 150 ) 위 에 제 2 절 연막 ( 170 ) 을 형성 한다 . 이 때 , 제 2 절 연막 ( 170 ) 은 TEOS ( tetra ethyl ortho silicate ) , MTO ( medium temperature oxcide ) , USG ( undoped silicate glass ) 및 SiH ₄ - Rich 옥사이드 중 어느 하나 로 형성 하 는 것 이 바람직 하 다 . 그리고 , 제 2 절 연막 ( 170 ) 은 CMP ( chemical mechanical polishing ) 공정 을 이용 하 여 더미 게이트 전극 ( 120 a ) 이 노출 될 때 까지 평탄 화 시킨다 .