상기 제 2 레지스터 ( 142 - 7 ) 는 상기 코드 컨트롤러 ( 144 - 5 ) 에 의해서 결정 된 위상 지연 제 어코드 ( D - code ) 를 저장 하 고 , 제 2 지 연기 ( 142 - 5 ) 는 상기 위상 지연 제 어코드 ( D - code ) 에 응답 하 여 상기 위상 지연 ( θ dt ) 이 보상 된 신호 들 을 출력 할 수 있 다 .