일 구 현예 에 따른 박막 트랜지스터 의 소자 구성 으로 는 , 적어도 기판 상 에 게이트 전극 , 소스 전극 , 드레 인 전극 의 3 단자 , 절연체 층 및 반도체 층 이 설치 되 고 , 소스 - 드레 인 사이 전류 를 게이트 전극 에 전압 을 인가 함 으로써 제어 하 는 박막 트랜지스터 라면 한정 되 지 않 고 , 공지 된 소자 구성 을 갖 는 것 이 어도 무방 하 다 . 이 들 중 , 대표 적 인 박막 트랜지스터 의 소자 구성 으로서 소자 A 내지 D 를 도 1 내지 4 에 도시 한다 . 이 와 같이 , 전극 의 위치 , 층 의 적층 순서 등 에 따라 몇 개 의 구성 이 알려져 있 고 , 상기 박막 트랜지스터 는 전계 효과 트랜지스터 ( FET : Field Effect Transistor ) 구조 를 갖 고 있 다 . 박막 트랜지스터 는 반도체 층 ( 그라 펜 층 및 조절 층 ) 과 , 서로 소정 의 간격 을 두어 대향 하 도록 형성 된 소스 전극 및 드레 인 전극 과 , 소스 전극 , 드레 인 전극 으로부터 각각 소정 의 거리 를 두 어 형성 된 게이트 전극 을 갖 고 , 게이트 전극 에 전압 을 인가 함 으로써 소스 - 드레 인 전극 사이 에 흐르 는 전류 를 제어 한다 . 여기 서 , 소스 전극 과 드레 인 전극 의 간격 은 상기 박막 트랜지스터 를 이용 하 는 용도 에 따라 결정 되 고 , 통상 은 O . 1 ㎛ 내지 1 ㎜, 예 를 들 어 1 ㎛ 내지 100 ㎛, 또는 5 ㎛ 내지 100 ㎛ 이 다 .