도 10 a 및 도 10 b 에 있 어서 의 트랜지스터 ( 211 _ 1 ) 는 , 반도체 재료 ( 예 를 들 어 , 실리콘 등 ) 를 포함 하 는 기판 ( 185 ) 에 설치 된 채널 형성 영역 ( 116 ) 과 , 채널 형성 영역 ( 116 ) 을 끼우 도록 설치 된 불순물 영역 ( 120 ) 과 , 불순물 영역 ( 120 ) 에 접하 는 금속 화합물 영역 ( 124 ) 과 , 채널 형성 영역 ( 116 ) 위 에 설치 된 게이트 절연 층 ( 108 ) 과 , 게이트 절연 층 ( 108 ) 위 에 설치 된 게이트 전극 ( 110 ) 을 갖 는다 . 또한 , 도면 에 있 어서 , 명시 적 으로 는 소스 전극 이나 드레 인 전극 을 갖 지 않 는 경우 가 있 지만 , 편의 상 이러한 상태 를 포함 하 여 트랜지스터 라 칭하 는 경우 가 있 다 . 또한 , 이 경우 , 트랜지스터 의 접속 관계 를 설명 하 기 위해 , 소스 영역 이나 드레 인 영역 을 포함 하 여 소스 전극 이나 드레 인 전극 이 라 표현 하 는 경우 가 있 다 . 즉 , 본 명세서 에 있 어서 , 소스 전극 이 란 기재 에 는 소스 영역 이 , 드레 인 전극 이 란 기재 에 는 드레 인 영역 이 포함 될 수 있 다 .