제 1 자기 터널 접합 ( MTJ ) 및 제 2 MTJ 를 갖 는 비트 셀 에서 비가역 상태 를 발생 시키 는 방법 은 비트 셀 의 제 2 MTJ 에 프로그램 전압 을 인가 하 지 않 고 비트 셀 의 제 1 MTJ 에 프로그램 전압 을 인가 하 는 단계 를 포함 한다 . 메모리 디바이스 ( 102 ) 는 제 1 MTJ ( 106 ) 및 제 2 MTJ ( 108 ) 를 갖 는 비트 셀 , 및 비트 셀 의 제 1 MTJ 및 제 2 MTJ 중 선택 된 MTJ 에 프로그램 신호 를 인가 함 으로써 비트 셀 에서 비가역 상태 를 발생 시키 도록 구성 된 프로그래밍 회로 ( 104 ) 를 포함 한다 .