본 발명 은 , 셀 영역 및 주변 영역 으로 구획 된 반도체 기판 상 에 소자 분리 막 형성 영역 을 노출 시키 는 마스크 패턴 을 형성 하 는 단계 ; 상기 마스크 패턴 을 식각 마스 크로 이용 해서 상기 각 영역 의 기판 부분 을 식각 하 여 트렌치 를 형성 하 는 단계 ; 상기 트렌치 내 에 소자 분리 막 을 형성 하 는 단계 ; 상기 마스크 패턴 을 제거 하 는 단계 ; 상기 소자 분리 막 이 형성 된 반도체 기판 전면 상 에 상기 주변 영역 을 노출 시키 는 감광막 패턴 을 형성 하 는 단계 ; 상기 주변 영역 의 소자 분리 막 에 대해 세정 공정 을 수행 하 여 셀 영역 의 소자 분리 막 과 주변 영역 의 소자 분리 막 간 의 단차 를 발생 시키 는 단계 ; 상기 감광막 패턴 을 제거 하 는 단계 ; 상기 단차 진 소자 분리 막 을 포함 한 각 영역 에 대해 이온 주입 공정 을 수행 하 면서 각 영역 의 소자 분리 막 을 식각 하 는 단계 ; 상기 이온 주입 공정 이 진행 된 반도체 기판 의 게이트 형성 영역 을 식각 하 여 셀 영역 에 게이트 형성 영역 을 한정 하 는 홈 을 형성 하 는 단계 ; 및 상기 홈 을 포함 한 반도체 기판 의 전면 상 에 게이트 물질 들 을 형성 하 는 단계 ; 를 포함 하 는 반도체 소자 의 리세 스 게이트 형성 방법 을 제공 한다 .