상기 기판 ( 100 ) 전면 상 에 제 1 층간 유전 막 ( 157 a ) 이 배치 될 수 있 다 . 상기 제 1 트랜지스터 영역 ( 50 ) 내 의 제 1 층간 유전 막 ( 157 a ) 내 에 제 1 개 구부 ( 160 a ) 이 정의 될 수 있 으며 , 상기 제 2 트랜지스터 영역 ( 60 ) 내 의 제 1 층간 유전 막 ( 157 a ) 내 에 제 2 개 구부 ( 160 b ) 가 정의 될 수 있 다 . 상기 제 1 개 구부 ( 160 a ) 는 상기 제 1 활 성부 ( 105 a ) 를 가로지르 는 그루브 형태 ( groove shape ) , 상기 제 2 개 구부 ( 160 b ) 는 상기 제 2 활 성부 ( 105 b ) 를 가로지르 는 그루브 형태 일 수 있 다 . 상기 제 1 게이트 유전 패턴 ( 107 a , 110 a ) 및 제 1 게이트 전극 ( 175 a ) 은 상기 제 1 개 구부 ( 160 a ) 내 에 배치 될 수 있 으며 , 상기 제 2 게이트 유전 패턴 ( 107 b , 110 b ) 및 제 2 게이트 전극 ( 175 b ) 은 상기 제 2 개 구부 ( 160 b ) 내 에 배치 될 수 있 다 .