즉 , 공정 진행시 더미 비트 라인 분리 트랜지스터 의 게이트 산화 막 이 얇 게 형성 되 는 경우 에 도 상기 더미 비트 라인 분리 트랜지스터 에 는 전압 자체 가 인가 되 지 않 기 때문 에 , 프로브 ( probe ) 테스트 나 번인 ( burn - in ) 테스 트시 고전압 VPP 이상 의 전압 에 의해 상기 게이트 산화 막 에 크랙 ( crack ) 이 발생 하 는 현상 을 방지 할 수 있 다 .