본 발명 의 다른 실시 예 들 에서 , 인쇄 회로 기판 ( PCB ) 은 상면 및 바닥 면 을 갖 는 코어 절연체 ; 상기 코어 절연체 의 바닥 면 상 에 형성 된 전기 회로 를 테스트 하 기 위한 바이패스 패드 들 ; 상기 코어 절연체 의 바닥 면 상 에 형성 된 외부 소자 와 결합 되 는 외부 패드 들 ; 그리고 상기 외부 패드 들 을 노출 하 고 상기 바이패스 패드 들 의 적어도 하나 를 덮 는 솔 더 레지스 트 층 ( AR 층 ) 을 포함 한다 . 상기 PCB 를 구성 하 는 물질 들 은 실질 적 으로 상기 바이패스 패드 들 을 둘러싼다 . 상기 바이패스 패드 들 은 상기 PCB 의 일부 영역 내 에 상기 바이패스 패드 들 의 모든 표면 들 이 상기 PCB 에 의해서 둘러 쌓이 도록 배치 될 수 있 다 . 상기 솔 더 레지스 트 층 은 상기 바이패스 패드 들 가운데 해당 하 는 것 들 을 노출 하 는 개구 들 을 포함 할 수 있 다 . 상기 개구 들 은 상기 솔 더 레지스 트 층 에 대해서 식각 선택 비 를 갖 는 유전 물질 로 채워질 수 있 다 . 상기 개구 들 은 ACF 로 채워질 수 있 다 . 상기 유전 물질 은 소정 에 천 트 에 대해서 상기 솔 더 레지스 트 층 보다 더 빨리 식각 될 수 있 다 . 상기 솔 더 레지스 트 층 은 상기 바이패스 패드 들 의 일부분 을 노출 하 는 적어도 하나 의 개구 를 가질 수 있 고 상기 적어도 하나 의 개구 는 상기 유전 물질 로 채워 지 고 상기 개구 들 의 상기 적어도 하나 의 다른 부분 은 상기 솔 더 레지스 트 층 으로 채워질 수 있 다 . 선택 적 으로 , 상기 솔 더 레지스 트 층 은 상기 복수 의 바이패스 패드 들 을 노출 하 는 단일 개구 를 포함 할 수 있 고 , 상기 단일 개구 는 상기 솔 더 레지스 트 층 에 대해서 식각 선택 비 를 갖 는 유전 물질 로 채워 지 고 상기 유전 물질 은 상기 복수 의 바이패스 패드 들 을 덮 을 수 있 다 . 상기 PCB 는 상기 유전 물질 을 덮 도록 형성 된 다른 솔 더 레지스 트 층 을 더 포함 할 수 있 고 상기 솔 더 레지스 트 층 은 상기 개구 들 을 가질 수 있 다 .