상기 제 1 제어 신호 생 성부 ( 311 ) 는 상기 제 3 신호 입력단 ( SI 3 b ) 이 부 입력단 자 이 다 . 상기 제 1 및 제 2 신호 입력단 ( SI 1 , SI 2 ) 은 상기 제 1 및 제 2 드라이버 제어 신호 ( D 0 , D 1 ) 가 입력 되 어 , 상기 제 1 및 제 2 드라이버 제어 신호 ( D 0 , D 1 ) 를 제 3 낸드 게이트 ( ND 3 ) 에 출력 한다 . 상기 제 3 신호 입력단 ( SI 3 b ) 은 상기 제 3 드라이버 제어 신호 ( D 2 ) 가 입력 되 어 반전 된 상기 제 3 드라이버 제어 신호 ( D 2 ) 를 출력 한다 . 상기 제 4 신호 입력단 ( SI 4 ) 은 상기 제 4 드라이버 제어 신호 ( D 3 ) 가 입력 되 어 , 상기 제 4 드라이버 제어 신호 ( D 3 ) 를 출력 한다 . 상기 제 4 낸드 게이트 ( ND 4 ) 는 상기 제 3 낸드 게이트 ( ND 3 ) 의 출력 , 상기 제 3 드라이버 제어 신호 ( D 2 ) , 및 상기 제 4 드라이버 제어 신호 ( D 3 ) 를 입력 받 는다 . 상기 제 5 인버터 ( IV 5 ) 는 상기 제 4 낸드 게이트 ( ND 4 ) ) 의 출력 신호 를 입력 받 아 상기 풀 업 드라이버 의 스탭 을 증가 시키 라는 상기 제 1 구동 능력 제어 신호 ( DCS < 1 >) 를 출력 한다 .