반도체 소자 의 고집 적 화 에 따라 실리콘 웨이퍼 ( Silicon Wafer ) 를 이용 한 CMOS 소자 공정 시 게이트 간 의 간격 ( Pitch ; 피치 ) 이 감소 하 게 되 었 다 . 한편 , 종래 CMOS 소자 는 NMOS 와 PMOS 소자 의 각 게이트 전극 으로 n 형 불순물 이 도핑 된 폴리 실리콘 막 을 사용 하 였 다 . 이때 , NMOS 소자 는 서피스 채널 ( Surface Channel ) 특성 을 갖 는 데 반해 PMOS 소자 는 베리드 채널 ( Buried Channel ) 특성 을 갖 는다 . 그러나 , PMOS 소자 의 베리드 채널 특성 으로 인해 게이트 전극 의 폭 ( 반치 폭 ) 이 100 nm 이 하로 좁 아 질 경우 단채 널 효과 ( Short Channel Effect ) 가 나타나 는 문제점 이 있 다 .