상술 한 제 4 내지 제 8 실시 예 들 에 개시 된 바 와 같이 , 본 발명 에 따른 게터 링 영역 을 포함 하 는 반도체 소자 는 다양 한 형태 의 에스램 소자 , 낸드 형 비휘발성 기억 소자 및 / 또는 노어 형 비휘발성 기억 소자 로 구현 될 수 있 다 . 하지만 , 본 발명 에 따른 반도체 소자 는 상술 한 실시 예 들 이외 에 다른 형태 로 도 구현 될 수 있 다 . 예컨대 , 반도체 기판 에 형성 되 는 제 1 집적회로 는 주변 회로 로 구현 되 고 , 소자 반도체 층 에 형성 되 는 제 2 집적회로 는 기억 셀 어레이 로 구현 될 수 있 다 . 이 와 는 달리 , 상기 제 1 집 적 호로 가 기억 셀 어레이 로 구현 되 고 , 상기 제 2 집적회로 가 주변 회로 로 구현 될 수 도 있 다 . 복수 의 소자 반도체 층 들 이 적층 되 는 경우 에 , 최상층 의 소자 반도체 층 에 주변 회로 가 구현 되 고 , 그 아래 의 소자 반도체 층 들 및 반도체 기판 에 기억 셀 어 레이 들 이 구현 될 수 도 있 다 . 이 와 는 또 다르 게 , 상기 제 1 및 제 2 집 적 회로 들 은 논리 회로 들 로 구현 될 수 도 있 다 .