도 2 는 본 발명 의 실시 예 들 에 따른 3 차원 반도체 메모리 장치 의 셀 어레이 를 나타내 는 평면도 이 다 . 도 3 는 도 2 의 I - I ' 선 을 따라 자른 단면도 이 다 . 도 4 은 도 2 및 도 3 에 도시 된 3 차원 반도체 메모리 장치 의 셀 어레이 를 나타내 는 개략 적 인 사시도 이 다 . 도 5 은 도 3 의 A 부분 을 확대 한 도면 이 다 .