즉 , 상기 반도체 기판 ( 21 ) 상 에 게이트 산화 막 과 폴리 실리콘 막 이 증착 되 고 , 상기 폴리 실리콘 상 에 포토레지스트 를 코팅 한 다음 , 노광 및 현상 공정 에 의해 포토레지스트 패턴 을 형성 한 후 후 , 상기 포토레지스트 패턴 을 마스크 로 하 여 패 터닝 하 여 상기 비 메모리 소자 영역 에 일반 게이트 ( 23 b ) 와 상기 메모리 소자 영역 에 플로팅 게이트 ( 23 a ) 를 각각 형성 한다 .