상기 한 바 와 같이 , " 본 발명 은 상기 스토리지 영역 에 상기 제 2 반도체 층 ( 315 ) 을 상기 데이터 라인 ( 345 n ) 과 소정 영역 중첩 시켜 제 3 스토리지 캐 패 시터 ( C '"" st ) 를 형성 하 고 "," 상기 제 1 반도체 층 ( 310 ) 의 소스 영역 ( 310 a ) 을 상기 데이터 라인 ( 345 n ) 과 소정 영역 중첩 시켜 제 4 스토리지 캐 패 시터 ( C """" st ) 를 형성 하 여 스토리지 캐 패 시터 를 증가 시킴 으로써 ", 전체 스토리지 캐 패 시터 ( Cst ) 의 변화없이 종래 에 비해 상기 스토리지 전극 이 차지 하 는 면적 을 줄일 수 있 다 .