래치 부 ( 102 ) ( 227 ) 는 출력 신호 ( OUT ) 를 래치 시킨다 . 래치 부 ( 102 ) ( 227 ) 는 전원 전압 ( Vdd ) 이 소오 스 에 인가 되 고 출력 신호 ( OUT ) 가 게이트 에 입력 되 며 드레 인 은 제 3 PMOS 트랜지스터 ( PQ 3 ) 및 제 3 NMOS 트랜지스터 ( NQ 3 ) 의 게이트 들 에 연결 된 제 4 PMOS 트랜지스터 ( PQ 4 ) , 및 제 4 PMOS 트랜지스터 ( PQ 4 ) 의 드레 인 에 드레 인 이 연결 되 고 출력 신호 ( OUT ) 가 게이트 에 입력 되 며 소오 스 는 접지 된 제 4 NMOS 트랜지스터 ( NQ 4 ) 를 구비 한다 . 따라서 , 출력 신호 ( OUT ) 가 논리 하이 이 면 제 4 PMOS 트랜 지스 터 ( PQ 4 ) 는 오프 되 고 제 4 NMOS 트랜지스터 ( NQ 4 ) 는 온 되 며 그 로 인하 여 반 전부 ( 226 ) 의 제 3 PMOS 트랜지스터 ( PQ 3 ) 가 온 되 어 출력 신호 ( OUT ) 는 논리 하이 로써 래치 된다 . 또한 , 출력 신호 ( OUT ) 가 논리 로우 이 면 제 4 PMOS 트랜지스터 ( PQ 4 ) 는 온 되 고 제 4 NMOS 트랜지스터 ( NQ 4 ) 는 오프 되 며 그 로 인하 여 반 전부 ( 226 ) 의 제 3 NMOS 트랜지스터 ( NQ 3 ) 가 온 되 어 출력 신호 ( OUT ) 는 논리 로우 로써 래치 된다 .