페이징 DCI CORESET 의 지시 는 다음 의 특성 들 , 즉 ( i ) 페이징 DCI CORESET 의 주파수 리소스 할당 , 예 를 들 어 PRB ( Physical Resource Block ) 들 의 수 또는 Re ( Resource Element ) 들 의 수 등 , ( ii ) 페이징 DCI CORESET 의 주파수 위치 , 예 를 들 어 연관 된 NR - SS 블록 에 대응 하 거나 시작 PRB ( 예 를 들 어 , 시스템 기준 PRB 0 ) 에 대응 하 는 페이징 DCI CORESET 의 주파수 오프셋 , ( iii ) 페이징 DCI CORESET 의 심볼 위치 , 예 를 들 어 CORESET 에 대응 하 는 슬롯 에서 의 연속 적 인 또는 불연속 적 인 OFDM 심볼 인덱스 들 또는 CORESET 의 시작 심볼 의 인덱스 및 심볼 들 의 수 에서 의 CORESET 의 시간 길이 의 세트 , ( iv ) UE 의 PO 내 의 페이징 DCI CORESET 의 슬롯 위치 , 예 를 들 어 슬롯 들 의 수 에 있 어서 선택 된 SS 블록 에 대응 하 거나 PO 의 시작 슬롯 에 대응 하 는 페이징 DCI CORESET 의 시간 오프셋 중 하나 이상 을 포함 할 수 있 다 .