NAND 어레이 아키텍처 가 행렬 내 의 부동 게이트 메모리 셀 의 어레이 를 정렬 하 여 , 어레이 의 각각 의 부동 게이트 메모리 셀 의 게이트 들 이 행 으로 연결 되 어 라인 ( line ) 을 선택 하 도록 한다 . 그러나 각각 의 메모리 셀 은 자신 의 드레 인 에 의한 열 ( column ) 감지 라인 에 는 직접 연결 되 지 않 는다 . 대신 에 , 어레이 의 메모리 셀 은 소스 라인 과 열 ( column ) 감지 라인 사이 에 소스 에서 드레 인 으로 직렬 로 함께 연결 된다 .