그리고 , 낸드 게이트 ( 10 ) 는 실질 적 으로 , 도 2 에 도시 된 바 와 같이 , 풀 업 동작 하 는 두 피 모스 ( PMOS ) 트랜지스터 ( P 1 , P 2 ) 와 풀 다운 동작 하 는 두 엔 모스 ( NMOS ) 트랜지스터 ( N 1 , N 2 ) 로 구성 되 고 , 낸드 게이트 ( 10 ) 에 연결 된 외부 저항 셀 ( 16 ) 은 두 피 모스 트랜지스터 ( P 1 , P 2 ) 와 전원 전압 라인 ( VDD ) 사이 에 각각 연결 된 두 외부 저항 ( R 1 , R 2 ) 으로 구성 된다 . 도면 에 도시 하 지 않 았 지만 , 낸드 게이트 ( 12 ) 와 외부 저항 셀 ( 18 ) 도 동일 한 구성 을 가질 수 있 다 .