상기 셀 트랜지스터 16 또는 32 개 로 이루어지 는 하나 의 스트링 의 양측 으로 셀 선택 트랜지스터 및 그라운드 선택 트랜지스터 ( 도시 안 됨 ) 를 형성 한다 . 상기 셀 선택 트랜지스터 및 그라운드 선택 트랜지스터 는 통상 적 인 MOS 구조 를 갖 는다 . 상기 전하 저 장막 패턴 ( 206 ) 을 폴리 실리콘 으로 형성 하 는 경우 에 는 , 상기 셀 선택 트랜지스터 및 그라운드 선택 트랜지스터 가 형성 되 는 부위 의 유전 막 패턴 ( 208 ) 을 선택 적 으로 제거 함 으로써 상기 셀 선택 트랜지스터 및 그라운드 선택 트랜지스터 의 게이트 전극 을 형성 할 수 있 다 .