도 16 에서 , 바이어스 전압 Bias 2 는 추가 적 PMOS 트랜지스터 MB 2 _ M 의 게이트 에 커플링 된다 . MB 2 _ M 의 폭 은 바람직 하 게 는 MB 2 의 폭 보다 N 배 더 작 다 . 따라서 , MB 2 _ M 은 MB 2 를 통해 흐르 는 전류 를 팩터 N 만큼 감소 시켜 미러 링 하 도록 설계 된다 . 다이오드 - 접속 NMOS 트랜지스터 MB 2 _ MN 은 MB 2 _ M 을 통해 흐르 는 전류 를 수신 하 고 , NMOS 트랜지스터 MB 1 _ AUX 에 대한 적절 한 게이트 바이어스 전압 을 발생 시킨다 . MB 1 _ AUX 는 NMOS 바이어스 트랜지스터 MB 1 과 병렬 로 접속 된다 .