도 28 을 참조 하 면 , 채널 구조물 ( C 140 ) 및 제 2 절연 층 ( 122 ) 상 에 도전 층 ( 도시 생략 ) 을 형성 하 고 , 상기 도전 층 을 패 터닝 하 여 비트 라인 패드 ( 150 ) 를 형성 할 수 있 다 . 비트 라인 패드 ( 150 ) 는 도 4 a 에 도시 된 것 과 같이 환형 형상 을 갖 도록 형성 할 수 있 고 , 비트 라인 패드 ( 150 ) 의 내 측벽 이 바디 게이트 층 ( 146 ) 으로부터 소정 의 간격 으로 이격 되 어 바디 게이트 층 ( 146 ) 을 둘러싸 도록 배치 될 수 있 다 . 비트 라인 패드 ( 150 ) 가 도전 층 의 패 터닝 방식 으로 형성 됨 에 따라 , 채널 홀 ( C 140 H ) 내 에 비트 라인 패드 를 형성 하 는 비 교예 에 따른 반도체 장치 에 비하 여 제 2 절연 층 ( 122 ) 의 두께 가 상대 적 으로 얇 아 질 수 있 다 .