소자 영역 ( AA ) 상 에 는 게이트 절 연막 ( 42 ) 을 개재 시켜 게이트 전극 ( 34 ) 이 형성 되 어 있 다 . 게이트 절 연막 ( 42 ) 은 , 예 를 들 어 막 두께 가 13 ㎚∼ 40 ㎚ 의 범위 인 실리콘 산화 막 , 또는 실리콘 옥시 나이트 라이드 막 을 재료 로 이용 하 여 형성 된다 . 게이 트 절 연막 ( 42 ) 의 막 두께 를 13 ㎚ 이상 으로 함 으로써 , 게이트 전극 ( 34 ) 과 소자 영역 ( AA ) 사이 에 15 V 이상 의 전압 이 인가 되 어도 , 터널 리크 전류 의 발생 을 억제 하 여 , MOS 트랜지스터 TR 의 신뢰 성 열화 ( 劣化 ) 를 억제 할 수 있 다 .