그리고 상기 제 2 제 어부 ( 40 ) 는 상기 래치 코스 신호 ( latcrs ) 를 입력 받 는 제 1 인버터 ( IV 1 ) , 상기 제 1 펄스 신호 ( pls 1 ) 에 응답 하 여 상기 제 1 인버터 ( IV 1 ) 의 출력 신호 를 래치 시키 는 제 2 플립플롭 ( FF 2 ) , 게이트 단 에 상기 제 2 플립플롭 ( FF 2 ) 의 출력 신호 가 입력 되 고 드레 인 단 이 상기 제 1 노드 ( N 1 ) 에 연결 되 며 소스 단 이 상기 제 2 노드 ( N 2 ) 에 연결 되 는 제 6 트랜지스터 ( TR 6 ) , 상기 제 2 펄스 신호 ( pls 2 ) 에 응답 하 여 상기 파인 지연 신호 ( findl ) 를 래치 시키 는 제 3 플립플롭 ( FF 3 ) 및 게이트 단 에 상기 제 3 플립플롭 ( FF 3 ) 의 출력 신호 가 입력 되 고 드레 인 단 이 상기 제 1 노드 ( N 1 ) 에 연결 되 며 소스 단 이 상기 제 2 노드 ( N 2 ) 에 연결 되 는 제 7 트랜지스터 ( TR 7 ) 를 포함 한다 .