본 실시 예의 메모리 장치 의 제조 방법 은 , 서로 다른 방향 의 제 1 내지 제 3 워드 라인 ( 310 , 320 , 330 ) 을 형성 하 는 것 을 제외 하 고 는 전술 한 실시 예 와 실질 적 으로 동일 할 수 있 다 . 즉 , 제 1 워드 라인 ( 310 ) , 제 2 워드 라인 ( 320 ) , 제 3 워드 라인 ( 330 ) 및 층간 절 연막 ( ILD ) 의 적층 구조물 형성 을 완료 한 후 , 제 1 워드 라인 ( 310 ) 사이 , 제 2 워드 라인 ( 320 ) 사이 및 제 3 워드 라인 ( 320 ) 사이 에 해당 하 는 삼각형 의 영역 의 층간 절 연막 ( ILD ) 을 일괄 적 으로 식각 하 여 홀 ( H ) 을 형성 하 고 이 홀 에 가변 저항 층 ( 350 ) 및 비트 라인 ( 360 ) 을 매립 하 는 방식 으로 본 실시 예의 메모리 장치 가 획득 될 수 있 다 .