비례 제 어부 ( 140 ) 는 에러 코드 ( LV < 6 : 0 >) 와 제 1 및 제 2 비례 이득 팩터 ( KPN < 1 : 0 >, KPP < 1 : 0 >) 를 곱한 결과 를 각각 비례 제어 신호 ( PPULSE ) 에 동기 시켜 풀 업 제어 신호 ( POUTP < 6 : 0 >) 및 풀다운 제어 신호 ( POUTN < 6 : 0 >) 로 출력 할 수 있 다 . 일 실시 예 로 , 비례 제 어부 ( 140 ) 는 제 1 비례 이득 팩터 ( KPN < 1 : 0 >) 에 따라 에러 코드 ( LV < 6 : 0 >) 의 제 1 비트 그룹 을 쉬프 팅 하 고 , 쉬프 팅 결과 를 비례 제어 신호 ( PPULSE ) 에 따라 풀 업 제어 신호 ( POUTP < 6 : 0 >) 로 출력 하 고 , 제 2 비례 이득 팩터 ( KPP < 1 : 0 >) 에 따라 에러 코드 ( LV < 6 : 0 >) 의 제 2 비트 그룹 을 쉬프 팅 하 고 , 쉬프 팅 결과 를 비례 제어 신호 ( PPULSE ) 에 따라 풀다운 제어 신호 ( POUTN < 6 : 0 >) 로 출력 할 수 있 다 . 이 때 , 제 1 비트 그룹 은 에러 코드 ( LV < 6 : 0 >) 의 하위 비트 그룹 ( 즉 , 제 1 내지 제 4 비트 ( LV < 3 : 0 >) 을 포함 하 고 , 제 2 비트 그룹 은 에러 코드 ( LV < 6 : 0 >) 의 상위 비트 그룹 ( 즉 , 제 5 내지 제 7 비트 ( LV < 6 : 4 >) 을 포함 할 수 있 다 . 따라서 , 비례 제 어부 ( 140 ) 는 출력 전압 ( VOUT ) 의 언더 슈트 정보 에 따라 풀 업 제어 신호 ( POUTP < 6 : 0 >) 를 생성 하 고 , 출력 전압 ( VOUT ) 의 오버 슈트 정보 에 따라 풀다운 제어 신호 ( POUTN < 6 : 0 >) 를 생성 할 수 있 다 .