도 6 및 도 7 을 참조 하 면 , 본 발명 의 실시 예 에 따른 플래시 메모리 셀 에서 는 채널 영역 ( 110 ) 의 Vt 이원화 에 의해서 , 즉 , 채널 영역 ( 110 ) 의 제 1 문턱 전압 영역 ( 111 ) 에서 는 제 1 초기 Vt ( Vt - 1 ) 가 구현 되 고 , 제 2 문턱 전압 영역 ( 115 ) 에서 는 제 2 초기 Vt ( Vt - 2 ) 가 구현 된다 . 이 에 따라 , 제 1 소거 Vt - 1 및 제 1 프로그램 Vt - 1 이 구현 될 수 있 으며 , 제 2 소거 Vt - 2 및 제 2 프로그램 Vt - 2 가 구현 될 수 있 다 . 따라서 , 컨트롤 게이트 ( 500 ) 에 인가 되 는 전압 에 따라 , 네 가지 의 정보 저장 상태 가 구현 될 수 있 으므로 , 2 비트 의 정보 저장 및 독 출 이 가능 해진다 . 즉 , 메모리 셀 은 2 비트 동작 으로 정보 저장 을 수행 할 수 있 게 된다 .