일반 적 으로 , 아날로그 방식 의 뉴로 모 픽 연산 장치 의 시냅스 에서 , 수상돌기 를 구현 하 기 위해 생성 된 메탈 라인 의 커패시턴스 가 이용 된다 . 이때 , 오실 레이터 를 동작 시켜 , 해당 노드 를 직접 충전 하 거나 방전 하 여 덧셈 및 곱셈 연산 이 수행 된다 . 그러나 , 이러 한 방식 의 연산 은 , 오실 레이터 를 이용 하 여 매우 큰 커패시턴스 값 을 갖 는 메탈 라인 을 직접 충전 하 거나 방전 하 기 때문 에 , 동작 주파수 가 높 을 경우 전하 의 낭비 가 매우 심하 여 소비 전력 도 커진다는 문제점 이 있 다 . 뿐 만 아니 라 , 시냅스 회로 의 개수 가 증가 할수록 메탈 라인 의 커패시턴스 의 크기 도 증가 하 기 때문 에 , 동일 한 동작 주파수 를 생성 하 기 위하 여 시냅스 에서 전류 원 의 크기 를 증가 시켜야 하 는 문제점 도 있 다 .