본 발명 은 반도체 메모리 소자 및 그 제조 방법 에 관한 것 으로 , 기판 상 에 복수 개 의 수직 채널 들 을 형성 하 고 , 상기 복수 개 의 수직 채널 들 각각 을 따라 수직 하 게 직렬 연결 된 복수 개 의 셀 들 을 각각 포함 하 며 제 1 수평 방향 으로 연장 된 워드 라인 컷 에 의해 분리 되 고 상기 제 1 수평 방향 과 교차 하 는 제 2 수평 방향 으로 는 이어진 복수 개 의 셀 스트링 들 을 형성 하 고 , 그리고 상기 워드 라인 컷 에 채워져 상기 복수 개 의 셀 스트링 들 을 상기 제 1 수평 방향 으로 분리 하 는 절 연막 을 형성 하 는 것 을 포함 한다 . 상기 셀 스트링 을 형성 하 는 것 은 상기 수직 채널 을 따라 수직 이격 되 고 , 복수 개 의 에어 갭 들 에 의해 서로 절연 되 며 , 상기 수직 채널 을 가로질러 상기 제 2 수평 방향 으로 연장 된 복수 개 의 게이트 들 을 형성 하 고 , 상기 수직 채널 과 상기 복수 개 의 게이트 들 사이 에 정보 저 장막 을 개재 하 여 상기 복수 개 의 셀 들 을 형성 하 는 것 을 포함 한다 .