도시 된 바 와 같이 , 본 실시 예의 센스 앰프 회로 는 비트 라인 ( BL ) 과 비트 바라 인 ( BLB ) 의 전압 을 균등 화 하 기 위한 반전 균등화 신호 ( BLEQB ) 를 생성 하 는 신호 생 성부 ( 42 ) 를 포함 한다 . 이때 , 신호 생 성부 ( 42 ) 는 균등화 신호 ( BLEQ ) 를 버퍼링 하 여 반전 균등화 신호 ( BLEQB ) 를 생성 하 는 버퍼 ( 44 ) 와 , 고전압 ( VPP ) 에 응답 하 여 버퍼 ( 44 ) 를 인 에 이 블 시키 는 NMOS 트랜지스터 ( N 424 ) 를 포함 한다 . 또한 , 신호 생 성부 ( 42 ) 는 액티브 상태 에서 인 에 이 블 되 는 제 1 인 에 이 블 신호 ( SS _ conA ) 및 스탠바이 상태 에서 인 에 이 블 되 는 제 2 인 에 이 블 신호 ( SS _ conB ) 에 응답 하 여 버퍼 부 ( 44 ) 의 구동 능력 을 조절 하 는 구동조 절부 ( 46 ) 를 포함 한다 . 구동조 절부 ( 46 ) 는 노드 ( C ) 와 접 지단 ( VSS ) 사이 에 연결 되 어 제 1 인 에 이 블 신호 ( SS _ conA ) 에 응답 하 여 노드 ( C ) 를 풀 다운 구동 하 는 NMOS 트랜지스터 ( N 430 ) 와 노드 ( C ) 와 접 지단 ( VSS ) 사이 에 연결 되 어 제 2 인 에 이 블 신호 ( SS _ conB ) 에 응답 하 여 노드 ( C ) 를 풀 다운 구동 하 는 NMOS 트랜지스터 ( N 431 ) 를 포함 한다 . 여기 서 , NMOS 트랜지스터 ( N 431 ) 는 버퍼 부 ( 44 ) 를 통해 전하 가 유출 되 지 않 도록 사이즈 가 작 게 , 즉 짧 은 폭 ( short width ) 과 긴 길이 ( long length ) 로 설계 하 는 것 이 바람직 하 다 . 구동조 절부 ( 46 ) 는 일반 적 인 브리더 회로 ( bleeder circuit ) 로 구현 하 는 것 이 바람직 하 다 .