도 4 에 도시 한 바 와 같이 , 본 발명 의 실시 예 에 따른 픽셀 구동 회로 는 각 픽셀 ( 18 a , 18 b , … , 18 n ) 의 픽셀 구 동부 에 DAC 데이터 ( Idata ) 를 전달 할 것 인가 를 결정 하 는 게이트 선택 트랜지스터 ( MS ) 와 , 게이트 선택 트랜지스터 ( MS ) 와 연결 된 다이오드 연결 형태 ( diode connected type ) 의 제 1 트랜지스터 ( M 1 ) 와 , 제 1 트랜지스터 ( M 1 ) 과 연결 된 픽셀 선택 트랜지스터 ( Mb 1 , Mb 2 , … , Mbn ) 와 , 각 픽셀 구 동부 에서 제 1 트랜지스터 ( M 1 ) 와 전류 미러 형태 로 결합 되 는 제 2 트랜지스터 ( M 2 ) 와 , 문턱 전압 을 보상 하 며 구동 트랜지스터 ( M 5 ) 에 DAC 데이터 ( Idata ) 를 전달 하 는 제 3 및 제 4 트랜지스터 ( M 3 , M 4 ) 와 , 각 픽셀 ( 18 a , 18 b , … , 18 n ) 을 직접 구동 하 는 구동 트랜지스터 ( M 5 ) 와 , 구동 트랜지스터 ( M 5 ) 에 전달 된 DAC 데이터 ( Idata ) 를 저장 하 여 구동 트랜 지 스터 ( M 5 ) 를 소정 시간 동안 구동 시키 는 커패시터 ( Cs ) , 그리고 픽셀 선택 트랜지스터 ( Mb 1 , Mb 2 , … , Mbn ) 의 선택 을 위한 출력 신호 ( b 1 , b 2 , … , bn ) 를 발생 하 는 디 멀티플렉서 ( 16 ) 를 포함 한다 .