상기 반도체 기판 ( 3 ) 상 에 는 일반 게이트 ( 9 a ) , 제 어 게이트 ( 9 ) , 소오 스 영역 ( 4 a ) 및 드레 인 영역 ( 4 b ) 과 의 전기 적 연결 을 위한 콘 택 홀 을 갖 는 PMD ( pre - metallic dielectric ) 막 ( 12 ) 이 형성 되 고 , 상기 콘 택 홀 을 통해 금속 배선 ( 13 ) 이 형성 되 어 있 다 . 상기 콘 택 홀 에 는 텅스텐 ( W , 11 ) 이 채워진다 .