본 개시 의 일 예 에 따른 메모리 장치 는 , 제 1 메모리 와 , 제 1 메모리 보다 상대 적 으로 높 은 쓰 기 내구 성 을 갖 는 제 2 메모리 와 , 그리고 컨트롤러 를 포함 한다 . 컨트롤러 는 , 호스트 로부터 전송 되 는 오리지널 데이터 에 대한 에러 정정 과정 에서 오리지널 데이터 에 패리티 비트 가 부가 되 어 발생 되 는 코드 워드 에 대해 오리지널 데이터 및 패리티 비트 를 분리 하 여 오리지널 데이터 는 제 1 메모리 에 기록 하 고 패리티 비트 는 제 2 메모리 에 기록 되 도록 제어 동작 을 수행 한다 .