구체 적 으로 , 도 3 을 참조 하 면 , 본 발명 의 반도체 메모리 장치 는 8 뱅크 ( BK 0 ~ BK 7 ) 구조 이 고 입출력 패드 ( 도시 되 지 않 음 ) 가 32 개 인 경우 , 각 뱅크 ( BK 0 ~ BK 7 ) 가 두 영역 에 분할 배치 되 며 , 상기 각 영역 에서 분할 된 하프 뱅크 들 ( BK 0 ~ BK 7 ) 은 입출력 패드 들 이 배치 되 는 센터 영역 을 기준 으로 업 뱅크 그룹 ( BK 0 ~ BK 3 ) 과 다운 뱅크 그룹 ( BK 4 ~ BK 7 ) 으로 나누 어 진다 .