복수 의 최종 증폭기 단계 각각 은 공통 제어 노드 에 결합 된 입력 을 구비 하 는 것 으로서 , 증폭기 출력 노드 에 결합 된 출력 을 구비 하 는 것 으로 볼 수 도 있 다 . 예 를 들 어 , 트랜지스터 ( 116 ) 의 게이트 단자 는 최종 증폭기 단계 ( 186 ) 의 입력 으로서 볼 수 도 있 다 . 또한 , 복수 의 최종 증폭기 단계 들 각각 은 대응 하 는 인 에 이 블 신호 에 결합 되 는 인 에 이 블 입력 을 갖 는 것 으로 볼 수 도 있 다 . 예 를 들 어 , 트랜지스터 ( 166 ) 의 게이트 단자 는 / EN _ A 신호 에 결합 되 는 최종 증폭기 단계 ( 186 ) 의 인 에 이 블 입력 으로서 볼 수 도 있 다 . 다른 구성 들 에서 , 최종 단계 입력 단자 및 인 에 이 블 입력 단자 는 트랜지스터 의 게이트 단자 이외 의 단자 일 수 도 있 다 .