그 다음 , 상기 게이트 절 연막 ( 26 ) 상 에 몰리브덴 ( Mo ) , 티타늄 , 탄 탈륨 및 몰리브덴 합금 ( Mo alloy ) 중 어느 하나 을 적층 하 여 제 2 금속 막 을 형성 한다 . 그 후 , 상기 제 2 금속 막 을 패 터닝 하 여 데이터 배선 ( 24 ) , 소오 스 전극 ( 30 ) , 드레 인 전극 ( 32 ) 및 도전 패턴 ( 32 P ) 을 형성 한다 . 이때 , 상기 데이터 배선 ( 24 ) 은 상기 게이트 전극 ( 28 ) 상부 에 오버랩 되 며 , 소오 스 전극 ( 30 ) 과 드레 인 전극 ( 32 ) 은 소오 스 전극 ( 30 ) 고 일정 간격 으로 이격 배치 된 드레 인 전극 ( 32 ) 다 . 여기 서 , " 상기 소오 스 전극 ( 30 ) 은 ""⊂"" 자형 으로 패 터닝 된다 . 또한 ", 상기 도전 패턴 ( 32 P ) 은 상기 게이트 전극 ( 28 ) 상부 에 오버랩 되 고 상기 드레 인 전극 ( 32 ) 과 동일 레벨 선 상 에 배치 되 도록 패 터닝 된다 . 그 결과 , 상기 도전 패턴 ( 32 P ) , 상기 도전 패턴 ( 32 P ) 하부 의 게이트 절 연막 ( 26 ) 및 게이트 전극 ( 28 ) 으로 이루어진 스토리지 캐 패 시터 ( B ) 가 형성 된다 . .