즉 , 메모리 장치 ( 241 ) 의 복수 의 메모리 블록 들 에서 각 메모리 블록 ( BLK ) 은 복수 의 비트 라인 들 ( BL ) , 복수 의 스트링 선택 라인 들 ( SSL ) , 복수 의 접지 선택 라인 들 ( GSL ) , 복수 의 워드 라인 들 ( WL ) , 복수 의 더미 워드 라인 들 ( DWL ) , 그리고 복수 의 공통 소스 라인 ( CSL ) 에 연결 될 수 있 으며 , 그 에 따라 복수 의 낸드 스트링 들 ( NS ) 을 포함 할 수 있 다 . 또한 , 각 메모리 블록 ( BLK ) 에서 , 하나 의 비트 라인 ( BL ) 에 복수 의 낸드 스트링 들 ( NS ) 이 연결 되 어 , 하나 의 낸드 스트링 ( NS ) 에 복수 의 트랜지스터 들 이 구현 될 수 있 다 . 아울러 , 각 낸드 스트링 ( NS ) 의 스트링 선택 트랜지스터 ( SST ) 는 대응 하 는 비트 라인 ( BL ) 과 연결 될 수 있 으며 , 각 낸드 스트링 ( NS ) 의 접지 선택 트랜지스터 ( GST ) 는 , 공통 소스 라인 ( CSL ) 과 연결 될 수 있 다 . 여기 서 , 각 낸드 스트링 ( NS ) 의 스트링 선택 트랜지스터 ( SST ) 및 접지 선택 트랜지스터 ( GST ) 사이 에 메모리 셀 들 ( MC ) 이 제공 , 즉 메모리 장치 ( 241 ) 의 복수 의 메모리 블록 들 에서 각 메모리 블록 ( BLK ) 에 는 복수 의 메모리 셀 들 이 구현 될 수 있 다 .