도 3 a 내지 도 3 h 는 본 발명 에 따른 반도체 소자 의 형성 방법 을 나타낸 단면도 이 다 . 도 3 a 에 도시 된 바 와 같이 , 소자 분리 막 ( 102 ) 에 의해 정의 되 는 활성 영역 ( 104 ) 을 포함 하 는 반도체 기판 ( 100 ) 에 랜딩 플러그 ( 106 ) 를 형성 한다 . 여기 서 , 랜딩 플러그 ( 106 ) 는 활성 영역 ( 104 ) 상부 에 형성 되 며 , 소자 분리 막 ( 102 ) 의 표면 과 동일 한 높이 를 갖 는 것 이 바람직 하 다 . 도시 되 지 는 않 았 지만 본 발명 은 소자 분리 막 ( 102 ) 및 활성 영역 ( 104 ) 내 에 매립 된 매립 형 게이트 를 형성 하 는 것 이 바람직 하 다 .