제 2 입력 전극 ( IE 2 ) 및 제 2 출력 전극 ( OE 2 ) 각각 이 제 1 컨 택 홀 ( CH 1 ) 을 통해 제 2 도전 패턴 ( CP 2 ) 과 접속 되 어 제 2 박막 트랜지스터 ( T 2 ) 를 구성 한다 . 제 2 박막 트랜지스터 ( T 2 ) 에서 는 제 2 입력 전극 ( IE 2 ) 및 제 2 입력 전극 ( IE 2 ) 과 접촉 하 는 제 2 도전 패턴 ( CP 2 ) 이 함께 입력 전극 기능 을 수행 하 고 , 제 2 출력 전극 ( OE 2 ) 및 제 2 출력 전극 ( OE 2 ) 과 접촉 하 는 제 2 도전 패턴 ( CP 2 ) 이 함께 출력 전극 기능 을 수행 한다 .