본 발명 의 피 모스 트랜지스터 는 , 도 3 에 도시 된 바 와 같이 , 반도체 기판 과 , 상기 반도체 기판 내 에 드레 인 예정 영역 및 그 와 인접 한 채널 예정 영역 일부분 이 소오 스 예정 영역 및 나머지 채널 예정 영역 보다 채널 폭 방향 으로 돌출 된 형상 의 활성 영역 ( A ') 을 한정 하 도록 형성 된 소자 분리 막 ( F ') 과 , 상기 기판 의 채널 예정 영역 상 에 형성 된 게이트 라인 ( GL ') 및 상기 게이트 라인 ( GL ') 양측 의 활성 영역 ( A ') 내 에 형성 된 소오 스 영역 ( S ') 및 드레 인 영역 ( D ') 으로 구성 된다 .