본 발명 의 제 7 형태 에 있 어서 는 , Si 기판 과 , 기판 상 에 형성 되 며 , 결정 성장 을 저해 하 는 저해 층 을 포함 하 고 , 저해 층 은 , 기판 의 일부 를 덮 는 피복 영역 과 , 피복 영역 의 내부 에 기판 을 덮 지 않 는 개구 영역 을 가지 며 , 개구 영역 에 결정 성장 된 Ge 층 과 , Ge 층 상 에 결정 성장 된 기능 층 과 , 기능 층 에 형성 된 전자 소자 를 더 포함 하 는 전자 디바이스 를 제공 한다 . 상기 제 7 형태 에 있 어서 , 전자 소자 는 헤테로 접합 바이 폴라 트랜지스터 여도 좋 고 , 전자 소자 는 개구 영역 마다 하나 씩 형성 되 어도 좋 다 . 또한 , 전자 소자 는 서로 접속 되 어도 좋 고 , 혹은 , 전자 소자 는 병렬 로 접속 되 어도 좋 다 . 전자 소자 에 접속 하 는 배선 또는 배선 의 본딩 패드 는 , 피복 영역 에 형성 되 어도 좋 고 , 피복 영역 및 개구 영역 은 , 기판 상 에 복수 개 형성 되 며 , 복수 의 피복 영역 및 개구 영역 은 , 등 간격 으로 배치 되 어도 좋 다 .