도 19 는 본 발명 의 실시 예 들 을 이용 하 여 형성 된 DRAM 소자 의 셀 영역 을 나타내 는 평면도 이 다 . 도 20 a 내지 도 20 g 는 본 발명 의 실시 예 들 에 따른 미세 패턴 형성 방법 을 이용 하 여 DRAM 소자 를 형성 하 는 방법 을 나타내 는 단면도 들 로서 , 도 19 의 Ⅰ - Ⅰ ', Ⅱ - Ⅱ ' 및 Ⅲ - Ⅲ ' 선 을 따라 자른 단면 들 및 주변 회로 영역 의 단면 을 나타낸다 .