전술 한 본 발명 은 다수 의 메모리 뱅크 구조 를 갖 는 반도체 메모리 소자 에서 다수 의 메모리 뱅크 에 로우 어드레스 신호 를 전달 하 는 경우 뱅크 그룹 선택 신호 에 응답 하 여 다수 의 메모리 뱅크 중 실제 로우 어드레스 가 전달 되 는 뱅크 의 개수 를 선택 적 으로 제어 함 으로써 로우 어드레스 신호 를 전달 하 기 위해 소모 되 는 전류 의 양 을 감소 시킬 수 있 는 효과 가 있 다 .