도 2 에 나타낸 것 처럼 , 본 발명 에 따른 트랜지스터 ( 20 ) 는 소스 영역 ( 24 s ) 과 드레 인 영역 ( 24 d ) 이 형성 된 활성 영역 ( 24 ) 이 게이트 도체 ( 22 ) 와 교차 하 며 , 게이트 도체 ( 22 ) 는 게이트 접속 부 ( 23 ) 를 통해 외부 와 전기 적 으로 연결 되 고 , 소스 영역 ( 24 s ) 은 소스 접속 부 ( 25 ) 를 통해 , 드레 인 영역 ( 24 d ) 은 드레 인 접속 부 ( 27 ) 를 통해 외부 와 접속 하 도록 구성 된 MOS 트랜지스터 이 다 .