또한 , 상기 LVDS 출력 단 은 , 홀수 라인 ( odd ) 에 영상 신호 를 뿌려 주 는 LVDS 제 1 출력 단과 , 짝수 라인 ( even ) 에 영상 신호 를 뿌려 주 는 LVDS 제 2 출력 단 을 포함 한다 . 또한 , 듀얼 기능 또는 쿼드 기능 을 선택 하 는 D / Q 선택 신호 에 따라 FPGA 의 듀얼 기능 또는 쿼드 기능 동작 이 수행 되 며 , 상기 D / Q 선택 신호 가 하이 ( High ) 일 때 는 상기 듀얼 기능 으로 , 로우 ( Low ) 일 때 는 상기 쿼드 기능 으로 상기 FPGA 구동 된다 .