본 발명 은 리 프레쉬 모드 에서 액티브 동작 이후 프리 차지 동작 을 수행 하 기 위한 비트 라인 감지 증폭기 의 프리 차지 제어 회로 에 관한 것 이 다 . 이 회로 는 , 소정 의 전위 레벨 을 갖 는 기준 신호 ( REF ) 를 제공 하 는 기준 신호 발생 부 ( 100 ) ; 기준 신호 ( REF ) 와 메모리 셀 의 저장 노드 로부터 인가 된 비교 신호 ( CST ) 를 비교 하 여서 비교 신호 ( CST ) 의 전위 레벨 이 기준 신호 ( REF ) 의 전위 레벨 보다 낮 을 때 노드 ( ND 2 ) 의 전위 를 로우 레벨로 하강 시키 고 , 비교 신호 ( CST ) 의 전위 레벨 이 기준 신호 ( REF ) 의 전위 레벨 이상 으로 될 때 노드 ( ND 3 ) 의 전위 를 로우 레벨로 하강 시키 는 비 교부 ( 200 ) ; 및 노드 ( ND 3 ) 의 전위 를 갖 는 신호 를 프리 차지 진입 시점 을 결정 하 는 로우 액티브 신호 ( TRAS ) 로 출력 하 는 출력 부 ( 300 ) ; 를 포함 한다 .