전술 한 문제점 을 감안 하 여 본 출원인 은 다수 의 테스트 단자 편 이 나란히 배열 된 커넥터 편 을 갖 는 테스트 보드 를 채택 함 으로써 하이 픽스 보드 의 개재 없이 수평 방향 에서 직접 테스트 보드 와 접촉 하 여 테스트 를 할 수 있 도록 하 고 , 이 에 따라 적 은 공간 을 차지 하 면서 도 많 은 수 의 반도체 디바이스 를 동시 에 테스트 할 수 있 도록 한 반도체 디바이스 테스트 시스템 을 2006 년 특허 출원 제 112753 호 ( 이하 ' 선행 발명 1 ' 이 라 한다 ) 로 출원 한 바 있 다 . 본 출원인 은 또한 선행 발명 1 로 제안 한 반도체 디바이스 테스트 시스템 에서 테스트 보드 와 테스트 헤드 의 커 넥 팅 방식 을 상하 로 탄력 적 으로 신축 되 는 포고 핀 에 의해 구현 함 으로써 그 구조 가 간단 할 뿐 만 아니 라 수많 은 반복 테스트 에 도 불구 하 고 그 접촉 불량 이 발생 하 지 않 도록 한 커 넥 팅 장치 도 2006 년 특허 출원 제 134953 호 ( 이하 ' 선행 발명 2 ' 라 한다 ) 로 출원 한 바 있 다 .