도 7 을 참조 하 면 , 일실 시예 에 따른 메모리 시스템 의 스왑 제 어부 는 적어도 하나 이상 의 관통 실리콘 비아 ( through silicon via ; TSV ) 채널 을 통해 서로 연결 된 복수 의 레이어 중 제 1 스왑 버퍼 ( 711 ) 가 구비 된 제 1 레이어 ( 710 ) 와 제 2 스왑 버퍼 ( 721 ) 가 구비 된 제 2 레이어 ( 720 ) 간 의 데이터 스왑 ( data swap ) 여부 를 결정 하 고 , 결정 여부 에 따라 제 1 레이어 ( 710 ) 와 제 2 레이어 ( 720 ) 에 구비 된 스왑 데이터 의 이동 을 제어 하 는 제어 커맨드 를 생성 할 수 있 다 .