계속 해서 , 본 발명 의 제 2 실시 형태 에 대해서 , 상술 한 산화 실리콘 막 을 게이트 산화 막 으로서 사용 하 는 경우 에 대해 설명 한다 . 이 게이트 산화 막 에서 는 , 산화 실리콘 막 과 하층 측 의 실리콘 층 [ 웨이퍼 ( W ) ] 과 의 사이 에서 의 계면 의 평탄 성 이 높 은 것 이 특히 중요 하 며 , 한편 통상 의 CVD ( Chemical Vapor Deposition ) 나 ALD ( Atomic Layer Deposition ) 또는 MLD ( Molecular Layer Deposition ) 에 의해 성막 한 산화 실리콘 막 은 , 도 19 에 도시 한 바 와 같이 , 평탄 성 이 열 산화 막 등 에 비해 나쁜 경우 가 있 다 . 따라서 , 실리콘 으로 이루어지 는 하층 막 과 , 당해 하층 막 의 상층 측 의 산화 실리콘 막 과 의 사이 의 계면 에 대해서 양호 한 평탄 성 을 얻 을 수 있 는 성막 방법 에 대해 이하 에 설명 한다 .