도 3 a 및 도 3 b 에 도시 된 바 와 같이 , 일반 적 인 탑 게이트 구조 의 트랜지스터 는 , 동일 층 에 소정 간격 으로 이격 되 어 ' I ' 형태 로 형성 되 는 소스 ( S ) 와 드레 인 ( D ) , 소스 ( S ) 와 드레 인 ( D ) 사이 에 형성 되 는 반도체 층 ( ACT ) , 소스 ( S ) , 드레 인 ( D ) 및 반도체 층 ( ACT ) 를 둘러싸 는 게이트 절 연막 ( GI ) , 게이트 절 연막 ( GI ) 상 에 반도체 층 ( ACT ) 의 적어도 일부 와 중첩 하 여 형성 되 고 , 일단 은 소스 ( S ) 와 적어도 일부 중첩 하 며 , 다른 일단 은 드레 인 ( D ) 과 적어도 일부 중첩 하 는 게이트 ( G ) 를 포함 하 여 이루어진다 .