실시 예 로서 , 동일 한 행 에 배열 된 셀 스트링 들 의 소스 선택 트랜지스터 들 은 행 방향 으로 신장 되 는 소스 선택 라인 에 연결 되 고 , 상이 한 행 에 배열 된 셀 스트링 들 의 소스 선택 트랜지스터 들 은 상이 한 소스 선택 라인 들 에 연결 된다 . 도 4 에서 , 제 1 행의 셀 스트링 들 ( CS 11 ~ CS 1 m ) 의 소스 선택 트랜지스터 들 은 제 1 소스 선택 라인 ( SSL 1 ) 에 연결 되 어 있 다 . 제 2 행의 셀 스트링 들 ( CS 21 ~ CS 2 m ) 의 소스 선택 트랜지스터 들 은 제 2 소스 선택 라인 ( SSL 2 ) 에 연결 되 어 있 다 .