지금 까지 설명 해 온 본 실시 형태 에 따른 상변화 메모리 에서 의 동작 에 대해서 , 이하 에 설명 한다 . 도 13 은 , 초기 화 동작 의 예 를 나타내 고 있 다 . 접지 전압 VSS 로 되 어 있 는 커맨드 래치 기동 신호 CLE 를 하이 레벨 로 구동 하 고 , 하이 레벨 로 되 어 있 는 칩 기동 신호 CEB 및 어 드레스 래치 기동 신호 ALE 를 로우 레벨로 구동 한다 . 이 후 , 제 1 초기 화 커맨드 신호 IN 1 을 입출력 선 I / Ox ( x = 0 ∼ 7 ) 를 통하 여 입력 하 면 , 라이트 기동 신호 WEB 의 상승 엣지 에 의해 , 제 1 초기 화 커맨드 신호 IN 1 이 상변화 메모리 칩 에 공급 된다 . 다음 으로 , 또한 하이 레벨 로 되 어 있 는 커맨드 래치 기동 신호 CLE 를 로우 레벨 , 로우 레벨 로 되 어 있 는 어드레스 래치 기동 신호 ALE 를 하이 레벨 로 각각 구동 하 여 , 컬럼 어드레스 와 로우 어드레스 를 입력 한다 . 여기 서 , 컬럼 어드레스 는 , 도 7 에 도시 한 바 와 같이 0 ∼ 2111 번지 까지 있 으므로 , 12 비트 를 필요 로 한다 . 한편 , 어 드레스 를 입력 하 는 I / O 핀 은 , 도 1 에 도시 한 바 와 같이 8 개 만 있 으므로 , 12 비트 의 컬럼 어드레스 는 2 회 ( CA 1 , CA 2 ) 로 나누 어 순서 대로 입력 된다 . 마찬가지 로 , 로우 어드레스 는 도 8 에 도시 한 바 와 같이 19 비트 필요 로 하 므로 , 이 들 은 3 회 ( RA 1 , RA 2 , RA 3 ) 로 나누 어 순서 대로 입력 된다 . 이 들 어드레스 는 , 라이트 기동 신호 WEB 의 상승 엣지 에 의해 상변화 메모리 칩 에 공급 되 고 , 칩 내부 에서 는 어드레스 의 디코드 가 순차 적 으로 행해진다 . 또한 , 하이 레벨 로 되 어 있 는 어드레스 래치 기동 신호 ALE 를 로우 레벨 , 로우 레벨 로 되 어 있 는 커맨드 래치 기동 신호 CLE 를 하이 레벨 로 각각 구동 하 여 , 제 2 초기 화 커맨드 신호 IN 2 를 입출력 선 I / Ox ( x = 0 ∼ 7 ) 에 입력 한다 . 이 제 2 초기 화 커맨드 신호 IN 2 는 , 라이트 기동 신호 WEB 의 상승 엣지 에 의해 , 상변화 메모리 칩 에 공급 되 어 , 초기 화 동작 이 행해진다 . 또한 , 초기 화 동작 에서 , 하이 레벨 로 되 어 있 는 레디 / 비지 신호 RBB 는 로우 레벨로 구동 된다 .