상기 와 같 은 구성 을 가지 는 플 라즈 마 디스플레이 패널 에서 , 예 를 들 어 방전 을 위하 여 제 1 및 제 2 유지 전극 ( 121 a , 121 b ) 에 각각 1000 V 및 0 V 의 전압 이 인가 되 면 , 방전 셀 ( 114 ) 내부 에서 는 제 1 유지 전극 ( 121 a ) 에서 제 2 유지 전극 ( 121 b ) 으로 향하 는 전계 ( electric field ) 가 형성 된다 . 이러 한 전계 의 형성 으로 인하 여 제 2 베이스 전극 ( 125 b ) 으로부터 제 2 전자 방출 원 ( 126 b ) 으로 전자 들 이 유입 되 고 , 이렇게 유입 된 전자 들 은 제 2 산화 된 다공성 실리콘 층 ( 126 b ) 을 통과 하 면서 가속 되 어 방전 셀 ( 114 ) 내부 로 방출 된다 . 다음 으로 , 상기 제 1 및 제 2 유지 전극 ( 121 a , 121 b ) 에 각각 0 V 및 1000 V 의 전압 이 인가 된다면 , 제 1 전자 방출 원 ( 126 a ) 으로부터 가속 된 전자 들 이 방출 되게 된다 . 이 와 같이 , 본 실시 예 에 따른 표시 장치 는 제 1 및 제 2 전자 방출 원 ( 126 a , 126 b ) 이 가속 된 전자 들 을 방전 셀 ( 114 ) 내부 로 방출 하 여 전자 방출 특성 을 향상 시킴 으로써 구동 전압 을 낮출 수 있 고 , 또한 휘도 및 발광 효율 을 향상 시킬 수 있 다 .