레지스터 ( 63 ) 에 는 , 변경 전 의 리어 출력 의 음원 을 나타내 는 신호 ( D _ RD ) 가 보유 되 어 있 다 . 그리고 , 디코드 회로 ( 61 ) 로부터 출력 되 는 선택 신호 가 , 레지스터 ( 63 ) 의 데이터 입력 에 입력 되 고 있 다 . 또한 , AND 회로 ( 65 ) 에 는 , 리어 변경 인 에 이 블 신호 와 , 클록 신호 ( CLK ) 가 입력 되 고 있 고 , 그 출력 이 레지스터 ( 63 ) 의 클록 입력 에 입력 되 고 있 다 . 그리고 , 리어 출력 의 변경 이 행해질 때 에 는 , 리어 변경 인 에 이 블 신호 가 클록 신호 ( CLK ) 의 1 클록 동안 에 만 H 레벨 로 되 기 때문 에 , 예 를 들 면 클록 신호 ( CLK ) 가 L 레벨 로부터 H 레벨 로 변화 되 는 타이밍 에서 , 디코드 회로 ( 61 ) 로부터 출력 되 는 선택 신호 가 레지스터 ( 63 ) 에 받아들여진다 . 레지스터 ( 63 ) 도 , 레지스터 ( 62 ) 와 마찬가지 로 게이 티 드 클록 에 의해 구성 되 어 있 고 , 클록 신호 ( CLK ) 가 다음 에 L 레벨 로부터 H 레벨 로 변화 되 는 타이밍 에서 신호 ( D _ RD ) 가 변화 된다 . 한편 , 프론트 출력 의 변경 이 행해질 때 에 는 , 리어 변경 인 에 이 블 신호 가 L 레벨 로 되 어 있 기 때문 에 , 레지스터 ( 63 ) 에 보유 되 어 있 는 신호 ( D _ RD ) 는 변화 되 지 않 는다 .