이 를 보다 구체 적 으로 설명 하 면 , 도 3 c 에 도시 된 바 와 같이 , 제 1 도전 성 패턴 이 형성 된 하부 기판 ( 10 ) 을 덮 는 게이트 절 연막 ( 25 ) 상 에 PECVD , 스퍼터링 등 의 증착 방법 을 통해 비정질 실리콘 층 ( 34 a ) , n + 비정질 실리콘 층 ( 35 a ) 및 데이터 금속 층 ( 30 a ) 을 순차 적 으로 형성 한다 .