따라서 종래 와 같이 X 어드레스 와 Y 어드레스 중 하나 는 리 페어 된 어드레스 가 아니 어야 한다는 조건 을 만족 시킬 필요 가 없 으며 , 페일 비트 가 다수 존재 해도 리 페어 된 X 어드레스 및 Y 어드레스 를 모니터링 할 수 있 다 . 이 는 테스트 타임 이 감소 한다는 것 을 의미 하 며 , 이 에 따라 반도체 메모리 장치 의 테스트 비용 또한 줄일 수 있 다는 장점 이 있 다 .