읽 기 회로 의 구성 은 상술 한 구성 과 마찬가지 로 할 수 가 있 다 . 정보 의 읽 기에 있 어서 , 트랜지스터 ( 401 ) 를 온 상태 로 하 여 단자 ( A ) 에 전기 적 으로 접속 된 비트 선 ( BL ＿ q ) 의 전위 를 소정 의 전위 ( 예 를 들 면 , VBLH ) 로 한다 ( 프리 챠 지 ) . 다음 으로 , 제 1 워드 선 ( WL 1 ＿ k ) 의 전위 를 V 1 로 함 으로써 , 읽 기 대상 의 메모리 셀 ( 제 k 행 제 q 열 의 메모리 셀 ) 의 트랜지스터 ( 160 ) 및 트랜지스터 ( 162 ) 를 모두 온 상태 로 하 고 , 읽 기 회로 의 단자 ( A ) 에 전기 적 으로 접속 된 비트 선 ( BL ＿ q ) 의 전위 를 참조 전위 ( Vref ) 와 비교 한다 . 전술 한 바 와 같이 , 읽 기 대상 의 메모리 셀 ( 제 k 행 제 q 열 의 메모리 셀 ) 에 기억 된 정보 에 따라서 비트 선 ( BL ＿ q ) 의 전위 는 다르 다 . 따라서 , 읽 기 대상 의 메모리 셀 에 기억 된 정보 에 따라서 , " 센스 증폭 회로 ( 402 ) 는 "" High "" 또는 "" Low "" 를 출력 한다 . 여기 서 "," "" High "" 를 "" 1 """," "" Low "" 를 "" 0 "" 으로 하 면 ", 센스 증폭 회로 ( 402 ) 는 , " 메모리 셀 ( 190 ) 에 "" 1 "" 이 기억 되 어 있 었 을 경우 에 "" 1 "" 을 단자 ( D ) 로부터 출력 하 고 "," 메모리 셀 ( 190 ) 에 "" 0 "" 이 기억 되 어 있 었 을 경우 에 "" 0 "" 을 단자 ( D ) 로부터 출력 한다 . 이렇게 하 여 ", 읽 기 회로 는 메모리 셀 ( 190 ) 에 기억 된 정보 를 읽 어 낼 수 가 있 다 .