상기 제 1 콘 택 홀 ( 341 ) 및 제 2 콘 택 홀 ( 343 ) 을 포함 하 는 층간 절 연막 ( 340 ) 상 에 는 상기 제 1 콘 택 홀 ( 341 ) 을 통해 상기 제 1 반도체 층 ( 310 ) 의 소스 영역 ( 310 a ) 과 전기 적 으로 연결 된 소스 전극 ( 350 ) 이 형성 되 고 , 상기 제 2 콘 택 홀 ( 343 ) 을 통해 상기 제 1 반도체 층 ( 343 ) 의 드레 인 영역 ( 310 c ) 과 전기 적 으로 연결 된 제 1 드레 인 전극 ( 360 ) 이 형성 된다 .