도 12 및 도 14 를 함께 참조 하 면 , 비트 라인 들 에 결합 된 블 리더 다이오드 들 ( 300 ) 의 더미 저장 소자 들 ( 302 ) 은 다음 과 같이 이 들 의 저 저항 상태 에 비가역 적 으로 설정 될 수 있 다 . 워드 라인 들 은 도 12 에 도시 된 전압 들 을 여러 워드 라인 리드 들 에 인가 함 으로써 단계 ( 1402 ) 에서 약 2 . 5 V 까지 프리 차지 될 수 있 다 . 모든 워드 라인 들 은 워드 라인 블 리더 장치 들 ( 614 a , 614 b ) 및 블 리더 다이오드 들 ( 600 a , 600 b ) 을 통해 흐를 수 있 는 전류 에 의해 풀 업 된다 . 단일 장치 드라이버 NMOS 장치 들 ( 663 a , 663 b ) 의 바디 로 의 접합 누설 은 워드 라인 들 상 에서 약간 풀다운 한다 . 모든 비트 라인 들 은 비트 라인 드라이버 회로 ( 예 를 들 면 , 약 3 V ) 의 부분 들 에 인가 되 는 양 의 전압 보다 높 게 상승 하 지 않 을 것 이 며 따라서 어레이 내 메모리 셀 들 ( S , H , F , U ) 은 작동 되 지 않 는다 . 선택 된 컬럼 들 에 하나 이상 의 블 리더 다이오드 들 은 다음 단계 들 에서 더 상세히 설명 되 는 바 와 같이 블 리더 다이오드 ( 들 ) 에 저항성 소자 ( 302 ) 를 설정 하 기 에 충분 한 시간 동안 블 리더 다이오드 제어 NMOS ( 314 a ) 및 단일 장치 드라이버 PMOS ( 163 a ) 둘 다를 턴 온 함 으로써 영구 적 으로 저 저항 상태 에 설정 된다 . 단계 ( 1404 ) 에서 , 비트 라인 또는 일 그룹 의 비트 라인 들 은 도 12 에 도시 된 바 와 같이 양 의 비트 라인 선택 전압 ( 예 를 들 면 , 3 V ) 을 비트 라인 바이어스 발생기 ( 304 ) 로부터 트랜지스터 들 ( 163 a , 163 ') 의 소스 또는 드레 인 에 인가 하 고 비트 라인 디코더 ( 120 ) 로부터 접 지 전압 을 드라이버 및 제 어 장치 들 ( 163 a , 314 a ) 의 게이트 에 제공 함 으로써 선택 될 수 있 다 . 비트 라인 바이어스 발생기 ( 304 ) 의 출력 ( SELB ) 은 단일 장치 드라이버 PMOS 트랜지스터 들 ( 163 a ) 의 복수 의 예시 들 에 연결 된 복수 라인 버스 일 수 있 고 , 어레이 내 예시 된 복수 블 리더 다이오드 들 은 모두 가 단일 블 리더 장치 제어 NMOS 트랜지스터 ( 314 a ) 에 연결 될 수 있 다 . 단일 단계 ( 1404 ) 에서 하나 이상 의 출력 ( SELB ) 은 단계 ( 1404 ) 에서 하나 이상 의 블 리더 다이오드 ( 300 ) 를 설정 하 기 위해 비트 라인 선택 전압 을 드라이버 장치 들 ( 163 a ) 에 제공 할 수 있 다 . 따라서 블 리더 다이오드 제어 장치 ( 314 a ) 를 통해 흐르 는 총 전류 가 과도 하 지 않 고 각각 의 블 리더 다이오드 들 에 대한 설정 전류 를 억제 하 기 위해 몇몇 SELB 출력 들 에 접지 의 바이어스 를 제공 하 기 위해 비트 라인 선택 전압 에 SELB 출력 들 의 수 를 제한 하 기 위한 고찰 이 주어질 수 있 다 . 비트 라인 디코더 ( 120 ) 는 비 선택 된 컬럼 들 내 블 리더 장치 제어 NMOS 장치 ( 163 ') 을 선택 해제 하 여 제어 장치 ( 314 ') 를 턴 오프 하 기 위해 드라이버 장치 ( 163 ') 및 제 어 장치 ( 314 ') 에 약 - 3 볼트 의 음 의 전압 을 제공 한다 . 그럼으로써 비 선택 된 컬럼 들 내 블 리더 다이오드 들 ( 300 b ) 은 플로팅 하 며 설정 하 지 않 는다 . 단계 ( 1406 ) 에서 , 도 12 에 도시 된 바 와 같이 , - 3 V 의 음 의 전압 펄스 를 트랜지스터 들 ( 314 a ) 의 소스 들 또는 드레 인 들 에 인가 함 으로써 블 리더 다이오드 들 ( 300 a ) 의 더미 저장 소자 들 ( 302 ) 은 이 들 의 저 저항 상태 로 변환 될 수 있 다 . 판정 단계 ( 1408 ) 에서 , 비트 라인 바이어스 발생기 ( 304 ) 에 포함 된 검출 회로 는 또 다른 비트 라인 또는 일 그룹 의 비트 라인 들 상 에 더미 저장 물질 이 변환 된 상태 에 머물러 있 는지 를 판정 할 수 있 고 , 그러 하 다면 , 단계 ( 1404 ) 로 되돌 아 감 으로써 다음 비트 라인 들 또는 일 그룹 의 비트 라인 들 이 선택 된다 . 비트 라인 들 또는 그룹 들 의 비트 라인 들 을 선택 하 고 단계 들 ( 1404 , 1406 ) 의 설정 전압 펄스 를 인가 하 는 프로세스 는 모든 비트 라인 들 이 선택 되 고 블 리더 다이오드 들 의 더미 저장 소자 들 이 비가역 설정 동작 ( 즉 , " 판정 단계 ( 1408 ) = "" 아니 오 "") 에서 변환 될 때 까지 계속 된다 . "