여기 에서 , 피 시험 메모리 ( 500 ) 의 시험 에서 각각 의 논리 비 교부 ( 32 ) 가 가지 는 복수 의 매치 검출기 ( 50 ) 가운데 피 시험 메모리 ( 500 ) 의 스테이 터스 출력 단자 ( 504 ) 가 접속 된 입력 단자 ( 30 ) 에 접속 된 매치 검출기 ( 50 ) 는 도 1 또는 도 2 에 도시 된 매치 검 출부 ( 16 ) 로서 기능 한다 . 예 를 들 어 , 패턴 발생 부 ( 12 ) 는 시험 패턴 에 따라 피 시험 메모리 ( 500 ) 의 스테이 터스 출력 단자 ( 504 ) 가 접속 된 입력 단자 ( 30 ) 에 접속 된 논리 비교 회로 ( 40 ) 에 포함 되 는 매치 검출기 ( 50 ) 에 기대 값 을 공급 한다 . 더욱이 , 패턴 발생 부 ( 12 ) 는 해당 논리 비교 회로 ( 40 ) 에 포함 되 는 실렉터 ( 56 ) 에 매치 검출기 ( 50 ) 로부터 출력 된 신호 를 선택 시킨다 . 이 에 의해 , 스테이 터스 출력 단자 ( 504 ) 가 접속 된 입력 단자 ( 30 ) 에 접속 된 매치 검출기 ( 50 ) 는 매치 검 출부 ( 16 ) 로서 기능 할 수 있 다 .