즉 , 이제 , 설명 을 간단 하 게 하 기 위해서 , 도 8 의 송신 장치 ( 11 ) 를 구성 하 는 LDPC 인코더 ( 115 ) 가 출력 하 는 LDPC 부호 의 검사 행렬 이 , 예 를 들 어 도 201 에 도시 한 , 패리티 행렬 이 계단 구조 로 되 어 있 는 검사 행렬 H 라고 하 면 , 송신 장치 ( 11 ) 의 패리티 인터 리버 ( 23 ) 에서 는 , K + qx + y + 1 번 째 부호 비트 를 , K + Py + x + 1 번 째 부호 비트 의 위치 에 인터 리브 하 는 패리티 인터 리브 가 , 정보 길 이 K 를 60 으로 , 유닛 사이즈 P 를 5 로 , 패리티 길 이 M 의 약수 q ( = M / P ) 를 6 으로 , 각각 설정 하 여 행해진다 .