도 12 의 예 에 예시 된 바 와 같이 , 프로세싱 엘리먼트 ( 34 A ) 는 여러 컴포넌트 를 포함 할 수 도 있 다 . 이 들 컴포넌트 는 , 제 어 유닛 ( 280 ) , 산술 논리 유닛 ( ALU ; 282 ) , 멀티플렉서 ( 284 ) , 및 레지스터 ( 286 ) 의 세트 를 포함 할 수 도 있 지만 , 이 에 제한 되 지 않 는다 . 또한 , 프로세싱 엘리먼트 ( 34 A ) 는 VPS RAM 유닛 ( 46 A ) 에 대한 판독 인터페이스 선입 선출 ( FIFO ; 292 ) , VPS RAM 유닛 ( 46 A ) 에 대한 기록 인터페이스 FIFO , LFO ( 38 ) 에 대한 인터페이스 FIFO ( 296 ) , WFU ( 36 ) 에 대한 인터페이스 FIFO ( 298 ) , 합산 버퍼 ( 40 ) 에 대한 인터페이스 FIFO ( 300 ) , 및 합산 버퍼 ( 40 ) 에서 의 RAM 에 대한 인터페이스 FIFO ( 302 ) 를 포함 할 수 도 있 다 .