장치 ( 1 ) 가 복수 개 의 요부 ( 5 ) 들 을 포함 하 는 경우 에 , 그 각각 은 개별 의 전극 ( 21 ) 을 가지 고 , 전기 회로 ( 26 ) 는 각각 의 전극 ( 21 ) 에 대한 A / D 콘 버터 ( 47 ) 및 증폭기 회로 ( 41 ) 를 복제 하 여 각각 의 요부 ( 5 ) 로부터 병렬 적 인 신호 획득 을 허용 함 으로써 실질 적 으로 변형 된다 . 입력 증폭기 단계 ( 42 ) 가 스위치 인터 그 레이터 를 포함 하 는 경우 에 , 샘플 - 및 - 홀드 ( sample - and - hold ) 신호 를 취급 하 고 인터 그 레이터 신호 를 리셋 시키 는 디지털 제어 시스템 을 필요 로 한다 . 디지털 제어 시스템 은 피일 드 - 프로그래머 블 - 게이트 - 어레이 ( FPGA ) 상 에서 가장 통상 적 으로 구성 된다 . 또한 , 표준 통신 프로토콜 , 즉 , USB 및 이더넷 ( Ethernet ) 과 의 인터페이스 에 필요 한 , 프로세서 와 같 은 함수 및 로직 ( logic ) 을 포함 할 수 있 다 .