본 발명 의 실시 예 에 의하 면 , 상기 기판 ( A ) 은 150 mm 의 두께 로서 , 반도체 소자 영역 ( b 1 ) 은 약 0 . 6 μ m , 상기 메탈 접속 층 ( C ) 및 메탈 층 ( D , E , F ) 은 약 9 μ m 의 두께 로 형성 되 며 , 상기 메탈 층 영역 ( D , E , F ) 의 전면 혹은 일부 에 절 연막 ( G ) 이 형성 된다 .