본체 메모리 셀 어레이 ( 18 M _ 0 , … , 18 M _ n ) 에 는 , 디코더 ( 18 D _ 0 , … , 18 D _ n ) , 및 뱅크 스위치 ( 18 B _ 0 , … , 18 B _ n ) 가 각각 접속 되 어 있 다 . 본체 메모리 셀 어레이 ( 18 M _ 0 ∼ 18 M _ n ) 는 , 행렬 형상 으로 배열 된 복수 의 NOR 형 메모리 셀 로 구성 되 어 있 다 . NOR 형 메모리 셀 의 각각 은 , 제 어 게이트 와 부유 게이트 를 갖 는 불휘발성 의 메모리 셀 로 이루어지 고 , 기입 및 소거 ( 재 기입 ) 가능 하 다 . 디코더 ( 18 D _ 0 ∼ 18 D _ n ) 는 , 어 드레스 버퍼 및 카운터 ( 15 ) 로부터 출력 되 는 어드레스 를 디코드 하 고 , 상기 어 드레스 에 의해 지정 되 는 메모리 셀 을 본체 메모리 셀 어레이 ( 18 M _ 0 ∼ 18 M _ n ) 로부터 선택 한다 . 뱅크 스위치 ( 18 B _ 0 ~ 18 B _ n ) 는 , 전원 회로 ( 16 ) 로부터 공급 되 는 기입 전압 및 소거 전압 , 또는 판독 전압 을 본체 메모리 셀 어레이 ( 18 M _ n ) 에 공급 할지 의 여부 의 스위칭 을 행한다 . 뱅크 스위치 ( 18 B _ 0 ∼ 18 B _ n ) 는 , 또한 어 드레스 버퍼 및 카운터 ( 15 ) 로부터 출력 되 는 기입 및 소거 용 어드레스 , 또는 판독 용 어드레스 를 디코더 ( 18 D _ 0 ∼ 18 D _ n ) 에 공급 할지 의 여부 의 스위칭 을 행한다 . 또한 , 뱅크 스위치 ( 18 B _ 0 ∼ 18 B _ n ) 는 , 본체 메모리 셀 어레이 내 의 비트 선 에 접속 된 데이터 선 과 , 본체 리드 용 센스 앰프 ( 17 A ) , 또는 본체 베리 파이 용 센스 앰프 및 비교 회로 ( 17 B ) 를 접속 할지 의 여부 의 스위칭 을 행한다 .