본 발명 의 또 다른 실시 예 에 따른 메모리 시스템 은 , 제 1 채널 ( channel ) 의 제 1 경로 ( way ) 에 연결 되 며 각각 다수 의 제 1 메모리 블록 들 을 포함 하 는 다수 의 제 1 메모리 장치 들 과 , 상기 제 1 채널 의 제 2 경로 에 연결 되 며 각각 다수 의 제 2 메모리 블록 들 을 포함 하 는 다수 의 제 2 메모리 장치 들 과 , 제 2 채널 의 제 1 경로 에 연결 되 며 각각 다수 의 제 3 메모리 블록 들 을 포함 하 는 다수 의 제 3 메모리 장치 들 , 및 상기 제 2 채널 의 제 2 경로 에 연결 되 며 각각 다수 의 제 4 메모리 블록 들 을 포함 하 는 다수 의 제 4 메모리 장치 들 ; 상기 제 1 내지 제 4 메모리 블록 들 에 각각 에 대해 논리 - 물리 주소 변환 을 수행 하 여 제 1 내지 제 4 물리 주소 들 을 각각 출력 하 는 변 환부 ; 상기 제 1 메모리 블록 들 에 대한 액세스 동작 을 제어 하 는 제 1 액세스 제 어부 와 , 상기 제 2 메모리 블록 들 에 대한 액세스 동작 을 제어 하 는 제 2 액세스 제 어부 와 , 상기 제 3 메모리 블록 들 에 대한 액세스 동작 을 제어 하 는 제 3 액세스 제 어부 와 , 및 상기 제 4 메모리 블록 들 에 대한 액세스 동작 을 제어 하 는 제 4 액세스 제 어부 ; 상기 제 1 및 제 2 액세스 제 어부 에 대한 액세스 동작 을 제어 하 는 제 1 채널 제 어부 , 및 상기 제 3 및 제 4 액세스 제 어부 에 대한 액세스 동작 을 제어 하 는 제 2 채널 제 어부 ; 상기 제 1 및 제 2 메모리 장치 들 각각 에 포함 된 배드 블록 들 에 대응 하 는 제 1 채널 배드 물리 주소 들 과 상기 제 1 및 제 2 물리 주소 들 의 비교 결과 에 따라 상기 제 1 채널 제 어부 의 선택 과 함께 상기 제 1 및 제 2 액세스 제 어부 중 어느 하나 를 선택 하 여 상기 제 1 및 제 2 물리 주소 들 과 상기 제 1 채널 배드 물리 주소 들 을 대체 하 는 대체 물리 주소 들 중 어느 하나 를 전달 하 는 제 1 배드 블록 관리 부 ; 및 상기 제 3 및 제 4 메모리 장치 들 각각 에 포함 된 배드 블록 들 에 대응 하 는 제 2 채널 배드 물리 주소 들 과 상기 제 3 및 제 4 물리 주소 들 의 비교 결과 에 따라 상기 제 2 채널 제 어부 의 선택 과 함께 상기 제 3 및 제 4 액세스 제 어부 중 어느 하나 를 선택 하 여 상기 제 3 및 제 4 물리 주소 들 과 상기 제 2 채널 배드 물리 주소 들 을 대체 하 는 대체 물리 주소 들 중 어느 하나 를 전달 하 는 제 2 배드 블록 관리 부를 포함 할 수 있 다 .