본 명세서 에서 논의 된 트랜지스터 또는 트랜지스터 들 은 전계 효과 트랜지스터 ( FET ) 를 나타내 고 소스 , 드레 인 및 게이트 를 포함 하 는 3 단자 소자 를 포함 할 수 있 다 . 단자 들 은 도전체 들 , 예 를 들 어 , 금속 들 을 통해 그 외 다른 전자 구성 요소 들 에 연결 될 수 있 다 . 소스 및 드레 인 은 도전 성 일 수 있 고 과 도핑 된 , 예 를 들 어 , 축퇴 반도체 영역 을 포함 할 수 있 다 . 소스 및 드레 인 은 저 도핑 된 반도체 영역 또는 채널 에 의해 분리 될 수 있 다 . 채널 이 n - 타입 ( 즉 , 대부분 캐리어 가 전자 ) 이 면 , FET 는 n - 타입 FET 로 지칭 될 수 있 다 . 채널 이 p - 타입 ( 즉 , 대부분 캐리어 가 홀 ) 이 면 , FET 는 p - 타입 FET 로 지칭 될 수 있 다 . 채널 은 절연 게이트 산화물 로 캡 핑 될 수 있 다 . 채널 도전 성 은 게이트 에 전압 을 인가 함 으로써 제어 될 수 있 다 . 예 를 들 어 , 양 의 전압 또는 음 의 전압 을 각각 , " n - 타입 FET 또는 p - 타입 FET 에 인가 하 면 채널 이 도통 될 수 있 다 . 트랜지스터 는 트랜지스터 의 임계 전압 이상 의 전압 이 트랜지스터 게이트 에 인가 될 때 "" 온 "" 또는 "" 활성 화 "" 될 수 있 다 . 트랜지스터 는 트랜지스터 의 임계 전압 보다 미만 의 전압 이 트랜지스터 게이트 에 인가 될 때 "" 오프 "" 또는 "" 비 활성 화 "" 될 수 있 다 . "