도 2 g 에 도시 된 바 와 같이 , 부분 적 SOI 구조 가 형성 된 반도체 기판 ( 20 ) 상 에 공지 의 방법 으로 게이트 ( 26 ) 및 게이트 스 페이서 ( 27 ) 를 형성 한 후 , 소스 / 드레 인 이온 주입 을 수행 하 여 매몰 절 연막 ( 24 a ) 상부 의 반도체 기판 ( 20 ) 에 소스 / 드레 인 영역 ( 28 ) 을 형성 함 으로써 부분 적 SOI 구조 를 갖 는 트랜지스터 를 형성 할 수 있 다 . 이러 한 트랜지스터 는 종래 의 SOI 기판 상 에 형성 된 경우 와 동일 한 장점 , 즉 , 속도 및 집적도 가 우수 하 고 전력 소모 가 작 으며 단 채널 효과 가 개선 된 장점 을 가질 뿐 아니 라 , 트랜지스터 동작 시 열 방출 이 용이 하 다 .