도 12 에 도시 한 바 와 같이 , φ 2 와 / φ 2 는 모두 하이 ( High ) 레벨 인 전압 Vcc 와 로우 ( Low ) 레벨 인 GND 를 취할 수 있 는 클럭 신호 이 며 , 출력 타이밍 이 서로 중첩 되 지 않 도록 Vcc 가 출력 되 는 소위 2 상 ( 相 ) 클럭 이 다 . 이것 은 , 직렬 접속 된 MOS 트랜지스터 TR 1 ∼ TR 9 에 있 어서 , 인접 하 는 MOS 트랜지스터 TR 사이 의 도통 ( 導 通 ) 상태 를 차단 하 는 시간 을 마련 하 기 위함 이 다 . 이것 에 의해 , 노드 N 9 로부터 노드 N 1 을 향하 여 전하 가 역류 되 는 것 을 방지 할 수 있 다 . 그리고 , Vcc 로서 3 V ∼ 10 V 의 전압 을 사용 함 으로써 , 출력 전압 Vout 로서 10 V 이상 의 고전압 이 얻 어 진다 . 이 출력 전압 Vout 가 , 예 를 들 어 전압 VPGM 이나 VPASS 로서 이용 된다 . 또한 , 도 4 에 있 어서 , Vth 1 , Vth 2 , … , Vthi ( i 는 1 ∼ 9 의 정수 ) 는 각각 MOS 트랜지스터 TRi 의 임계 값 전압 이 다 . 또한 , 전원 전압 Vdd 는 예 를 들 어 1 V ∼ 4 V 이 며 , 본 NAND 형 플래시 메모리 ( 1 ) 에서 의 전원 전압 과 일치 시키 는 것 이 바람직 하 다 . 왜냐하면 , 일치 시킴 으로써 , 전원 임피던스 를 저감 시켜 출력 전압 의 변동 을 억제 할 수 있 기 때문 이 다 .