그 다음 에 , 절연 층 ( 138 ) 및 절연 층 ( 140 ) 에 CMP 처리 나 에칭 처리 를 행함 으로써 , 게이트 전극 ( 128 a ) 및 도전 층 ( 128 b ) 의 상면 을 노출 시킨다 ( 도 20 의 ( d ) 참조 ) . 여기 에서 는 , 게이트 전극 ( 128 a ) 및 도전 층 ( 128 b ) 이 일부 노출 될 때 까지 , 에칭 처리 를 행한다 . 당해 에칭 처리 는 , 드라이 에칭 을 이용 하 는 것 이 적합 하 지만 , 웨트 에칭 을 이용 해도 된다 . 게이트 전극 ( 128 a ) 및 도전 층 ( 128 b ) 의 일부 를 노출 시키 는 공정 에서 , 후 에 형성 되 는 트랜지스터 ( 162 ) 의 특성 을 향상 시키 기 위해서 , 절연 층 ( 136 ) , 절연 층 ( 138 ) , 및 절연 층 ( 140 ) 의 표면 은 가능 한 한 평탄 하 게 해 두 는 것 이 바람직 하 다 .