도 16 a 및 도 16 b 를 참조 하 면 , 상기 제 1 단위 상변화 메모리 소자 부분 ( c ) 의 제 2 절연 층 패턴 ( 308 a ) 및 제 1 상변화 층 스 페이서 ( 212 a ) , 상기 제 2 단위 상변화 메모리 소자 부분 ( d ) 의 제 3 절연 층 패턴 ( 308 b ) 및 제 2 상변화 층 스 페이서 ( 212 b ) , 및 제 1 내지 제 3 매몰 절연 층 ( 216 a , 216 b , 216 c ) 상 에 상부 전극 용 제 3 도 전막 ( 218 ) 을 형성 한다 .