최근 에 는 반도체 메모리 장치 에 입력 되 는 시스템 클럭 의 주파수 가 점점 더 높 아 지 고 있 다 . 시스템 클럭 의 주기 ( tCK ) 가 DDR 3 의 경우 에 는 1 . 25 ns ~ 2 . 5 ns 까지 사 용 한다 . 이 경우 시스템 클럭 의 1 / 2 tCK 는 0 . 75 ~ 1 . 25 ns 이 다 . 만약 딜레이 라인 ( 40 ) 에 구비 되 는 단위 딜레이 가 지연 시키 는 값 이 200 ps 라면 , 2 단의 단위 딜레이 에 의해 지연 되 는 지연 값 은 400 ps 가 된다 . 단위 딜레이 의 지연 값 이 증가 되 어 350 ps 정도 가 되 면 , 2 단의 단위 딜레이 는 700 ps 가 된다 . 이 경우 에 에 2 단의 단위 딜레이 를 사용 하 는 패스트 모드 로 지연 고정 동작 이 수행 되 면 한 번 에 지연 조정 되 는 값 이 거의 1 / 2 tCK 와 같 아 져 지연 고정 상태 가 되 지 못하 게 된다 . 이 경우 에 는 패스트 모드 로 동작 시키 지 않 도록 제어 할 필요 가 생기 는 것 이 다 .