또한 , 플라 즈 마 CVD 조건 의 차이 에 의한 결함 준위 밀도 의 차 는 질화규소 막 의 막 두께 가 10 ㎚ 인 경우 ( 시험 구분 C , D , G , H ) 에 비하 여 , 3 ㎚ 의 경우 ( 시험 구분 A , B , E , F ) 에서 현저히 나타났 다 . 또한 , 도 4 에 나타낸 바 와 같이 , 질화규소 막 의 막 두께 가 3 ㎚ 의 시험 구분 E 와 F 를 비교 하 면 , 플라 즈 마 CVD 조건 은 동일 하 여도 , 전처리 로서 HPM 처리 를 행하 고 , 실리콘 기판 의 표면 에 케미컬 옥사이드 SiO 2 층 을 형성 해 두 는 것 에 의해 , 큰 결함 준위 밀도 를 갖 는 질화규소 막 이 얻 어 지 는 것 이 시사 되 었 다 .