종래 에 는 셀 영역 에 캐 패 시터 의 플레이트 전극 또는 금속 배선 층 을 형성 할 때 플레이트 전극 용 물질 또는 금속 배선용 물질 을 사용 하 여 주변 회로 영역 에 퓨즈 를 함께 형성 하 였 다 . 플레이트 전극 물질 을 사용 하 여 퓨즈 를 형성 할 경우 , 캐 패 시터 가 실리콘 인 슐레이터 실리콘 ( Silicon Insulator Silicon ; SIS ) 구조 일 때 에 는 플레이트 전극 용 물질 로 폴리 실리콘 막 을 사용 하 기 때문 에 퓨즈 를 형성 하 기 가 용이 하 며 , 레이저 절단 후 고온 , 다습 조건 의 가혹 조건 테스트 ( High Accelerated Stress Test ; HAST ) 에서 도 퓨즈 의 산화 가 문제 되 지 않 았 다 . 그러나 , 반도체 소자 가 고집 적 화 되 어 소자 의 크기 가 줄어듦에 따라 캐 패 시터 의 정전 용량 확보 를 위해 고유 전 율 의 유전 물질 을 사용 하 는 메탈 인 슐레이터 메탈 ( Metal Insulator Metal ; MIM ) 구조 로 변경 됨 에 따라 , MIM 구조 의 캐 패시 터 에서 플레이트 전극 재료 로 사용 되 는 티타늄 나이트 라이드 ( TiN ) 또는 탄탈 륨 나이트 라이드 ( TaN ) 등 의 경우 HAST 에서 쉽 게 산화 되 어 크랙 ( crack ) 이 발생 하 는 문제 가 나타나 게 되 었 다 .