도 11 을 참조 하 면 , 본 발명 에 따른 반도체 소자 의 커패시터 는 , 반도체 기판 ( 200 ) 위 에 게이트 절 연막 ( 210 ) 을 개재 하 여 배치 되 는 폴리 실리콘 막 ( 225 ) 을 구비 한다 . 이 폴리 실리콘 막 ( 225 ) 은 커패시터 의 하부 전극 으로 사용 된다 . 폴리 실리콘 막 ( 225 ) 위 에 는 커패시터 유전체 막 ( 245 ) 이 배치 된다 . 커패시터 유전체 막 ( 245 ) 은 실리콘 질화 막 ( SiN ) 으로 형성 한다 . 경우 에 따라서 커패시터 유전체 막 ( 245 ) 은 , 옥사이드 막 및 질화 막 이 순차 적 으로 적층 되 는 ON ( Oxide / Nitride ) 구조 나 , 또는 하부 옥사이드 막 , 질화 막 및 상부 옥사이드 막 이 순차 적 으로 적층 되 는 ONO ( Oxide / Nitride / Oxide ) 구조 를 갖 도록 할 수 도 있 다 .