이러 한 어려움 들 은 기판 상 에 형성 되 는 전자 디바이스 들 의 전기 특성 들 에 일반 적 으로 영향 을 준다 . 예 를 들 어 , 자연 실리콘 산화물 막 들 이 노출 된 실리콘 함유 층 들 상 에 형성 될 때 , " 특히 금속 산화물 실리콘 전계 효과 트랜지스터 ( "" MOSFET "") 구조 들 의 프로세싱 동안 특정 문제점 이 발생 한다 . 실리콘 산화물 막 들 은 전기 적 으로 절연성 이 고 콘 택 전극 들 또는 상호 접속 하 는 전기 적 경로 들 과 의 계면 들 에서 바람직 하 지 않 은데 ", 그 이유 는 이 들 이 큰 전기 적 콘 택 저항 을 발생 시키 기 때문 이 다 . MOSFET 구조 들 에서 , 전극 들 및 상호 접속 경로 들 은 금속 실리사이드 층 을 생성 하 도록 베 어 ( bare ) 실리콘 상 에 내화 금속 ( refractory metal ) 을 증착 하 고 상기 층 을 어닐링 함 으로써 형성 되 는 실리사이드 층 들 을 포함 한다 . 기판 및 금속 사이 의 계면 에 있 는 자연 실리콘 산화물 막 들 은 금속 실리사이드 를 형성 하 는 확산 화학 반응 을 방해 함 으로써 실리사이드 층 의 구성 균 일도 를 감소 시킨다 . 이 는 결국 전기 적 콘 택 들 에서 의 과열 로 인한 낮 은 기판 수율 들 및 증가 된 고장 률 들 을 발생 시킨다 . 자연 실리콘 산화물 막 은 또한 기판 상 에 후속 하 여 증착 되 는 다른 CVD 또는 스퍼터링 된 층 들 의 접착 을 방해 할 수 있 다 .