본 발명 기술 적 사상 의 실시 예 에 따른 전자 장치 형성 방법 은 , 기판 상 의 층간 절연 층 내 에 하부 플러그 를 노출 하 는 홀 을 형성 하 는 단계 ; 상기 홀 의 측벽 상 에 스 페이서 를 형성 하 되 , 상기 스 페이서 의 상단 은 상기 층간 절연 층 의 상부 표면 보다 낮 은 레벨 에 형성 되 는 단계 ; 상기 홀 내 에 하부 전극 을 형성 하 되 , 상기 하부 전극 의 일부분 은 상기 스 페이서 의 상단 을 덮 도록 형성 되 는 단계 ; 및 상기 하부 전극 상 에 가변 저항 패턴 을 형성 하 는 단계 를 포함 할 수 있 다 .