제 1 마스크 공정 ( S 2 ) 에 의해 게이트 전극 , 게이트 라인 등 의 게이트 패턴 이 형성 되 고 , 제 2 마스크 공정 ( S 4 ) 에 의해 반도체 패턴 이 형성 되 고 , 제 3 마스크 공정 ( S 6 ) 에 의해 데이터 라인 , 소스 전극 등 의 소스 / 드레 인 패턴 이 형성 된다 . 그리고 적어도 한번 이상 의 마스크 공정 이 더 실시 됨 에 따라 박막 트랜지스터 어레이 기판 을 이루 는 박막 들 이 더 형성 된다 .