도 2 A 에 도시 된 QDRII 제어 중 재기 ( 212 ) 는 다수 의 판독 및 기록 포트 들 에 대해 QDRII 메모리 ( 204 ) 로 의 액세스 들 의 형태 로 트래픽 을 중재 하 기 위해 사용 될 수 도 있 다 . 일례 에서 , QDRII 제어 중 재기 는 다수 의 판독 및 기록 포트 들 을 프로세싱 할 수 도 있 다 . 포트 들 은 QDRII 제어 중 재기 ( 212 ) 로 시작 데이터 어드레스 , 안테나 ( 318 ) 수 및 다수 의 칩 x 2 샘플 들 을 제공 한다 . 다른 어 드레싱 수단 들 이 또한 사용 될 수 도 있 다 .