본 발명 은 고속 데이터 전송 패스 의 의 효율 적 인 검증 을 위하 여 반드시 필요 한 것 으로 , 패리티 에러 검출 기능 및 서 데스 ( SerDes ) 상태 모니터 와 제어 기능 과 데이터 패스 검증 기능 을 할 수 있 는 로직 을 기지국 을 구성 하 는 보드 내부 의 PLD 에 구현 함 으로써 전체 적 인 기지국 시스템 의 하드웨어 데이터 전송 패스 를 보다 쉽 고 정확 하 게 검증 할 수 있 다는 장점 이 있 다 .