상술 한 바 와 같이 , 패드 질화 막 패턴 ( 212 ) 을 이온 주입 을 위한 배리 어막 으로 이용 할 경우 , 종래 기술 에서 비정질 카본 막 을 배리 어 막 으로 이 용시 발생 하 는 문제점 을 개선 할 수 있 다 . 예 를 들 어 도 1 e 를 참조 하 면 , 종래 의 경우 비정질 카본 막 ( 118 ) 을 배리 어 막 으로 이용 하 면 , 2500 Å 이상 의 두꺼운 두께 로 증착 해야 하 므로 식각 에 대한 부담 이 따르 고 , 이 에 따라 식각 마진 부족 현상 이 발생 하 여 베 벌 식각 ( bevel etch ) 이 추가 되 면서 공정 의 수율 측면 에서 매우 불리 하 였 다 . 또한 반도체 기판 ( 100 ) 과 비정질 카본 막 ( 118 ) 이 직접 적 으로 접촉 함 에 따라 채널 형성 영역 에 오염 이 발생 할 수 있 어 소자 의 전기 적 특성 이 열화 될 수 있 다 . 이 에 따라 본 발명 에서 는 이온 주입 의 배리 어막 으로서 패드 질화 막 패턴 ( 212 ) 을 이용 함 에 따라 이러 한 문제점 을 방지 할 수 있 고 , 특히 상기 패드 질화 막 패턴 ( 212 ) 이 제 1 식각 공정 및 이 온주 입공 정시 배리 어막 역할 을 함께 함 으로써 공정 단계 가 감소 하 는 장점 이 있 다 .