또한 , 본 발명 의 반도체 소자 의 제조 방법 은 기판 상 에 필라 를 구비 하 는 복수 의 필라 구조물 을 형성 하 는 단계 ; 상기 필라 각각 의 외벽 을 에워싸 는 게이트 전극 을 형성 하 는 단계 ; 상기 게이트 전극 을 포함 한 필 라구 조물 사이 를 절연 시키 는 층간 절 연막 을 형성 하 는 단계 ; 상기 층간 절 연막 을 선택 적 으로 식각 하 여 상기 게이트 전극 중 이웃 하 는 게이트 전극 을 동시 에 노출 시키 면서 어느 한 방향 으로 연장 되 는 라인 형상 의 다 마신 패턴 을 형성 하 는 단계 ; 상기 노출 된 이웃 하 는 게이트 전극 중 어느 하나 의 게이트 전극 의 측벽 을 덮 는 절 연막 을 형성 하 는 단계 ; 및 상기 다 마신 패턴 내부 에 매립 되 어 연속 적 인 금속 막 형태 의 단일 막 구조 를 갖 고 , 상기 어느 하나 의 게이트 전극 과 이웃 하 는 다른 하나 의 게이트 전극 에 전기 적 으로 연결 되 는 워드 라인 을 형성 하 는 단계 를 포함 하 고 , 상기 절 연막 을 형성 하 는 단계 는 상기 다 마신 패턴 을 포함 한 전면 에 질화 막 을 형성 하 는 단계 ; 틸 트 이온 주입 에 의한 산소 이온 주입 을 통해 상기 질화 막 의 일부 를 산화 시키 는 단계 ; 및 상기 산화 된 부분 을 선택 적 으로 제거 하 여 상기 다 마신 패턴 의 일 측 측벽 에 상기 질화 막 을 잔류 시키 는 단계 를 포함 하 는 것 을 특징 으로 한다 .