도 1 에 나타낸 데이터 레지스터 ( DREG ) 는 , 도 3 에 나타낸 버스트 클록 ( BCLK ) 에 동기 하 여 독 출 데이터 ( RD 1 - RD 5 ) 를 출력 한다 . 그리고 , 독 출 데이터 ( RD 1 - RD 5 ) 는 , 독 출 레이턴 시 ( RL ) 에 대응 하 는 클록 신호 ( CLK ) 에 동기 하 여 데이터 단자 ( DQ ) 에 출력 된다 ( 도 7 ( g ) ) .