뉴로 모 픽 시스템 ( 100 ) 과 마찬가지 로 , 본 발명 의 실시 예 에 따른 기억 장치 ( 200 ) 는 워드 라인 ( 220 ) 과 비트 라인 ( 240 ) 이 교차 하 는 연결 교차점 에 마련 되 는 각 메모리 셀 ( 260 ) 이 복수 의 메모리 소자 ( 262 , 264 , 266 , 268 ) 가 병렬 적층 된 구조 로 제공 될 수 있 다 .