전형 적 인 설계 에서 , 판독 데이터 는 , 메모리 에 의해 연관 된 판독 커맨드 의 수신 에 대하 여 알려진 타이밍 을 갖 는 메모리 에 의해 제공 된다 . 알려진 타이밍 은 판독 레이턴 시 정보 ( RL ) 에 의해 정의 된다 . 유사 하 게 , 기입 데이터 는 , 메모리 에 의해 연관 된 기입 커맨드 의 수신 에 대하 여 알려진 타이밍 을 갖 는 메모리 에 의해 수신 된다 . 알려진 타이밍 은 기입 레이턴 시 정보 ( WL ) 에 의해 정의 된다 . RL 정보 와 WL 정보 는 전형 적 으로 시스템 클록 신호 CK 및 CKF 의 클록 사이클 의 수 에 의해 정의 된다 . 예 를 들 어 , RL 정보 는 시스템 클록 신호 tCK 의 18 개 클록 사이클 의 RL 을 정의 할 수 있 다 . 결과 적 으로 , 판독 데이터 는 , 메모리 에 의해 판독 커맨드 가 수신 된 후 18 개 의 tCK 로 메모리 에 의해 제공 된다 . RL 정보 와 WL 정보 는 메모리 제어기 에 의해 메모리 에 프로그래밍 될 수 있 다 .