) 으로 지칭 되 는 등 가 수 를 실현 하 는 데 사용 되 는 이진 값 들 에 대응 한다 . 회로 ( 982 ) 는 자체 - 바이어스 된 , 넓 은 - 스윙 캐스 코드 미러 이 다 . 회로 ( 982 ) 내 전류 ( 984 ) 는 디지털 제 어식 미러 분기 들 내 에서 미러 링 된다 . 각 분기 는 ( 예 를 들 어 , 일회성 프로그램 가능 저장 요소 들 에 저장 된 ) 디지털 코드 의 대응 하 는 제어 비트 에 응답 하 여 대응 하 는 트랜지스터 에 의해 제어 된다 . 각 트랜지스터 가 켜져 있 는 경우 ( 즉 , D [ n ] =' 1 ' 이 고 게이트 전압 이 VDD 인 경우 ) 해당 분기 는 전류 를 전도 하 여 DC 전류 IDAC 에 기여 한다 . 각 트랜지스터 가 꺼져 있 는 경우 ( 즉 , D [ n ] =' 0 ' 이 고 게이트 전압 이 VSS 인 경우 ) 전류 는 해당 분기 를 통해 흐르 지 않 으며 해당 분기 는 DC 전류 IDAC 에 기여 하 지 않 는다 . 적어도 하나 의 실시 예 에서 , 트랜지스터 들 ( 986 , 988 , 990 , 및 992 ) 은 이진 가중 된다 . 예 를 들 어 , 트랜지스터 ( 986 ) 의 크기 는 S 986 이 고 , 트랜지스터 ( 988 ) 의 크기 는 S 988 이 고 2 ×S 986 과 같 고 , 트랜지스터 ( 990 ) 의 크기 는 S 990 이 고 4 ×S 986 과 같 으며 , 트랜지스터 ( 992 ) 의 크기 는 S 992 이 고 2 N - 1 ×S 986 와 같 다 . 따라서 , DC 전류 IDAC = DN×I 984 × ( S 986 / S 994 ) 이 며 , 여기 서 I 984 는 전류 소스 ( 984 ) 에 의해 회로 ( 982 ) 에 제공 되 는 전류 이 다 . 다른 실시 예 들 에서 , 전류 출력 디지털 - 대 - 아날로그 변환기 ( 1504 ) 를 싱 킹 전류 디지털 - 대 - 아날로그 변환기 로서 구현 하 는 대신 에 , 보완 회로 설계 가 전류 출력 디지털 - 대 - 아날로그 변환기 ( 1504 ) 를 선택 가능 한 양 의 전류 ( 즉 , DC 전류 IDAC ) 를 n 형 전류 미러 내 로 소 싱하 는 p 형 트랜지스터 들 의 어레이 를 사용 하 는 소 싱 디지털 - 대 - 아날로그 변환기 로서 구현 한다 . n 형 전류 미러 는 공통 모드 전압 발생기 로부터 오프셋 저항기 ( 980 ) 를 통해 접지 로 흐르 는 전류 의 미러 링 된 버전 을 싱 킹 한다 .