다음 으로 , 도 1 c 에 도시 한 바 와 같이 , 반도체 기판 ( 10 ) 내 에 각각 n - 및 p - 도 펀트 를 이용 한 LDD ( Light Doped Drain ) 이온 주입 공정 을 실시 하 여 각 게이트 전극 ( 40 p , 40 n , 40 d ) 의 폭 만 틈 서로 이격 된 n - 및 p - LDD 영역 ( 50 ) 을 형성 한다 . 그 다음 으로 반도체 기판 ( 10 ) 전면 에 절 연막 으로서 실리콘 질화 막 ( Si 3 N 4 ) 을 증착 하 고 이 를 건식 식각 하 여 게이트 전극 ( 40 p , 40 n , 40 d ) 의 양측 벽 에 스 페이서 ( 60 ) 를 형성 한다 . 그리고 반도체 기판 내 에 각각 n + 및 p + 도 펀트 를 이용 한 소스 / 드레 인 이온 주입 공정 을 실시 하 여 게이트 전극 ( 40 p , 40 n , 40 d ) 및 스 페이서 의 폭 만큼 서로 이격 된 n + 및 p + 소스 / 드레 인 영역 ( 70 ) 을 형성 한다 . 계속 해서 기판 전면 에 티타늄 을 증착 하 고 어 닐 처리 하 여 소스 / 드레 인 영역 ( 70 ) 위 에 티타늄 실리사이드 막 ( 80 ) 을 형성 한다 .