다음 에 , 도 10 에 도시 되 어 있 는 바 와 같이 , 대체 게이트 스택 ( 160 , 260 ) 이 트렌치 ( 52 ) ( 도 9 ) 내 에 형성 된다 . 각각 의 프로세스 는 도 18 에 도시 되 어 있 는 프로세스 흐름 ( 400 ) 에서 프로세스 ( 426 ) 로서 예시 되 어 있 다 . 게이트 스택 ( 160 ) 은 게이트 유전체 ( 156 ) 및 게이트 전극 ( 158 ) 을 포함 하 고 , 게이트 스택 ( 260 ) 은 게이트 유전체 ( 256 ) 및 게이트 전극 ( 258 ) 을 포함 한다 . 본 개시 내용 의 몇몇 실시 예 에 따르 면 , 각각 의 게이트 유전체 ( 156 , 256 ) 는 그 하부 부분 에 계면 층 ( Interfacial Layer : IL ) 을 포함 한다 . IL 은 돌출 반도체 핀 ( 126 ', 226 ') 의 노출면 상 에 형성 된다 . IL 은 돌출 반도체 핀 ( 126 ', 226 ') 의 열 산화 , 화학 적 산화 프로세스 , 또는 증착 프로세스 를 통해 형성 되 는 실리콘 산화물 층 과 같 은 산화물 을 포함 할 수 도 있 다 . 게이트 유전체 ( 156 , 256 ) 는 대응 IL 위 에 형성 된 고 - k 유전 층 ( 들 ) 을 또한 포함 할 수 도 있 다 . 고 - k 유전 층 은 하프늄 산화물 , 란탄 산화물 , 알루미늄 산화물 , 지르코늄 산화물 등 과 같 은 고 - k 유전 재료 를 포함 한다 . 고 - k 유전 재료 의 유전 상수 ( k - 값 ) 는 3 . 9 초과 이 고 , 약 7 . 0 초과 일 수 도 있 고 , 때때로 21 . 0 이상 일 수 도 있 다 . 고 - k 유전 층 은 컨 포 멀 층 ( conformal layer ) 으로서 형성 되 고 , 돌출 반도체 핀 ( 126 ', 226 ') 의 측벽 및 게이트 스 페이서 ( 38 ) 의 측벽 상 으로 연장 된다 . 본 개시 내용 의 몇몇 실시 예 에 따르 면 , 고 - k 유전 층 은 ALD , CVD , PECVD , 분자 빔 증착 ( Molecular - Beam Deposition : MBD ) 등 을 사용 하 여 형성 된다 .