즉 , 상기 소스 영역 ( 310 a ) , 듀얼 게이트 전극 ( 330 ) , 드레 인 영역 ( 310 c ) 이 단위 픽셀 ( P ) 내 에서 차지 하 는 면적 을 줄임 으로써 , 전체 적 으로 제 1 반도체 층 ( 310 ) 이 단위 픽셀 ( P ) 내 에서 차지 하 는 면적 을 줄일 수 있 기 때문 에 박막 트랜지스터 의 치수 를 대폭 줄일 수 있 다 .