도 10 을 참조 하 면 , 본 발명 의 실시 예 에 따른 공핍 형 트랜지스터 는 피형 웰 층 ( 26 ) 에 형성 된 절 연막 ( isolation ) ( 31 , 32 ) , 게이트 옥사이드 ( 22 ) 를 사이 에 두 고 피형 웰 층 ( 26 ) 위 에 형성 된 게이트 ( Gate ) ( 21 ) , 및 피형 웰 층 ( 26 ) 아래 에 배치 된 피형 - 에 피 층 ( 25 ) 을 갖 는다 . 도 10 에 도시 된 공핍 형 트랜지스터 는 N - 타입 채널 영역 ( 27 ) 을 갖 는다 . N - 타입 채널 영역 ( 27 ) 은 N 타입 으로 도핑 된 반도체 이 다 . N - 타입 채널 영역 ( 27 ) 은 게이트 ( 21 ) 아래 의 피형 웰 층 ( 26 ) 에 배치 된다 .