소스 및 드레 인 셀렉 트 트랜지스터 들 ( SST 및 DST ) 과 메모리 셀 들 ( MC 1 ~ MCn ) 은 서로 유사 한 구조 를 가질 수 있 다 . 예 를 들 면 , 소스 및 드레 인 셀렉 트 트랜지스터 들 ( SST 및 DST ) 과 메모리 셀 들 ( MC 1 ~ MCn ) 각각 은 채널 막 , 터널 절 연막 , 전하 트랩 막 및 블로킹 절 연막 을 포함 할 수 있 다 . 예 를 들 면 , 채널 막 을 제공 하 기 위한 필라 ( pillar ) 가 각 스트링 에 제공 될 수 있 다 . 예 를 들 면 , 채널 막 , 터널 절 연막 , 전하 트랩 막 및 블로킹 절 연막 중 적어도 하나 를 제공 하 기 위한 필라 가 각 스트링 에 제공 될 수 있 다 .