상기 적어도 한 제 1 PMOS 트랜지스터 는 복수 의 제 1 PMOS 트랜지스터 들 을 포함 하 며 , 각 제 1 PMOS 트랜지스터 는 상기 비트 라인 디코더 제어 리드 에 결합 된 게이트 , 다른 비트 라인 바이어스 발생기 회로 출력 에 결합 된 소스 또는 드레 인 중 적어도 하나 , 및 복수 의 비트 라인 들 의 다른 하나 에 결합 된 상기 소스 또는 상기 드레 인 중 다른 하나 를 가지 는 것 을 특징 으로 한다 .