도 4 b 및 도 5 b 를 참조 하 면 , 상기 복수 의 몰드 마스크 패턴 ( 540 ) 의 측벽 에 각각 스 페이서 ( 550 ) 를 형성 한다 . 상기 스 페이서 ( 550 ) 는 상기 제 1 메모리 셀 블록 영역 ( 400 A ) 으로부터 상기 접속 영역 ( 300 B ) 을 거쳐 상기 제 2 메모리 셀 블록 영역 ( 400 B ) 까지 연장 되 는 길이 에 걸쳐서 상기 복수 의 제 1 몰드 마스크 패턴 ( 542 ) 의 측벽 을 덮 는 복수 의 제 1 스 페이서 ( 552 ) 를 포함 한다 . 또한 , 상기 스 페이서 ( 550 ) 는 상기 메모리 셀 영역 ( 300 A ) 에서 상기 복수 의 제 2 몰드 마스크 패턴 ( 544 ) 의 측벽 을 덮 는 제 2 스 페이서 ( 554 ) 를 포함 한다 .