디 지트 라인 ( 215 ) 은 메모리 셀 ( 205 ) 을 감지 구성 요소 ( 250 ) 와 연결 하 는 전도성 라인 일 수 있 다 . 일부 아키텍처 에서 , 메모리 셀 ( 205 ) 은 액세스 동작 의 일부 동안 디 지트 라인 ( 215 ) 과 선택 적 으로 결합 될 수 있 다 . 예 를 들 어 , 워드 라인 ( 210 ) 및 메모리 셀 ( 205 ) 의 스위칭 구성 요소 ( 245 ) 는 메모리 셀 ( 205 ) 의 커패시터 ( 240 ) 및 디 지트 라인 ( 215 ) 을 선택 적 으로 결합 및 / 또는 분리 하 도록 구성 될 수 있 다 . 일부 아키텍처 에서 , 메모리 셀 ( 205 ) 은 디 지트 라인 ( 215 ) 과 전자 통신 ( 예 를 들 어 , 일정 ) 할 수 있 다 . 디 지트 라인 ( 215 ) 은 레벨 시프 터 회로 를 포함 할 수 있 는 기록 회로 와 결합 될 수 있 으며 , 여기 서 레벨 시프 터 회로 는 디 지트 라인 ( 215 ) 에 인가 되 고 및 / 또는 기록 동작 동안 디 지트 라인 ( 215 ) 으로부터 제거 되 는 전압 을 제어 할 수 있 다 .