도 1 은 종래 의 반도체 메모리 소자 의 소자 분리 막 을 설명 하 기 위한 사진 이 다 . 도 1 을 참조 하 면 , 반도체 기판 의 활성 영역 ( 10 ) 상 에 터널 절 연막 ( 12 ) , 플로팅 게이트 용 도전 막 ( 14 ) 및 소자 분리 마스크 패턴 ( 16 ) 이 순차 적 으로 적층 되 고 , 트렌치 의 내부 에 는 제 1 절 연막 ( 미 도시 ) 및 제 2 절 연막 ( 18 ) 이 형성 되 어 있 다 . 상술 한 바 와 같이 , 트렌치 의 상부 폭 을 넓히 는 식각 공정 으로 습식 식각 공정 을 실시 하 면 제 2 절 연막 ( 18 ) 의 막 질 이 불 균일 하 게 형성 된 영역 ( A ) 간 에 습식 률 차이 가 발생 할 수 있 다 . 또는 , 습식 식각 대신 건식 식각 공정 을 실시 하 는 경우 에 는 제 2 절 연막 ( 18 ) 에 포함 된 플루오린 ( flourine ) 과 터널 절 연막 ( 12 ) 이 결합 하 여 후속 프로그램 문턱 전압 이 저하 되 는 문제 가 발생 할 수 있 다 .