도 16 은 도 15 의 웰 영역 의 주요부 의 레이아웃 을 도시 하고 있 다 . 이 예 에서 는 , 탭 셀 ( TP ) 은 , 더미 메모리 셀 ( DMC 3 ) 의 외측 에 배치 되 지 않 는다 . 이 때문 에 , n 형 웰 영역 ( NW ) 및 p 형 웰 영역 ( PW ) 의 단부 는 , 예컨대 , 더미 메모리 셀 ( DMC 3 ) 의 단부 보다 약간 돌출 되 어 있 다 . 상술 한 도 12 와 마찬가지 로 , 도면 중 의 굵 은 실선 은 , 레이아웃 데이터 ( 설계 데이터 ) 를 나타내 고 있 다 . 굵 은 파선 으로 나타낸 원호 C 1 은 , 반도체 기판 에 실제로 형성 되 는 n 형 웰 영역 ( NW ) 의 형상 을 나타내 고 있 다 . 더미 메 모리 셀 ( DMC 3 ) 이 메모리 셀 어레이 ( ARY ) 의 외주 부 에 배치 되 는 경우 , n 형 웰 영역 ( NW ) 의 단부 와 더미 메모리 셀 ( DMC 3 ) 의 단부 는 비교 적 가까이 에 위치 한다 . 이 때문 에 , n 형 웰 영역 ( NW ) 의 단부 가 변형 된 경우 , 부하 트랜지스터 ( L 1 ) 의 소스 ( 본래 의 전압 은 VDD ) 와 p 형 웰 영역 ( PW ) ( GND ) 이 전기 적 으로 접속 될 우려 가 있 다 . 이것 을 방지 하 기 위해서 , 제 1 실시 형태 ( 도 12 ) 와 달리 , 더미 메모리 셀 ( DMC 3 ) 에 있 어서 , 부하 트랜지스터 ( L 1 ) 의 소스 에 접속 되 는 제 1 콘택트 는 배치 되 지 않 고 , 부하 트랜지스터 ( L 1 ) 의 소스 는 오픈 상태 ( open ) 가 된다 .