또한 , 본 명세서 에서 는 일례 로서 , 도 4 a 내지 도 4 h 에 도시 된 공정 순서 에 따르 고 있 으나 이 에 한정 되 는 것 은 아니 며 , 본 발명 의 공정 순서 는 본 발명 의 기술 사상 을 표현 할 수 있 는 한도 내 에서 그 선후 가 바뀌 어도 무방 하 다 . 예 를 들 어 , 도 4 d 이후 의 도 4 e 내지 4 g 에 도시 된 공정 순서 는 바뀌 어도 무방 하 다 . 즉 , 반도체 기판 상 에 하드 마스크 층 패턴 이 형성 된 후 , 결과물 상 에 셀 영역 은 오픈 시키 고 주변 회로 영역 은 덮 는 마스크 패턴 을 형성 하 고 노출 된 셀 영역 의 활성 영역 부분 만 을 식각 하 여 제 1 요 홈 부 를 먼저 형성 한다 . 이어서 , 마스크 패턴 을 제거 하 여 셀 영역 및 주변 회로 영역 을 노출 시킨 상태 에서 필드 산화 막 의 식각 을 수행 하 여 제 2 및 제 3 요 홈 부 를 형성 할 수 있 다 .