이상 , 이 실시 형태 에서 도 , 전술 한 실시 형태 와 동일 한 효과 를 얻 을 수 있 다 . 또한 , 이 실시 형태 에서 는 , 전원 전압 ( VDDQ ) 이 내부 전원 전압 ( VII ) 보다 높 은 동작 모드 ( MD 1 ) 에서 , 메인 입력 버퍼 ( MIN ) 로부터 의 출력 신호 를 레벨 시프 터 ( LSFT 1 ) 를 통과 시키 지 않 고 출력 함 으로써 , DRAM 의 소비 전력 을 삭감 할 수 있 으며 , 입력 버퍼 ( 10 A , 12 A , 22 A , 26 A ) 의 동작 속도 를 향상 시킬 수 있 다 .