본 발명 의 입출력 셀 ( 100 ) 은 종래 의 구동 회로 ( 20 ) 에 대응 되 는 제 1 구동 회로 ( 110 ) 와 별도 로 제 2 구동 회로 ( 120 ) 를 포함 하 며 , 제 2 구동 회로 ( 120 ) 를 구성 하 는 트랜지스터 PC 1 및 NC 1 의 게이트 는 , 제 1 구동 회로 ( 110 ) 의 게이트 와 는 달리 , 전원 전압 VDD 와 VPG ( > 0 ) 사이 또는 VNV ( > 0 ) 와 접지 사이 를 움직이 는 전압 신호 를 입력 으로 한다 . 또한 , 본 발명 의 입출력 셀 ( 100 ) 은 단자 ( 102 ) 의 신호 를 제 1 구동 회로 ( 110 ) 의 게이트 입력 과 연결 하 는 제 1 구 동단 ( 104 ) 과 별도 로 , 단자 ( 102 ) 의 신호 를 제 2 구동 회로 ( 120 ) 의 PMOS 트랜지스터 PC 3 의 게이트 입력 과 연결 하 는 제 2 구 동단 ( 106 ) 및 단자 ( 102 ) 의 신호 를 제 2 구동 회로 ( 120 ) 의 NMOS 트랜지스터 NC 3 의 게이트 입력 과 연결 하 는 제 3 구 동단 ( 108 ) 를 포함 한다 . 제 1 구 동단 ( 104 ) 은 종래 I / O 셀 ( 10 ) 과 마찬가지 로 , 전원 전압 과 접지 사이 에 직렬 로 연결 된 PMOS 트랜지스터 ( 도시 하 지 않 음 ) 와 NMOS 트랜지스터 ( 도시 하 지 않 음 ) 로 ( 즉 , 인버터 로 ) 구현 하 며 , 제 2 구 동단 ( 106 ) 은 종래 I / O 셀 ( 10 ) 과 달리 전원 전압 과 VPG 전압 사이 의 인버터 로 구현 하 고 , 제 3 구 동단 ( 108 ) 은 VNV 전압 과 접지 사이 의 인버터 로 구현 한다 .