그 다음 에 는 , 반도체 기판 ( 100 ) 전면 에 제 2 층간 절 연막 ( 미 도시 ) 을 형성 하 고 , 제 2 층간 절 연막 을 부분 식각 한 후 식각 영역 내 에 플러그 물질 을 매립 하 여 셀 영역 의 비트 라인 ( 176 ) 사이 의 영역 에 랜딩 플러그 ( 165 ) 와 연결 되 는 저장 전극 콘 택 플러그 ( 185 ) 를 형성 한다 . 이때 , 저장 캐 패 시터 예정 영역 에 는 제 1 저장 전극 콘 택 플러그 ( 160 ) 와 연결 되 는 제 2 저장 전극 콘 택 플러그 ( 180 ) 를 형성 한다 .