또한 , DDR 메모리 를 액세스 하 기 위한 데이터 및 제 어 신호 들 은 매우 높 은 주파수 로 동작 되 기 때문 에 , 안정 적 인 동작 을 위하 여 요구 되 는 타이밍 마진 이 매우 적 게 된다 . 따라서 , 사용자 보드 ( board ) 레벨 에서 타이밍 값 들 을 조정 하 여 DDR 메모리 의 타이밍 스펙 을 만족 시키 기 위해서 는 많 은 노력 과 비용 이 요구 된다는 문제점 이 있 었 다 .