도 2 에 따른 웨이크업 수신기 는 2 단 으로 구성 되 는데 , 첫 번 째 단 은 검파기 ( 200 ) , 비교기 ( 210 ) , 타이머 ( 220 ) 로 구성 되 어 있 고 , 두 번 째 단 은 저잡음 증폭기 ( LNA ) ( 230 ) , 검파기 ( 240 ) , 어 드레스 디코더 ( 250 ) 로 구성 되 어 있 다 . 도 2 에 나타난 웨이크업 수신기 의 동작 은 송 신단 에서 보내 는 강한 버스트 신호 를 감지 하 면 검파기 ( 200 ) 와 비교기 ( 210 ) 를 거쳐서 타이머 ( 220 ) 를 동작 시켜 2 번 째 단 에 전원 을 인가 하 고 데이터 신호 를 저잡음 증폭기 ( 230 ) 를 거쳐서 수신 하 는 모드 로 전환 시킨다 . 첫 번 째 단 에서 2 번 째 단의 데이터 를 수신 하 는 모드 로 전환 하 면 2 번 째 단 은 데이터 를 수신 한다 . 그러나 도 2 에 나타나 는 종래 의 수신기 는 검파기 ( 200 ) , 비교기 ( 210 ) , 타이머 ( 220 ) 로 구성 되 어 있 는 첫 번 째 단 에서 증폭기 를 사용 하 지 않 았 기 때문 에 전력 소모 가 작 다는 장점 을 갖 지만 , 강한 버스트 신호 에 대한 수신 감도 가 낮 고 , 검파기 를 2 개 이상 사용 하 여 칩 면적 이 커지 는 단점 을 가지 고 있 다 . 또한 첫 번 째 단의 검파기 는 다단 의 Zero - Bias Schottky Diode 로 구성 되 는 특수 소자 를 사용 함 으로써 , CMOS 공정 을 사용 한 집적화 의 어려움 이 있 다 .