제 1 실시 예 에서 는 먼저 , 도 1 a 에 나타낸 바 와 같이 실리콘 등 으로 이루어진 반도체 기판 ( 1 ) 의 표면 에 소자 분리 절 연막 ( 2 ) 을 형성 한다 . 소자 분리 절 연막 ( 2 ) 은 , 예 를 들 면 LOCOS ( local oxidation of silicon ) 법 또는 STI ( shallow trench isolation ) 법 에 의해 형성 한다 . 다음 , 소자 분리 절 연막 ( 2 ) 에 의해 획정 된 소자 영역 의 표면 에 P 형 불순물 ( 예 를 들 면 , 붕소 ) 이온 주입 을 행함 으로써 P 웰 ( 3 ) 을 형성 한다 . 그 다음 , P 웰 ( 3 ) 위 에 게이트 절 연막 ( 4 ) 및 게이트 전극 ( 5 ) 을 형성 한다 . 그 후 , P 웰 ( 3 ) 의 표면 에 N 형 불순물 ( 예 를 들 면 , 인 ) 이온 주입 을 행함 으로써 , 얕 은 불순물 확산 층 ( 6 ) 을 형성 한다 . 계속 해서 , 게이트 전극 ( 5 ) 의 옆쪽 에 사이드 월 절 연막 ( 7 ) 을 형성 한다 . 다음 , P 웰 ( 3 ) 의 표면 에 N 형 불순물 ( 예 를 들 면 , 비소 ) 이온 주입 을 행함 으로써 , 깊 은 불순물 확산 층 ( 8 ) 을 형성 한다 . 이 에 따라 , 트랜지스터 ( Tr ) 를 형성 한다 . 트랜지스터 ( Tr ) 의 채널 길이 는 특별 하 게 한정 되 지 않 지만 , 예 를 들 면 360 μ m 이 다 . 또한 게이트 절 연막 ( 4 ) 은 예 를 들 면 두께 가 6 nm ∼ 7 nm 인 실리콘 산화 막 이 고 , 게이트 전극 ( 5 ) 은 예 를 들 면 두께 가 50 nm 정도 인 아모르 포스 ( amorphous ) 실리콘 층 및 그 위 에 형성 된 두께 가 150 nm 정도 인 텅스텐 실리사이드 층 으로 구성 된다 . 또한 , 1 개 의 트랜지스터 ( Tr ) 에 는 2 개 의 불순물 확산 층 ( 8 ) 이 포함 되 어 있 지만 , 그 중 의 한쪽 은 다른 트랜지스터 ( Tr ) 와 공유 되 어 있 다 . 공유 된 불순물 확산 층 ( 8 ) 이 드레 인 을 구성 하 고 , 공유 되 지 않 은 불순물 확산 층 ( 8 ) 이 소스 를 구성 한다 .