따라서 , 최근 핀 트랜지스터 및 리세 스 트랜지스터 를 하나 의 셀 내 에 동시 에 구현 함 으로써 핀 트랜지스터 가 갖 는 전류 구동 능력 의 개선 효과 및 리세 스 트랜지스터 가 갖 는 정보 저장 시간 의 개선 효과 를 동시 에 달성 할 수 있 는 트랜지스터 구조 로 새 들 ( saddle ) 트랜지스터 가 개발 되 었 다 . 이러 한 새 들 트랜지스터 의 구조 는 대한민국 등록 특허 공보 제 0608377 호 , 대한민국 공개 특허 공보 제 2006 - 0113152 호 등 에 게재 되 어 있 다 .