도 1 에 도시 된 바 와 같이 , 본 실시 예 에 따른 플래시 메모리 ( 1 ) 는 예 를 들 어 , 단결정 실리콘 으로 구성 되 는 실리콘 기판 ( 2 ) 을 포함 한다 . 실리콘 기판 ( 2 ) 상 에 , 예 를 들 어 , 실리콘 산화물 ( SiO 2 ) 로 구성 되 는 복수 의 유전체 막 ( 3 ) 과 예 를 들 어 , 다 결정 실리콘 으로 구성 되 는 복수 의 전 극막 ( 4 ) 이 교대 로 적층 되 어 , 적층 체 ( 5 ) 를 형성 한다 . 전 극막 ( 4 ) 의 두께 는 예 를 들 어 , 50 nm 이상 이 다 . 전 극막 ( 4 ) 의 수 는 예 를 들 어 , 64 개 이 다 . 도 1 에서 는 , 도시 의 편의 상 , 적층 수 가 적 은 적층 체 ( 5 ) 를 나타내 고 있 다 . 전 극막 들 ( 4 ) 은 도 1 의 도시 에서 벗어난 부분 에서 , 콘택트 를 통해 서로 상이 한 상층 배선 에 접속 된다 . 적층 체 ( 5 ) 상 에 는 상층 유전체 막 ( 6 ) 이 제공 된다 .