도 3 에 도시 된 것 과 마찬가지 로 , 상기 워드 라인 들 ( WLn ) 양측 의 활성 영역 에 셀 트랜지스터 ( Tc ) 의 소오 스 / 드레 인 영역 ( 56 ) 이 형성 되 고 , 상기 접 지 선택 트랜지스터 ( Tg ) 의 드레 인 영역 은 인접 한 셀 트랜지스터 ( Tc ) 의 소오 스 / 드레 인 영역 과 공유 되 고 , 상기 스트링 선택 트랜지스터 ( Ts ) 의 소오 스 영역 은 인접 한 셀 트랜지스터 ( Ts ) 의 소오 스 / 드레 인 영역 과 공유 된다 . 상기 접 지 선택 트랜지스터 ( Tg ) 의 소오 스 영역 ( 58 s ) 들 은 상기 접지 선택 라인 ( GSL ) 과 평행 한 방향 으로 전기 적 으로 연결 되 고 , 상기 스트링 선택 트랜지스터 ( Ts ) 의 드레 인 영역 ( 58 d ) 에 는 비트 라인 콘 택 이 접속 될 수 있 다 .