예시 적 으로 , 각 낸드 스트링 ( NS ) 에서 메모리 셀 들 ( MC 1 ~ MC 6 ) 및 접지 선택 트랜지스터 ( GST ) 사이 에 하나 의 더미 메모리 셀 ( DMC ) 이 제공 되 는 것 으로 설명 되 었 다 . 그러나 , 각 낸드 스트링 ( NS ) 에서 메모리 셀 들 ( MC 1 ~ MC 6 ) 및 접지 선택 트랜지스터 ( GST ) 사이 에 제공 되 는 더미 메모리 셀 ( DMC ) 의 수 는 한정 되 지 않 는다 . 예 를 들 면 , 각 낸드 스트링 ( NS ) 에서 , 메모리 셀 들 ( MC 1 ~ MC 6 ) 및 접지 선택 트랜지스터 ( GST ) 사이 에 두 개 또는 그 이상 의 더미 메모리 셀 들 이 제공 될 수 있 다 .