제 1 내지 제 3 영역 ( A 1 , A 2 , A 3 ) 은 제 2 방향 으로 연장 되 는 복수 의 차단 부재 ( 200 ) 에 의해 수직 분할 되 어 , 제 1 내지 제 3 영역 ( A 1 , A 2 , A 3 ) 이 제 1 방향 을 따라 나란히 배열 될 수 있 다 . 일 실시 예 에서 , 소스 회로 보드 ( 140 ) 가 배치 되 는 제 4 영역 ( A 4 ) 은 생략 될 수 있 다 .