본 발명 의 일 실시 예 에 따른 메모리 장치 는 복수 의 워드 라인 들 및 복수 의 비트 라인 들 이 교차 하 는 지점 들 에 각각 배치 되 는 복수 의 메모리 셀 들 을 포함 하 는 메모리 셀 어레이 와 , 상기 복수 의 메모리 셀 들 중 에서 선택 메모리 셀 에 연결 된 선택 워드 라인 을 결정 하 고 , 제 1 시간 동안 상기 선택 워드 라인 에 제 1 바이어스 전압 을 입력 하 는 제 1 바이어스 회로 를 갖 는 제 1 디코더 회로 와 , 상기 선택 메모리 셀 에 연결 된 선택 비트 라인 을 결정 하 고 , 상기 제 1 시간 이후 의 제 2 시간 동안 상기 선택 비트 라인 에 제 2 바이어스 전압 을 입력 하 는 제 2 바이어스 회로 를 갖 는 제 2 디코더 회로 와 , 상기 제 2 시간 동안 상기 선택 워드 라인 및 상기 선택 워드 라인 이 아닌 비 선택 인접 워드 라인 을 플로팅 시키 는 컨트롤 로직 을 포함 하 고 , 상기 제 2 시간 동안 상기 선택 워드 라인 이 플로팅 되 는 시점 과 상기 비 선택 워드 라인 이 플로팅 되 는 시점 은 서로 다르 다 .