도시 한 바 와 같이 메모리 블록 ( 9 ) 은 , 복수 의 NAND 셀 을 갖 는다 . NAND 셀 의 각각 은 , 32 개 의 메모리 셀 트랜지스터 MT 0 ∼ MT 31 과 , 선택 트랜지스터 ST 1 , ST 2 를 포함 한다 . 이하 에서 는 , 설명 의 간결 화 를 위하 여 , 메모리 셀 트랜지스터 MT 0 ∼ MT 31 을 구별 하 지 않 는 경우 에 는 , 간단히 메모리 셀 트랜지스터 MT 라고 부르 는 경우 가 있 다 . 메모리 셀 트랜지스터 MT 는 , 반도체 기판 위 에 게이트 절 연막 을 개재 해서 형성 된 전하 축적 층 ( 예 를 들 면 ' 부유 게이트 ') 과 , 전하 축적 층 위 에 게이트 간 절 연막 을 개재 하 여 형성 된 제어 게이트 를 갖 는 적층 게이트 구조 를 구비 하 고 있 다 . 또한 ， 메모리 셀 트랜지스터 MT 의 개수 는 32 개 에 한하 지 않 고 , 8 개 나 16 개 이 어도 되 며 , 그 수 는 한정 되 는 것 은 아니 다 . 메모리 셀 트랜지스터 MT 는 , 인접 하 는 것 끼리 소스 , 드레 인 을 공유 하 고 있 다 . 그리고 , 선택 트랜지스터 ST 1 , ST 2 사이 에 , 그 전류 경로 가 직렬 접속 되 도록 하 여 배치 되 어 있 다 . 직렬 접속 된 메모리 셀 트랜 지스 터 MT 의 일단 측 의 드레 인 은 선택 트랜지스터 ST 1 의 소스 에 접속 되 고 , 타단 측 의 소스 는 선택 트랜지스터 ST 2 의 드레 인 에 접속 되 어 있 다 . 즉 NAND 셀 은 , 2 개 의 선택 트랜지스터 ST 1 , ST 2 와 , 이 들 사이 에 전류 경로 가 직렬 접속 된 복수 의 메모리 셀 트랜지스터 MT 를 포함 하 는 메모리 셀 군 을 구비 하 여 이루어진다 .