상기 의 목적 을 달성 하 기 위한 본 발명 의 일 측면 에 따르 면 , 제 1 표면 과 상기 제 1 표면 보다 낮 은 제 2 표면 을 갖 는 기판 , 상기 제 1 표면 과 상기 제 2 표면 사이 의 일정 깊이 를 갖 는 리세 스 패턴 , 상기 리세 스 패턴 에 하부 가 매립 된 게이트 , 상기 제 1 표면 에 형성 된 제 1 접합 영역 및 상기 제 2 표면 에 형성 된 제 2 접합 영역 을 포함 하 는 반도체 소자 를 제공 한다 .