일단 비교기 ( 2 ) 가 로우 사이드 트랜지스터 의 구동 기간 ( LSTDP ) 에서 오버 전류 신호 ( OC ) 를 생성 하 면 , 로우 사이드 트랜지스터 의 상기 구동 기간 ( LSTDP ) 은 도 3 의 구동 기간 ( OCP 1 ) 에 도시 된 바 와 같이 본 발명 의 논리 제어 회로 에 의해 즉시 종료 된다 . 한편 , 하이 사이드 트랜지스터 의 구동 기간 ( HSTDP ) 은 도 3 의 구동 기간 ( OCP 2 ) 에 도시 된 바 와 같이 본 발명 의 논리 제어 회로 에 의해 즉시 시작 된다 . 이러 한 상황 에서 , 조기 에 종료 되 는 상기 구동 기간 ( OCP 1 ) 은 로우 사이드 트랜지스터 의 원래 구동 기간 ( LSTDP ) 보다 명백 하 게 더 짧 다 . 하이 사이드 트랜지스터 ( Q 2 ) 의 상기 시작 된 구동 기간 ( HSTDP ) 은 로우 사이드 트랜지스터 ( Q 1 ) 의 앞서 종료 된 구 동 기간 ( OCP 1 ) 과 동일 하 도록 제어 되 고 , 이곳 에서 OCP 2 로서 지시 된다 . 예컨대 , 로우 사이드 트랜지스터 의 원래 구동 기간 ( LSTDP ) 의 시간 간격 이 10 ㎲ 이 지만 , 오버 전류 신호 가 9 ㎲ 에서 생성 되 고 , 그런 다음 에 로우 사이드 트랜지스터 의 구동 기간 ( LSTDP ) 이 9 ㎲ 로 감소 되 고 , 하이 사이드 트랜지스터 의 구동 기간 ( HSTDP ) 도 10 ㎲ 대신 에 9 ㎲ 로 감소 된다 . 로우 사이드 트랜지스터 ( Q 1 ) 를 통과 해 흐르 는 전류 가 로우 사이드 트랜지스터 의 다음 차례 의 구동 기간 ( LSTDP ) 에서 다시 검출 되 고 , 위 에서 - 전술 된 프로세스 가 반복 된다 .