제 2 증폭기 는 각각 의 복수 의 공간 적 으로 분산 된 최종 증폭기 단계 들 ( 196 , 197 , 198 ) 을 포함 하 며 , 그 각각 은 인 에 이 블 신호 에 응하 는 스위치 장치 { 예 를 들 어 , PMOS 트랜지스터 ( 176 ) } 와 직렬 인 공통 게이트 출력 드라이버 트랜지스터 { 예 를 들 어 , NMOS 트랜지스터 ( 126 ) } 를 포함 한다 . 공통 게이트 트랜지스터 들 ( 126 , 127 , 128 ) 각각 은 공유 된 제어 노드 ( 162 ) 에 결합 된 게이트 단자 , 및 증폭기 출력 노드 ( 152 ) 에 결합 된 드레 인 단자 를 구비 한다 . 이 증폭기 가 활성 화 되 었 을 때 , 노드 ( 174 ) 상 에 운반 된 / EN _ B 인 에 이 블 신호 가 활성 화 되 어 ( 예 를 들 어 , 이 경우 , 로우 ) 스위치 장치 들 ( 176 , 177 , 178 ) 각각 을 턴 온 시키 고 그럼 으로써 최종 증폭기 단계 들 ( 196 , 197 , 198 ) 각각 을 활성 화 한다 . 또한 , 노드 ( 122 ) 상 에 운반 된 EN _ B 신호 는 활성 화 되 어 차동 증폭기 회로 ( 120 ) 를 활성 화 한다 . 증폭기 출력 노드 ( 152 ) 는 노드 ( 123 ) 상 에 , 멀티플 렉터 ( 158 ) 를 통해 , 증폭기 입력 노드 ( 160 ) 에 운반 된 기준 전압 ( VREF _ B ) 와 비교 되 고 , 이 에 따라 , 공유 된 제어 노드 ( 162 ) 신호 ( 예 를 들 어 , 전압 ) 이 발생 된다 . 분산 된 PMOS 드라이버 트랜지스터 들 ( 126 , 127 , 128 ) 은 공통 게이트 구성 이 어서 , 출력 노드 ( 152 ) 전압 은 제어 노드 ( 162 ) 전압 ( 활성 화 되 었 을 때 ) 보다 높 게 된다 .