도 9 b 를 더 참조 하 면 , 도 9 a 에 도시 된 것 과 같이 , 제 2 프리 펄스 ( VPRE '') 를 제공 함 으로써 , 선택 스트링 ( 230 ) 의 부스 팅 된 채널 ( CHa ) 의 전하 를 비트 라인 방향 또는 공통 소스 라인 방향 으로 제거 함 으로써 , 선택 스트링 ( 230 ) 의 채널 ( CHa ) 의 전위 는 제 1 부 스팅 전압 ( VBOOSTa ) 에서 제 2 부 스팅 전압 ( VBOOSTa ') 으로 강하 될 수 있 다 . 이 에 따라 , 제 1 구간 ( A ) 에서 의 비 선택 비트 라인 ( BL < 1 >) 의 선택 스트링 ( 230 ) 에 포함 되 고 , 선택 워드 라인 ( WL < 1 >, Sel _ WL ) 에 연결 된 메모리 셀 ( 231 ) 의 게이트 전압 ( Sel _ WL _ V ) 과 제 1 부 스팅 전압 ( VBOOSTa ) 의 차이 ( G 1 ) 를 메모리 셀 ( 231 ) 의 게이트 전압 ( Sel _ WL _ V ) 과 제 2 부 스팅 전압 ( VBOOSTb ) 의 차이 ( G 1 ') 로 줄일 수 있 다 . 그 결과 , 선택 스트링 ( 230 ) 의 채널 ( CHa ) 의 전압 과 메모리 셀 ( 231 ) 의 게이트 전압 ( Sel _ WL _ V ) 간 의 차이 를 줄임 으로써 핫 캐리어 인젝션 을 방지 할 수 있 다 .