기존 의 반도체 소자 제조 방법 은 게이트 형성 을 위한 식각 공정 에서 게이트 절 연막 의 가장자리 부위 에 가해 지 는 플 라즈 마 손상 ( plasma damage ) 을 피할 수 없 다 . 이 는 핫 캐리어 ( hot carrier ) 효과 에 의한 게이트 절 연막 의 특성 저하 를 유발 할 수 있 으며 , 반도체 소자 의 신뢰 성 을 감소 시킨다 . 또한 , 저 농도 이온 주입 에 의하 여 형성 되 는 접합 ( junction ) 은 게이트 절 연막 아래쪽 으로 의 이온 확산 에 의하 여 부분 적 겹침 을 피할 수 없 다 . 이 는 게이트 유도 드레 인 누설 ( gate induced drain leakage ; GIDL ) 특성 을 악화 시키 고 기생 정전 용량 ( parasitic capacitance ) 을 발생 시켜 반도체 소자 의 성능 을 떨어뜨린다 .