도 14 ( a ) 및 도 14 ( b ) 를 참조 하 면 , 제 1 저항 변환 소자 ( 1400 _ 1 ) 는 도 6 에 도시 된 OR 게이트 에서 제 1 입력 값 ( A ) 대신 에 제 1 반전 입력 값 ( Ab ) 이 공급 되 는 구조 를 가진다 . 그러므로 , 제 1 저항 변환 소자 ( 1400 _ 1 ) 는 제 1 반전 입력 값 ( Ab ) 과 제 2 입력 값 ( B ) 에 대한 OR 연산 ( Ab OR B ) 을 수행 한다 . 제 2 저항 변환 소자 ( 1400 _ 2 ) 는 도 5 에 도시 된 AND 게이트 와 동일 한 구조 를 가진다 . 그러므로 , 제 2 저항 변환 소자 ( 1400 _ 2 ) 는 제 1 입력 값 ( A ) 과 제 2 입력 값 ( B ) 에 대한 AND 연산 ( A AND B ) 을 수행 한다 . 제 1 센스 앰프 ( 1490 _ 1 ) 는 제 1 단자 에 연결 된 제 1 저항 변환 소자 ( 1400 _ 1 ) 의 논리 연산 결과 ( Ab OR B ) 와 제 2 단자 에 연결 된 제 2 저항 변환 소자 ( 1400 _ 2 ) 의 논리 연산 결과 ( A AND B ) 의 반전 값 에 대한 논리 곱 을 수행 한다 . 그러므로 , 제 1 센스 앰프 ( 1490 _ 1 ) 의 출력 은 도 14 ( b ) 의 ANEXT 가 된다 .