일부 경우 들 에서 , 전자 메모리 디바이스 로 지칭 될 수 있 는 메모리 디바이스 는 , 코어 부분 , 경계 부분 들 및 제 어 회로 부분 을 포함 하 는 기판 층 으로서 , 상기 코어 부분 은 제 1 보더 ( border ) 및 상기 제 1 보더 에 대향 하 여 위치 된 제 2 보더 를 포함 하 고 , 상기 제 1 보더 는 제 1 경계 부분 에 인접 하 고 , 상기 제 2 보더 는 제 2 경계 부분 에 인접 하 고 , 상기 제 1 경계 부분 은 제 1 구성 을 갖 는 제 1 복수 의 디코더 들 을 포함 하 고 , 상기 제 2 경계 부분 은 제 2 구성 을 갖 는 제 2 복수 의 디코더 들 을 포함 하 고 , 상기 코어 부분 은 제 3 구성 을 갖 는 제 3 복수 의 디코더 들 을 포함 하 며 , 상기 제어 회로 부분 은 상기 제 1 복수 의 디코더 들 , 상기 제 2 복수 의 디코더 들 , 및 상기 제 3 복수 의 디코더 들 을 제외 될 수 있 는 , 상기 기판 층 ; 및 상기 기판 층 의 상기 제 1 경계 부분 및 상기 제 2 경계 부분 의 적어도 일부 및 상기 코어 부분 에 오버레이 하 는 메모리 셀 들 의 어레이 로서 , 상기 어레이 의 메모리 셀 들 은 복수 의 액세스 라인 들 을 통하 여 상기 제 1 복수 의 디코더 들 , 상기 제 2 복수 의 디코더 들 , 및 상기 제 3 복수 의 디코더 들 과 결합 되 는 , 상기 메모리 셀 들 의 어레이 를 포함 할 수 있 다 . 일부 경우 들 에서 , 제 1 복수 의 디코더 , 제 2 복수 의 디코더 및 제 3 복수 의 디코더 각각 은 복수 의 컬럼 디코더 를 포함 한다 . 일부 경우 들 에서 , 제 1 경계 부분 에 컬럼 디코더 는 제 1 경계 부분 에 오버레이 하 는 어레이 의 메모리 셀 과 관련 되 고 , 제 2 경계 부분 에 컬럼 디코더 는 제 2 경계 부분 에 오버레이 하 는 어레이 의 메모리 셀 과 관련 되 고 , 코어 부분 의 컬럼 디코더 는 코어 부분 에 오버레이 하 는 어레이 의 메모리 셀 과 관련 된다 . 일부 경우 들 에서 , 메모리 셀 들 의 어레이 의 활성 메모리 셀 은 제 1 액세스 라인 및 제 1 액세스 라인 에 수직 으로 연장 되 는 제 2 액세스 라인 에 결합 될 수 있 다 .