제 1 및 제 2 서브 픽셀 ( SP 1 , SP 2 ) 은 상기 제 1 게이트 라인 ( GL 1 ) 을 공유 하 며 제 1 화소 영역 ( P 1 ) 을 이룬다 . 상기 액정 패널 ( 202 ) 의 비 표시 영역 상 에서 상기 제 1 게이트 라인 ( GL 1 ) 은 제 1 트랜지스터 ( TR 1 ) 을 통해 상기 제 1 공통 전압 라인 ( VL 1 ) 과 연결 된다 . 또한 , 상기 제 1 게이트 라인 ( GL 1 ) 은 제 2 트랜지스터 ( TR 2 ) 를 통해 상기 제 2 공통 전압 라인 ( VL 2 ) 과 연결 된다 .