다음 , 도 6 d 와 도 7 e 에 도시 한 바 와 같이 , 상기 제 1 및 제 2 반도체 층 콘 택 홀 ( 133 , 135 ) 을 갖 는 층간 절 연막 ( 130 ) 위 로 제 2 금속 물질 을 증착 하 여 제 2 금속 층 ( 미 도시 ) 을 형성 하 고 , 이 를 패 터닝 함 으로써 상기 게이트 배선 ( 121 ) 과 교차 하 여 상기 화소 영역 ( P ) 을 정의 하 는 데이터 배선 ( 140 ) 을 형성 하 고 , 동시 에 상기 제 1 및 제 2 반도체 층 콘 택 홀 ( 133 , 135 ) 을 통해 상기 도핑 된 영역 의 반도체 층 ( 110 b ) 과 각각 접촉 하 며 서로 이격 하 는 소스 및 드레 인 전극 ( 142 , 144 ) 을 형성 한다 . 이때 , 소스 전극 ( 142 ) 은 상기 데이터 배선 ( 140 ) 자체 로 상기 반도체 층 ( 110 ) 과 중첩 하 는 부분 으로 이루어지 며 , 상기 드레 인 전극 ( 144 ) 은 스토리지 영역 ( StgC ) 까지 연장 하 여 그 하부 의 제 1 스토리지 전극 ( 129 ) 과 중첩 함 으로써 제 2 스토리지 전극 ( 146 ) 을 형성 한다 .