제 2 SR ( 424 _ 2 ) 는 클럭 신호 ( CLK 2 ) , 셋 신호 ( SETB 2 ) 및 리셋 신호 ( RESETB 2 ) 에 응답 하 여 기 저장 된 코드 값 을 쉬프 팅 하 되 에러 부호 신호 ( SIGN ) 에 따라 쉬프 팅 방향 을 제어 하 여 제 2 서브 풀 업 제 어 신호 ( IOUT 1 < 6 : 0 >) 를 출력 하 는 7 - bit 쉬프 트 레지스터 를 포함 할 수 있 다 . 이 때 , 도 10 에 도시 된 제 2 서브 풀 업 어레이 부 ( 170 _ 2 ) 가 로직 로우 레벨 에 응답 하 여 턴 온 되 는 PMOS 트랜지스터 들 로 구성 되 므로 , 제 2 SR ( 424 _ 2 ) 는 쉬프 팅 된 신호 를 최종 적 으로 반전 하 여 제 2 서브 풀 업 제 어 신호 ( IOUT 1 < 6 : 0 >) 로 출력 할 수 있 다 .