제 5 디 코딩 신호 생 성부 ( 150 ) 는 제 2 드라이버 제어 신호 입력단 ( S 2 ) 과 제 4 드라이버 제어 신호 입력단 ( S 4 ) 이 정 입력단 자 이 다 . 상기 제 5 디 코딩 신호 생 성부 ( 150 ) 는 부 입력단 자 인 제 1 및 제 3 드라이버 제어 신호 입력단 ( S 1 b , S 3 b ) 과 정 입력단 자 인 제 2 및 제 4 드라이버 제어 신호 입력단 ( S 2 , S 4 ) 를 구비 한다 . 상기 제 5 디 코딩 신호 생 성부 ( 150 ) 는 반전 된 제 1 드라이버 제어 신호 ( D 0 ) 와 제 2 드라이버 제어 신호 ( D 1 ) 를 상기 제 3 낸드 게이트 ( ND 3 ) 가 입력 받 고 , 반전 된 제 3 드라이버 제어 신호 ( D 2 ) 와 제 4 드라이버 제어 신호 ( D 3 ) 를 제 4 낸드 게이트 ( ND 4 ) 가 입력 받 으며 , 상기 제 3 및 제 4 낸드 게이트 ( ND 3 , ND 4 ) 의 출력 을 제 2 노아 게이트 ( NR 2 ) 가 입력 받 아 , 제 5 디 코딩 신호 ( DEC < 5 >) 를 출력 한다 . 이 와 같이 , 제 2 내지 제 4 디 코딩 신호 생 성부 ( 12 : 140 ) 및 제 6 내지 제 8 디 코딩 신호 생 성부 ( 160 : 180 ) 는 각각 의 정 / 부 입력단 자 의 배치 에 따라 각각 제 2 내지 제 4 디 코딩 신호 ( DEC < 2 : 4 >) 및 제 6 내지 제 8 디 코딩 신호 ( DEC < 6 : 8 >) 를 생성 한다는 것 을 쉽 게 이해 할 수 있 다 .