도 5 g 를 참조 하 면 , 상기 복수 의 제 1 영역 마스크 패턴 ( 572 A ) , 복수 의 제 2 영역 마스크 패턴 ( 572 B ) , 및 상기 제 2 마스크 라인 ( 574 ) 을 식각 마스크 로 하 여 상기 캡 핑 층 ( 532 ) 및 도전 층 ( 530 ) 을 식각 하 여 캡 핑 층 패턴 ( 532 a ) 및 도전 층 패턴 ( 530 a ) 을 형성 한다 . 상기 도전 층 패턴 ( 530 a ) 은 각각 상기 메모리 셀 영역 ( 300 A ) 의 제 1 메모리 셀 블록 영역 ( 400 A ) 및 제 2 메모리 셀 블록 영역 ( 400 B ) 에서 상호 평행 하 게 연장 되 는 복수 의 제 1 도전 라인 ( 312 ) 및 복수 의 제 2 도전 라인 ( 322 ) 과 , 상기 접속 영역 ( 300 B ) 에서 상기 복수 의 제 1 도전 라인 ( 312 ) 및 복수 의 제 2 도전 라인 ( 322 ) 과 각각 일체 로 형성 되 어 있 는 복수 의 제 1 콘 택 패드 ( 314 ) 및 복수 의 제 2 콘 택 패드 ( 324 ) 와 , 상기 접속 영역 ( 300 B ) 에서 상기 복수 의 제 1 콘 택 패드 ( 314 ) 및 복수 의 제 2 콘 택 패드 ( 324 ) 로부터 각각 연장 되 어 있 는 복수 의 제 1 더미 도전 라인 ( 316 ) 및 복수 의 제 2 더미 도전 라인 ( 326 ) 을 구성 한다 ( 도 3 참조 ) . 또한 , 상기 도전 층 패턴 ( 530 a ) 은 상기 상기 메모리 셀 영역 ( 300 A ) 의 제 1 메모리 셀 블록 영역 ( 400 A ) 과 상기 제 2 메모리 셀 블록 영역 ( 400 B ) 과 의 사이 에서 상기 복수 의 제 1 도전 라인 ( 312 ) 및 복수 의 제 2 도전 라인 ( 322 ) 과 평행 하 게 연장 되 는 스트링 선택 라인 ( SSL ) 을 구성 할 수 있 다 .