본 발명 은 복수 의 게이트 전극 사이 의 간격 을 최대한 확보 하 면서 게이트 전극 을 형성 하 기 위한 식각 공정 후 실시 되 는 재산 화 공정 에 의해 고 융점 금속 막 이 이상 산화 되 는 것 을 방지 할 수 있 는 반도체 소자 의 게이트 전극 형성 방법 을 제공 하 기 위한 것 으로 , 이 를 위해 본 발명 은 기판 상 에 게이트 절 연막 을 형성 하 는 단계 와 , 상기 게이트 절 연막 상 에 제 1 도 전막 을 형성 하 는 단계 와 , 상기 제 1 도 전막 상 에 상기 제 1 도 전막 보다 낮 은 비저항 을 갖 는 제 2 도 전막 을 형성 하 는 단계 와 , 상기 제 2 도 전막 을 식각 하 여 제 2 도 전막 패턴 을 형성 하 는 단계 와 , 상기 제 2 도 전막 패턴 의 양측 벽 에 보호막 을 형성 하 는 단계 와 , 상기 보호막 을 식각 장벽층 으로 하 여 상기 제 1 도 전막 을 식각 하 는 단계 와 , 상기 보호막 하부 의 상기 제 1 도 전막 을 식각 하 여 상기 제 2 도 전막 패턴 과 정렬 된 제 1 도 전막 패턴 을 형성 하 는 단계 를 포함 하 는 반도체 소자 의 게이트 전극 형성 방법 을 제공 한다 .