메모리 셀 어레이 ( MCA ) 는 복수 의 메모리 셀 ( 100 M ) , 하위 레벨 도전 라인 ( 111 ) 및 상위 레벨 도전 라인 ( 112 ) 을 포함 할 수 있 다 . 메모리 셀 ( 100 M ) 각각 은 워드 라인 ( 121 ) 및 수직 형 사이리스터 ( Vertical Thyristor , 100 V ) 를 포함 할 수 있 다 . 수직 형 사이리스터 ( 100 V ) 의 일부 측벽 에 워드 라인 ( 121 ) 이 위치 할 수 있 다 . 수직 형 사이리스터 ( 100 V ) 의 일 측 ( 또는 하 단부 ) 에 하위 레벨 도전 라인 ( 111 ) 이 접속 될 수 있 고 , 수직 형 사이리스터 ( 100 V ) 의 타 측 ( 또는 상단 부 ) 에 상위 레벨 도전 라인 ( 112 ) 이 접속 될 수 있 다 . 하위 레벨 도전 라인 ( 111 ) 은 소스 라인 의 역할 을 할 수 있 고 , 상위 레벨 도전 라인 ( 112 ) 은 비트 라인 의 역할 을 할 수 있 다 . 워드 라인 ( 121 ) 은 하위 레벨 도전 라인 ( 111 ) 보다 위 에 배치 될 수 있 고 , 상위 레벨 도전 라인 ( 112 ) 은 워드 라인 ( 121 ) 보다 위 에 배치 될 수 있 다 .