도 7 을 참조 하 면 , 제 1 소스 출력 인 에이블 신호 ( SOE ) 의 하이 논리 구간 과 스캔 펄스 ( GP ) 는 중첩 되 지 않 거나 매우 작 은 시간 동안 중첩 된다 . 이 때문 에 에이징 기간 과 , 에이징 기간 후 N 의 배수 번 째 프레임 기간 을 제외 한 나머지 프레임 기간 동안 액정 셀 ( Clc ) 은 스캔 펄스 ( GP ) 에 의해 TFT 가 턴 - 온 되 는 기간 동안 정극성 데이터 전압 ( + Vdata ) , 또는 부극 성 데이터 전압 ( - Vdata ) 을 충전 한 후 에 TFT 가 턴 - 오프 된 다음 , 스토리지 커패시터 ( Cst ) 에 의해 데이터 전압 ( + Vdata , - Vdata ) 을 유지 한다 .