그런데 , 반도체 소자 가 고집 적 화 됨 에 따라 게이트 패턴 간 간격 이 매우 좁 은 셀 영역 에서 는 게이트 스 페이서 층 을 얇 은 질화 막 으로 형성 시키 고 , 주변 회로 부 영역 에서 는 소자 의 누설 전류 를 줄이 기 위해 게이트 스 페이서 층 을 상대 적 으로 두껍 게 형성 시킬 목적 으로 질화 막 과 산화 막 의 이중 구조 로 형성 시킬 수 밖 에 없 었 다 .