도 12 는 본 발명 의 Single Gap 반투 과 액정 표시 장치 를 위한 하부 Array 기판 의 화소 도면 이 며 , 도 13 은 상부 기판 의 화소 도면 을 나타내 고 있 다 . 또한 도 14 에서 도 17 은 도 12 에 따른 상세 도면 을 나타내 고 있 다 . 도 12 에서 의 하부 Array 기판 의 화소 에서 와 같이 반사 와 투과 영역 이 한 화소 를 양분 하 고 있 고 , 또한 유기 레진 이 TFT ( 30 ) 을 덮 고 있 고 그 위 에 상대 전극 역할 을 수행 하 는 반사판 ( 2 ) 이 TFT 상 단부 를 덮 는 구조 를 가진다 . 뿐 만 아니 라 , 일반 적 인 기술 이 라 도시 되 어 있 지 는 않 지만 반사판 이 TFT 영역 및 Data bus line 과 Gate bus line 의 일부 혹은 전부 를 덮 도록 하 여 반사 개구율 을 극대 화 하 는 것 을 특징 으로 한다 . 각 layer 들 의 적층 을 통해 보다 상세히 설명 하 도록 하 겠 다 . Mo 혹은 Mo / Al / Mo , Al / Mo , AlNd , Cr , Cu 등 의 불 투명 도전체 를 이용 하 여 일반 적 으로 상업 화 된 방법 으로 Gate 전극 및 bus line ( 22 ) 을 형성 하 도록 한다 . 이후 Gate insulator ( 29 ) 를 대략 2000 ~ 5000 Å 사이 의 값 을 가지 도록 적층 하 여 Pattern 을 형성 하 고 , a - Si : H ( 20 ) 및 n + a - Si : H 층 , 즉 Channel 층 을 PECVD 등 을 이용 하 여 증착 한다 . 대략 a - Si : H 층 은 1000 ~ 3000 Å , n + a - Si : H 층 은 대략 300 ~ 1000 Å 정도 의 두께 를 가지 는 것 이 바람직 하 다 . 이후 적절 한 불 투명 메탈 을 이용 하 여 Source / Drain 전극 ( 25 ) 및 Data bus line ( 21 ) 을 대략 500 ~ 4000 Å 사이 를 가지 도록 형성 한다 . 이후 저유 전막 인 유기 Resin ( 31 ) 을 대략 4000 ~ 30000 Å 정도 로 Coating 하 고 , Half Tone Mask 를 이용 하 여 반사판 의 하단 부 는 대략 Embossing 의 평균 각도 ( α ) 가 3 ~ 20 도 사이 의 값 을 가지 도록 Embossing 을 형성 하 며 동시 에 도 16 에서 와 같이 하부 Source 전극 혹은 본 도면 으로 나타내 지 는 않 았 지 ㎛ 만 , Gate Pad 부 및 Data Pad 부등 혹은 외부 ESD 회로 영역 등 디스플레이 영역 이외 의 영역 에서 ITO 투명 전극 으로 외부 의 Single 을 Contact 하 고자 하 는 영역 에서 는 Resin 을 Open 하 도록 한다 . 이후 Passivation ( 3 ) 을 대략 1500 ~ 7000 Å 정도 로 적층 하 며 마찬가지 로 도 16 에서 와 같이 Source 전극 ( 25 ) 및 도면 으로 나타내 지 는 않 았 지만 Gate Pad 부 및 Data Pad 부등 혹은 외부 ESD 회로 영역 등 디스플레이 영역 이외 의 영역 에서 ITO 투명 전극 으로 Contact 하 고자 하 는 영역 , 하부 Resin Contact 영역 에 다시 Passivation 을 Open 하 도록 하 여 , 이후 의 ITO 화소 전극 ( 4 ) Pattern 시 이 부분 도 같이 Contact 되 도록 한다 . 그 다음 으로 는 반사 율 이 좋 은 Al 등 의 불 투명 메탈 전극 ( 2 ) 을 이용 하 여 반사판 및 상대 전극 을 대략 500 ~ 4000 Å 정도 의 박막 을 가지 도록 형성 한다 . 이 경우 TFT 영역 은 물론 , Gate bus line 과 Source bus line 등 을 모두 덮 도록 하 여 덮여 진 모든 부분 이 반사 역할 을 수행 하 도록 설계 하 여 반사 개구율 을 극대 화 할 수 있 다 . 또한 Open 되 어 져 있 는 Resin 영역 중 에 ITO 전극 을 Contact 시키 고자 하 는 노출 된 하부 Source 전극 및 디스플레이 영역 이외 의 Gate 및 Data Pad 부 , ESD 회로 부등 의 Metal 위 에 반사 메탈 전극 을 Overlap 되 도록 하 여 반사 전극 Pattern 형성 을 위한 Etching 시 나 혹은 이후 ITO Etchant 등 에 하부 의 Metal 이 유실 되 는 것 을 방지 하 도록 한다 . 이후 ITO 화소 전극 을 Pattern 시 에 는 반사 영역 은 Slit ( ITO 전극 이 남 아 있 는 영역 , 이후 로 는 Slit 으로 만 표현 한다 . ) 및 Bar ( ITO 전극 이 Open 된 영역 , 이후 로 는 Bar 로 만 표현 한다 . ) 를 형성 시 Slit 의 폭 ( w ) 는 대략 2 ~ 10 ㎛ 사이 의 값 을 가지 도록 하 며 , Bar 의 폭 ( l ) 은 대략 3 ~ 12 ㎛ 사이 의 값 을 가지 도록 한다 . 또한 액정 이 직교 되 어 있 는 편 광축 과 45 도 혹은 135 도 만큼 사잇각 을 가지 며 눕 도록 전극 을 135 도 혹은 45 도로 Pattern 하 며 , 반사 부 의 액정 의 눕 는 방향 이 투 과부 와 동일 하 게 설계 한다 . 또한 주지 할 것 은 , 이 와 같이 Array 의 화소 전극 을 형성 시 액정 을 구동 시키 기 위한 전하 를 Charging 시키 는 역할 을 수행 하 는 보조 용량 커패시턴스 ( 32 ) 가 투 과부 는 형성 이 안 되 며 , 반사 부 에 만 형성 되 므로 보조 용량 커패시턴스 ( 32 ) 의 용량 이 적 게 되 어 화소 를 충분히 충전 시키 는 데 어려움 이 있 을 수 있 다 . 이 경우 는 , 도 14 및 도 15 에서 보 듯이 Source 전극 ( 25 ) 을 충분히 널 게 하 여 추가 적 인 보조 용량 커패시턴스 ( 33 ) 의 용량 을 충분히 키울 수 있 다 . 물론 Source 전극 ( 25 ) 이 불 투명 반사판 의 하부 에 존재 하 기 때문 에 개구율 에 는 영향 을 미치 지 않 게 된다 .