의사 스 태 틱 랜덤 액세스 메모리 ( pseudo static random access memory , 이하 pSRAM 으로 칭한다 ) 는 , DRAM 을 메모리 셀 어레이 로서 데이터 를 기억 하 고 , DRAM 의 액세스 인터페이스 를 재 설계 해 , SRAM 의 액세스 인터페이스 와 호환 성 을 가지 게 한 것 이 고 , 또한 액세스 타이밍 의 특성 도 SRAM 와 유사 하 다 . pSRAM 은 , 그 액세스 인터페이스 로서 , 확장 시리얼 퍼리 퍼럴 인터페이스 ( Expanded Serial Peripheral Interface , 이하 xSPI 로 칭한다 ) 또는 HyperBusTM 인터페이스 를 사용 할 수 있 다 . xSPI 를 액세스 인터페이스 로 한 pSRAM 은 , xSPIpSRAM 로 불리 고 , HyperBusTM 을 액세스 인터페이스 로 한 pSRAM 은 HyperRAMpSRAM 로 불린다 . 메모리 디바이스 의 돌발 적 읽 기 쓰 기 동작 에 있 어서 , 돌발 적 읽 기 쓰 기 동작 의 개시 로부터 유효 데이터 의 출력 및 기입 ( 書入 ) 에 이르 기 까지 의 필요 한 최단 레이 턴 시 시간 은 , 초기 레이턴 시 로서 정의 되 고 , 초기 레이턴 시 기간 에 셀프 리 프레쉬 가 발생 할 때 , 이 를 셀프 리 프레쉬 충돌 ( self refresh collision ) 이 라고 칭한다 . 도 1 및 도 2 는 , 각각 종래 의 메모리 칩 의 독 출 동작 을 실시 할 때 에 셀프 리 프레쉬 충돌 을 발생 하 고 있 지 않 는 신호 타이밍 도 이 다 . xSPIpSRAM 또는 HyperRAMpSRAM 에 있 어서 , 메모리 칩 이 제어 신호 ( CS ＃) 가 로우 레벨 일 때 , 읽 기 쓰 기 데이터 스트로브 ( Read / Write Data Strobe ) 핀 ( 이하 , RWDS 핀 으로 칭한다 ) 으로부터 읽 기 쓰 기 데이터 스트로브 신호 ( 이하 , RWDS 신호 로 칭한다 ) 를 메모리 컨트롤러 에 출력 하 고 , 셀프 리 프레쉬 충돌 을 발생 하 는지 여부 의 정보 를 메모리 컨트롤러 에 통지 하 고 , 이 에 근거 해 , 데이터 의 입력 과 출력 의 레이턴 시 ( latency ) 시간 을 결정 한다 . 셀프 리 프레쉬 충돌 을 발생 하 고 있 지 않 는 경우 , 도 1 에 도시 한 것 처럼 , RWDS 핀 은 , 로우 레벨 의 RWDS 신호 를 출력 하 고 , 메모리 칩 의 독 출 레이턴 시 는 , 1 단위 ( 예 를 들 면 , 클록 신호 ( CK ) 의 3 사이클 ) 의 사이클 레이턴 시 ( 즉 , 초기 레이턴 시 ) 이 다 . 셀프 리 프레쉬 충돌 이 발생 할 때 , 도 2 에 도시 한 것 처럼 , RWDS 핀 은 , 하이 레벨 의 RWDS 신호 를 출력 하 고 , 3 CK 사이클 후 에 로우 레벨 로 내려가 고 , 이 에 따라 , 메모리 칩 의 독 출 레이턴 시 는 , 2 단위 의 사이클 레이턴 시 로 설정 되 고 , 유효 데이터 를 셀프 리 프레쉬 가 완료 하 고 나 서 출력 시킴 으로써 , 데이터 가 파손 되 지 않 도록 보증 한다 .