도 5 는 본 개시 의 다수 의 실시 예 들 에 따른 메모리 디바이스 에 대한 제어기 의 예 를 도시 하 는 블록 도 이 다 . 일부 구현 들 에서 , 블록 도 는 도 1 a - 2 의 메모리 디바이스 ( 120 ) 와 같 은 PIM 가능 디바이스 의 일 예의 일부 의 더 상세 를 제공 한다 . 도 5 의 예 에서 , 제어기 ( 540 - 1 , ..., 540 - 7 ) ( 일반 적 으로 제어기 ( 540 ) 로 지칭 됨 ) 은 도 PIM 가능 디바이스 ( 520 ) 에 대한 각각 의 뱅크 ( 521 - 1 , ..., 521 - 7 ) ( 일반 적 으로 521 로 지칭 됨 ) 와 연관 될 수 있 다 . 도 5 의 예 에 는 8 개 의 뱅크 가 도시 되 어 있 지만 , 실시 예 는 이 예 개수 에 제한 되 지 않 는다 . 제어기 ( 540 ) 는 도 1 a 에 도시 된 제어기 ( 140 ) 를 나타낼 수 있 다 . 각 뱅크 는 하나 이상 의 메모리 셀 어레이 ( 미 도시 ) 를 포함 할 수 있 다 . 예 를 들 어 , 각각 의 뱅크 는 도 1 a 의 어레이 ( 130 ) 와 같 은 하나 이상 의 어레이 를 포함 할 수 있 고 , 도 1 a 에 도시 된 디코더 , 다른 회로 및 레지스터 를 포함 할 수 있 다 . 도 5 에 도시 된 예시 적 인 PIM 가능 디바이스 ( 520 ) 에서 , 제어기 들 ( 540 - 1 , .., 540 - 7 ) 은 메모리 디바이스 ( 520 ) 의 하나 이상 의 메모리 뱅크 ( 521 ) 상 의 제어기 ( 540 ) 의 일부분 으로 제어 로직 ( 531 - 1 , . . . , 531 - 7 ) , 시 퀀서 ( 532 - 1 , . . . , 532 - 7 ) , 및 타이밍 회로 ( 533 - 1 , . . . , 533 - 7 ) 를 갖 는 것 으로 도시 되 어 있 다 . PIM 가능 디바이스 ( 520 ) 는 도 1 a 에 도시 된 메모리 디바이스 ( 120 ) 의 일부분 을 나타낼 수 있 다 .