클럭 버퍼 ( 85 ) 는 영상 처 리부 ( 도 4 의 41 ) 로부터 의 26 메가 - 헬 쯔 ( MHz ) 의 클럭 신호 ( CLK 26 ) 를 40 메가 - 헬 쯔 ( MHz ) 의 클럭 신호 ( CLK 40 ) 로 변환 시켜 출력 한다 . 동기 조정부 ( 826 ) 에 는 , 클럭 버퍼 ( 85 ) 로부터 의 40 메가 - 헬 쯔 ( MHz ) 의 클럭 신호 ( CLK 40 ) , 외부 로부터 의 초기 화 신호 ( RS ) , 영상 처 리부 ( 도 4 의 41 ) 로부터 의 수평 동기 신호 ( HSYNC ) 및 수직 동기 신호 ( VSYNC ) 가 입력 된다 . 이 동기 조정부 ( 826 ) 는 , 입력 된 수평 동기 신호 ( HSYNC ) 가 소정 의 클럭 개수 만큼 각각 지연 된 수평 동기 신호 들 ( HSYNC 1 , HSYNC 2 , HSYNC 3 ) 을 출력 하 는 한편 , 입력 된 수직 동기 신호 ( VSYNC ) 가 소정 의 클럭 개수 만큼 각각 지연 된 수직 동기 신호 들 ( VSYNC 2 , VSYNC 3 ) 을 출력 한다 .