도 1 을 참조 하 면 , 일반 적 인 낸드 플래시 메모리 소자 는 복수 의 메모리 블록 ( block ) 으로 이루어지 고 , 각 메모리 블록 에 는 복수 의 스트링 ( ST ) 이 배치 된다 . 각 스트링 ( ST ) 은 드레 인 선택 트랜지스터 ( DST ) 및 소스 선택 트랜지스터 ( SST ) 와 , 드레 인 선택 트랜지스터 ( DST ) 와 소스 선택 트랜지스터 ( SST ) 간 에 직렬 연결 된 복수 의 메모리 셀 ( MC 0 ~ MC 31 ) 로 이루어진다 . 또한 , 각 스트링 ( ST ) 의 소스 선택 트랜지스터 ( SST ) 의 소스 는 공통 소스 라인 과 공통 연결 된다 . 또한 , 복수 의 스트링 내 에 각각 구성 되 는 드레 인 선택 트랜지스터 ( DST ) 의 게이트 는 드레 인 선택 라인 ( DSL ) 과 연결 되 고 , 소스 선택 트랜지스터 ( SST ) 의 게이트 는 소스 선택 라인 ( SSL ) 과 연결 된다 . 또한 , 각 메모리 셀 ( MC 0 ~ MC 31 ) 의 컨트롤 게이트 는 각각 워드 라인 ( WL 0 ~ WL 31 ) 과 연결 - 실질 적 으로 는 일체 형 - 된다 .