제 1 기판 ( 110 ) 상 에 위치 하 는 반도체 층 ( 111 ) 을 포함 할 수 있 다 . 반도체 층 ( 111 ) 상 에 위치 하 는 제 1 절 연막 ( 112 ) 를 포함 할 수 있 다 . 반도체 층 ( 111 ) 과 대응 하 는 제 1 절 연막 ( 112 ) 상 에 위치 하 는 게이트 ( 113 ) 를 포함 할 수 있 다 . 게이트 ( 113 ) 및 제 1 절 연막 ( 112 ) 상 에 위치 하 는 제 2 절 연막 ( 114 ) 을 포함 할 수 있 다 . 반도체 층 ( 111 ) 과 대응 하 는 제 2 절 연막 ( 114 ) 상 에 위치 하 며 반도체 층 ( 111 ) 과 각각 연결 된 소오 스 ( 115 a ) 및 드레 인 ( 115 b ) 을 포함 할 수 있 다 . 소오 스 ( 115 a ) 및 드레 인 ( 115 b ) 은 제 1 및 제 2 절 연막 ( 112 , 114 ) 을 관통 하 는 콘 택 홀 을 통해 반도체 층 ( 111 ) 과 연결 될 수 있 다 . 소오 스 ( 115 a ) , 드레 인 ( 115 b ) 및 제 2 절 연막 ( 114 ) 상 에 위치 하 는 보호막 ( 116 a ) 을 포함 할 수 있 다 . 보호막 ( 116 a ) 상 에 위치 하 는 평탄 화 막 ( 116 b ) 을 포함 할 수 있 다 . 소오 스 ( 115 a ) 또는 드레 인 ( 115 b ) 과 대응 하 는 평탄 화 막 ( 116 b ) 상 에 위치 하 는 제 1 전극 ( 117 ) 을 포함 할 수 있 다 . 제 1 전극 ( 117 ) 은 보호막 ( 116 a ) 및 평탄 화 막 ( 116 b ) 을 관통 하 는 콘 택 홀 을 통해 소오 스 ( 115 a ) 또는 드레 인 ( 115 b ) 과 연결 될 수 있 다 . 제 1 전극 ( 117 ) 상 에 위치 하 며 제 1 전극 ( 117 ) 의 일부 를 노출 하 는 뱅크 층 ( 118 ) 을 포함 할 수 있 다 . 제 1 전극 ( 117 ) 상 에 위치 하 는 유기 발광 층 ( 119 ) 을 포함 할 수 있 다 . 유기 발광 층 ( 119 ) 상 에 위치 하 는 제 2 전극 ( 120 ) 을 포함 할 수 있 다 .