본 개시 의 일부 양태 들 에 있 어서 , 프로세서 ( 604 ) 는 다양 한 기능 들 을 위해 구성 된 회로 부를 포함 할 수 도 있 다 . 예 를 들 어 , 프로세서 ( 604 ) 는 주어진 블록 길이 의 정보 블록 을 수신 하 고 특정 코드 레이트 에 기초 한 LDPC 인코딩 을 사용 하 여 정보 블록 을 인코딩 하 도록 구성 된 저밀 도 패리티 체크 ( LDPC ) 인코딩 회로 ( 642 ) 를 포함 할 수 도 있 다 . 일부 예 들 에서 , LDPC 인코딩 회로 ( 642 ) 는 예 를 들 어 메모리 ( 605 ) 에서 유지 되 는 복수 의 LDPC 기반 그래프 ( 615 ) 로 부터 LDPC 기반 그래프 를 선택 하 도록 구성 될 수 도 있 다 . LDPC 기반 그래프 들 ( 615 ) 은 도 5 에 도시 된 LDPC 기반 그래프 들 ( 508 ) 에 대응 할 수 도 있 다 . 또한 , LDPC 인코딩 회로 ( 642 ) 는 도 5 에 도시 된 LDPC 기반 그래프 선택 회로 ( 506 ) 및 LDPC 그래프 선택 회로 ( 510 ) 를 포함 할 수 도 있 다 . 그 다음 , LDPC 인코딩 회로 ( 642 ) 는 LDPC 기반 그래프 에 의해 표현 된 특정 LDPC 그래프 를 선택 하 고 , 선택 된 LDPC 그래프 를 활용 하 여 정보 블록 을 인코딩 하 여 트랜 시버 ( 610 ) 를 경유 하 여 수신 무선 통신 디바이스 로 의 무선 에어 인터페이스 를 통한 송신 을 위한 코드 워드 를 생성 할 수 도 있 다 . 코드 워드 는 선택 된 LDPC 그래프 를 활용 하 여 생성 된 패리티 체크 비트 들 및 정보 블록 의 정보 비트 들 을 포함 한다 .