도 6 을 참조 하 면 , 배리 어막 ( 100 ) 상 에 형성 되 어 패 터닝 된 소스 영역 ( 10 s ) 및 드레 인 영역 ( 10 d ) , 채널 영역 ( 10 c ) 을 포함 하 는 반도체 층 ( 10 ) 을 형성 하 고 , 반도체 층 ( 10 ) 상 에 형성 되 는 제 1 절연 층 ( 11 ) 을 형성 한다 . 또한 , 제 1 절연 층 ( 11 ) 상 에 형성 되 며 반도체 층 ( 10 ) 과 대응 되 도록 형성 되 는 게이트 전극 ( 20 g ) 을 형성 하 고 게이트 전극 ( 20 g ) 상 에 형성 되 는 제 2 절연 층 ( 12 ) 을 형성 한다 . 다음 으로 , 제 1 절연 층 ( 11 ) 및 제 2 절연 층 ( 12 ) 에 컨 택 홀 을 형성 하 고 , 컨 택 홀 을 통해 상기 반도체 층 ( 10 ) 과 전기 적 으로 연결 되 는 소스 전극 ( 20 s ) 및 드레 인 전극 ( 20 d ) 을 형성 함 으로써 박막 트랜지스터 의 제조 할 수 있 다 . 이외 에 도 도 6 에 는 도시 되 지 않 았 지만 , 커패시터 , 유기 발광 소자 ( OLED ) 를 비롯 한 전자 소자 를 더 형성 하 여 플렉서블 디스플레이 를 제조 할 수 있 다 .