도 2 는 본 개시 의 실시 예 에 따른 메모리 ( 200 ) 의 개략 도 를 도시 한다 . 도 1 에 도시 한 메모리 ( 100 ) 와 유사 하 게 , 메모리 ( 200 ) 는 M 개 의 입력 인터페이스 ( 1100 - 110 M - 1 ) ( 이하 ' 입력 인터페이스 ( 110 ) ' 로 총칭 함 ) , 메모리 온 칩 네트워크 ( 120 ) , N 개 의 메모리 제어기 ( 1300 - 130 N - 1 ) ( 이하 ' 메모리 제어기 ( 130 ) ' 로 총칭 함 ) 및 N 개 의 메모리 제어기 ( 1300 - 130 N - 1 ) 에 각각 대응 되 는 N 개 의 채널 ( 채널 0 - 채널 N - 1 ) 을 포함 한다 .