도 5 ( A ) 에 나타내 는 바 와 같이 , 제 2 포토레지스트 ( 410 a , 410 b ) 를 애 싱 처리 하 여 , 변형 된 제 2 포토레지스트 ( 511 a , 511 b ) 를 형성 하 고 , 제 2 금속 층 ( 409 a ) 을 노출 시킨다 . 노출 된 제 2 금속 층 ( 409 a ) 을 건식 에칭 법 에 의해 에칭 하 고 , 제 2 반도체 층 ( 408 a ) 을 습식 에칭 법 에 의해 에칭 한다 . 이것 에 의하 여 , 제 2 반도체 층 ( 4081 a , 4082 a ) ( 소스 영역 · 드레 인 영역 ) 과 , 제 2 금속 층 ( 4091 a , 4092 a ) ( 소스 배선 · 드레 인 배선 ) 을 형성 한다 . 이 때 , 제 2 반도체 층 ( 408 a ) 의 잔사 ( 殘渣 ) 가 있 으면 , 잔사 를 통하 여 소스 영역 으로부터 드레 인 영역 으로 전류 가 누출 되 어 , TFT 로서 기능 하 지 않 는 것 을 생각 할 수 있 다 . 이 때문 에 , 에칭 시 에 는 제 2 반도체 층 ( 408 a ) 이 완전히 제거 되 도록 , 제 1 반도체 층 ( 407 a ) 까지 오버 에칭 ( overetching ) 하 여 채널 영역 을 형성 한다 . 이 때문 에 , 제 1 반도체 층 은 두껍 게 성막 하 면 좋 다 .