다음 , 도 8 c 에 나타나 있 는 바 와 같이 레지스 트 패턴 ( 92 ) 을 제거 하 고 , 회복 어닐링 을 행한다 . 이 회복 어닐링 에서 는 , 예 를 들 면 종 형로 를 사용 하 여 반도체 기판 ( 1 ) 의 온도 를 500 ℃ 로 하 고 , 처리 시간 을 60 분 간 으로 하 고 , 산소 가스 의 공급량 을 20 l ( liter ) / 분 으로 한다 . 그 후 , 전체 면 에 예 를 들 면 PVD 법 에 의해 두께 가 70 nm 정도 인 배리어 메탈 막 ( 미 도시 ) 을 형성 하 고 , 그 위 에 , 예 를 들 면 CVD 법 에 의해 두께 가 500 nm 정도 인 텅스텐 막 ( 미 도시 ) 을 형성 한다 . 그리고 , 텅스텐 막 및 배리어 메탈 막 을 실리콘 산질 화 막 ( 71 ) 이 노출 될 때 까지 , 예 를 들 면 CMP 법 에 의해 연마 한다 . 그 결과 , 컨 택트 플러그 ( 29 t , 29 b ) 가 형성 된다 . 계속 해서 , 실리콘 산질 화 막 ( 71 ) 의 에치 백 을 행한다 . 그 결과 , 도 8 c 에 나타나 있 는 바 와 같이 컨 택트 플러그 ( 29 t , 29 b ) 가 NSG 막 ( 26 ) 의 표면 으로부터 실리콘 산질 화 막 ( 71 ) 의 두께 만큼 만 돌출 한다 .