상기 제 3 샘플링 회로 ( 33 ) 는 상기 제 2 간섭 제거 회로 ( 220 ) 가 상기 제 3 클럭 ( CLK _ Q ) 보다 위상 이 90 도 앞선 상기 제 1 클럭 ( CLK _ I ) 이 특정 레벨 로 천 이 할 때 생성 된 상기 제 2 간섭 제어 신호 ( S _ icB ) 를 입력 받 아 동작 하 도록 구성 된다 . 이때 , 상기 제 2 간섭 제거 회로 ( 220 ) 는 도 2 에 도시 된 상기 제 3 간섭 제거 회로 ( 23 ) 의 샘플링 출력 신호 및 가중치 적용 신호 의 조합 관계 와 동일 하 다 .