일부 실시 예 에서 , 제 2 전극 ( 130 ) 의 위치 를 규정 하 도록 , 제 2 개 구 패턴 ( OP 2 ) 이 제공 된다 . 일부 실시 예 에서 , 제 2 개 구 패턴 ( OP 2 ) 이 반도체 기판 ( 100 ) 의 두께 방향 ( Z ) 으로 발광 층 ( 120 ) 을 노출 시킨다 . 도 3 e 에 도시 된 바 와 같이 , 반도체 기판 ( 100 ) 위 에서 화소 영역 ( A ) 으로부터 주변 영역 ( B ) 으로 연속 적 으로 연장 되 도록 제 2 전극 ( 130 ) 이 형성 된다 . 구체 적 으로 , 제 2 전극 ( 130 ) 이 하부 의 발광 층 ( 120 ) 에 의해 상승 되 어 , 층 ( 예 를 들 어 , 발광 층 ( 120 ) ) 에 불연속 을 야기 하 는 격리 층 ( 110 ) 의 측 표면 으로부터 제 2 전극 ( 130 ) 이 이격 되 도록 한다 . 또한 , 특정 실시 예 에서 , 하부 의 발광 층 ( 120 ) 에 의해 상승 된 제 2 전극 ( 130 ) 이 격리 층 ( 110 ) 에 의해 절단 되 는 것 을 피할 수 있 도록 , 주변 영역 ( B ) 에서 발광 층 ( 120 ) 이 반도체 기판 ( 100 ) 의 도시 된 상단 표면 상 으로 연장 되 는 최소 거리 ( D ) 는 격리 층 ( 110 ) 의 높이 ( H ) 의 절반 이상 이 다 . 이 와 같이 , 제 2 전극 ( 130 ) 은 양호 한 연속 성 을 갖 고 형성 되 고 , 따라서 디스플레이 디바이스 ( 10 ) 의 전기 수득 률 이 보장 될 수 있 다 . 최소 거리 ( D ) 를 격리 층 ( 110 ) 의 높이 ( H ) 의 절반 이상 으로 배열 함 으로써 , 격리 층 ( 110 ) 이 단일 마스크 로 형성 되 어 모든 측 표면 이 그 상 에 형성 되 는 층 을 일반 적 으로 는 파괴 ( break up ) 시킬 일관 된 단면 프로 파일 을 갖 더라도 , 디스플레이 디바이스 ( 10 ) 의 전기 수득 률 을 보장 하 도록 반도체 기판 ( 100 ) 위 에서 제 2 전극 ( 130 ) 이 연속 적 으로 형성 될 수 있 다 . 따라서 , 디스플레이 디바이스 ( 10 ) 의 제조 비용 및 복잡 성 이 감소 되 고 , 디스플레이 디바이스 ( 10 ) 의 수율 및 성능 이 개선 된다 .