프리 차지 신호 ( PRECHG ) 가 하이 로 진행 한 후 ( 프리 차지 회로 를 비활성 화 하 여 ) , 전하 공유 는 다중화 신호 ( MUX _ STATE ) 가 로우 일 때 인 에 이 블 된다 . 결과 적 으로 , 시간 ( 712 ) 에서 전하 공유 신호 ( CH _ SH ) 는 하이 로 간다 . 상부 비트 라인 ( BLU ) 및 인버스 상부 비트 라인 ( BLBU ) 은 전하 공유 에 응답 하 여 접지 ( GND ) 로 전압 을 감소 시킨다 . 부가 적 으로 , 하부 비트 라인 ( BLL ) 및 인버스 하부 비트 라인 ( BLBL ) 은 공급 전압 ( VDD ) 쪽 으로 전압 을 증가 시킨다 . 다중화 신호 ( MUX _ STATE ) 는 전하 공유 동작 의 종료 를 가리키 는 시간 ( 713 ) 바로 이전 에 하이 로 진행 한다 . 결과 적 으로 , 전하 공유 신호 ( CH _ SH ) 는 전하 공유 동작 을 완료 하 는 시간 ( 713 ) 에서 로우 로 진행 한다 . 상부 비트 라인 ( BLU ) , 인버스 상부 비트 라인 ( BLBU ) , 하부 비트 라인 ( BLL ) 및 인버스 하부 비트 라인 ( BLBL ) 전압 들 은 전하 공유 동작 이 종료 할 때 시간 ( 713 ) 에서 안정 화 된다 . 상부 비트 라인 ( BLU ) 및 인버스 상부 비트 라인 ( BLBU ) 의 전압 들 의 감소 들 은 메모리 의 판독 안정 성 을 증가 시킨다 .