복수 의 연산 소자 ( 110 ) 각각 은 우측 및 하측 으로 데이터 를 전송 할 수 있 다 . 또한 , 도 2 b 에 도시 하 진 않 았 으나 , 복수 의 연산 소자 ( 110 ) 각각 은 프로세서 ( 100 ) 의 외부 에 구비 된 메모리 로부터 데이터 를 수신 할 수 있 다 . 또는 , 복수 의 연산 소자 ( 110 ) 각각 은 프로세서 ( 100 ) 의 내부 에 구비 된 On - chip 메모리 ( ex , 캐시 메모리 , 레지스터 ) 로부터 데이터 를 수신 할 수 도 있 다 .