도 1 내지 도 3 을 함께 참조 하 면 , 메모리 셀 어레이 ( MCA ) 에서 메모리 셀 스트링 ( MS ) 을 구성 하 는 복수 의 메모리 셀 트랜지스터 ( MC 1 , MC 2 , … , MCn - 1 , MCn ) 는 기판 ( 102 ) 의 주면 ( 102 M ) 에 수직 방향 인 제 3 방향 ( Z 방향 ) 을 따라 직렬 연결 된 구조 를 가질 수 있 다 . 스트링 선택 트랜지스터 ( SST ) , 접지 선택 트랜지스터 ( GST ) , 및 복수 의 메모리 셀 트랜지스터 ( MC 1 , MC 2 , … , MCn - 1 , MCn ) 를 구성 하 는 데 필요 한 복수 의 채널 구조물 ( CHS ) 이 기판 ( 102 ) 의 주면 ( 102 M ) 에 수직 인 제 3 방향 ( Z 방향 ) 으로 연장 되 도록 형성 될 수 있 다 . 복수 의 채널 구조물 ( CHS ) 은 제 1 방향 ( X 방향 ) 및 제 2 방향 ( Y 방향 ) 을 따라 소정 간격 을 사이 에 두 고 상호 이격 되 어 배열 될 수 있 다 .