마찬가지 로 , 더 높 은 전압 을 갖 는 디 지트 라인 ( 205 - 1 ( D ) 또는 205 - 2 ( D ) _) 은 NMOS 트랜지스터 ( 227 - 1 또는 227 - 2 ) 중 하나 를 NMOS 트랜지스터 ( 227 - 1 또는 227 - 2 ) 중 다른 하나 보다 더 켬 으로써 , 더 낮 은 전압 을 갖 는 디 지트 라인 ( 205 - 1 ( D ) 또는 205 - 2 ( D ) _) 을 다른 디 지트 라인 ( 205 - 1 ( D ) 또는 205 - 2 ( D ) _) 이 로우 ( low ) 로 구동 되 는 것 보다 더 로우 로 구동 시킬 수 있 다 . 따라서 , 짧 은 딜레이 후 , 다소 더 큰 전압 을 갖 는 디 지트 라인 ( 205 - 1 ( D ) 또는 205 - 2 ( D ) _) 이 소스 트랜지스터 를 통해 서플라이 전압 VCC 의 전압 으로 구동 되 고 , 다른 디 지트 라인 205 - 1 ( D ) 또는 205 - 2 ( D ) _ 이 싱크 트랜지스터 를 통해 기준 전압 의 전압 , 가령 , 접지 로 구동 된다 . 따라서 , 교차 연결 된 NMOS 트랜지스터 ( 227 - 1 및 227 - 2 ) 및 PMOS 트랜지스터 ( 229 - 1 및 229 - 2 ) 는 디 지트 라인 ( 205 - 1 ( D ) 및 205 - 2 ( D ) _) 상 의 차동 전압 을 증폭 하 는 감지 증폭기 쌍 으로 역할 하 며 선택 된 메모리 셀 로부터 감지 된 데이터 값 을 래치 하 도록 동작 한다 . 본 명세서 에서 사용 될 때 , 감지 증폭기 ( 206 ) 의 교차 연결 된 래치 는 주 래치 ( 215 ) 로 지칭 될 수 있 다 .