또한 , 적어도 트랜지스터 ( 812 ) 는 도 3 ( B ) 에 도시 하 는 바 와 같이 게이트 층 ( 52 ) 및 소스 층 ( 55 a ) 과 , 게이트 층 ( 52 ) 및 드레 인 층 ( 55 b ) 이 중첩 하 지 않 고 , 폭 1 μ m 의 오프셋 영역 을 가진다 . 상기 오프셋 영역 을 형성 함 으로써 , 기생 용량 을 저감 하 는 것 이 가능 하 다 . 또한 트랜지스터 ( 812 ) 로서 는 , 채널 길이 ( L ) 및 채널 폭 ( Ｗ ) 이 다른 6 개 의 트랜지스터 의 샘플 ( SMP 라고 도 한다 ) 을 이용 한다 ( 표 1 참조 ) .