다음 에 , 상기 구성 에 따른 처리 로 ( 202 ) 를 이용 하 여 , 반도체 디바이스 의 제조 공정 의 일 공정 으로서 , CVD 법 에 의해 처리 실 ( 201 ) 내 에서 웨이퍼 ( 200 ) 상 에 박막 을 형성 하 는 방법 , 처리 실 ( 201 ) 내 를 클리닝 하 는 방법 에 대하 여 설명 한다 . 한편 , 이하 의 설명 에 있 어서 , 기판 처리 장치 를 구성 하 는 각 부 의 동작 은 컨트롤러 ( 240 ) 에 의해 제어 된다 .