제 2 출력 타이밍 제 어부 ( 88 D ) 의 짝수 번 째 타이밍 제 어부 ( 미 도시 ) 는 하부 어드레스 구동 부 ( 43 D ) 의 짝수 번 째 구동 소자 들 ( 미 도시 , 도 11 의 TP 2 , TP 4 , ..., TP 22 에 상응 함 ) 에 입력 되 는 짝수 번 째 칩 - 인 에이블 신호 ( 미 도시 , 도 11 의 CEEVEN 에 상응 함 ) 를 지연 시킨다 .