절 연막 들 이 반도체 패턴 을 둘러싸 는 3 차원 반도체 소자 의 경우 , 상기 반도체 패턴 을 상기 기판 과 연결 시키 기 위한 공정 이 요구 된다 . 따라서 상기 반도체 패턴 하부 에 형성 된 절 연막 을 스 페이서 공정 등 에 의하 여 제거 할 필요 가 있 다 . 또한 절 연막 이 제거 된 공간 에 추가 적 인 반도체 층 의 형성 공정 이 요구 된다 . 본 발명 의 제 1 실시 예 에 따르 면 , 반도체 패턴 의 측면 으로부터 연장 되 는 반도체 연결 층 에 의하 여 상기 반도체 패턴 과 상기 기판 을 전기 적 으로 연결 시킬 수 있 다 . 따라서 공정 을 단순 화 하 면서 메모리 셀 의 바디 이 레이즈 ( body erase ) 가 가능 한 구조 를 달성 할 수 있 다 .