또한 , " 상기 "" 동전 위 "" 에 는 "" 대략 동전 위 "" 도 포함 된다 . 즉 ", 상기 에서 는 비트 선 BL 과 소스 선 SL 의 전위차 를 충분히 저감 하 여 비트 선 BL 과 소스 선 SL 에 생기 는 전류 를 억제 하 는 것 을 목적 으로 하 기 때문 에 , 소스 선 SL 의 전위 를 GND 등 으로 고정 한 경우 와 비교 하 여 소비 전력 을 충분히 ( 예 를 들 어 , 1 / 100 이하 ) 저감 할 수 있 는 전위 등 , " "" 대략 동전 위 "" 로 한 전위 가 포함 된다 . 또한 ", 예 를 들 어 배선 저항 등 에 기인 하 는 전위 편차 ( potential deviation ) 정도 의 차이 는 충분히 허용 된다 .