본 발명 은 반도체 소자 의 제조 방법 을 개시 한다 . 개시 된 본 발명 의 방법 은 , 소자 분리 막 을 구비 한 반도체 기판 의 접합 예정 영역 의 일부분 을 리세 스 하 여 접합 예정 영역 을 단 차지 도록 만드 는 단계 와 , 접합 예정 영역 들 사이 의 기판 부분 상 에 게이트 를 형성 하 는 단계 와 , 단 차진 접합 예정 영역 에 불순물 을 이온 주입 해서 단 차진 접합 영역 을 형성 하 는 단계 와 , 단 차진 접합 영역 및 게이트 를 덮 도록 기판 전면 상 에 층간 절 연막 을 형성 하 는 단계 와 , 층간 절 연막 을 식각 하 여 단 차진 접합 영역 의 단차 부 를 노출 시키 는 콘 택 홀 을 형성 하 는 단계 와 , 콘 택 홀 을 매립 하 도록 층간 절 연막 상 에 비트 라인 을 형성 하 는 단계 를 포함 한다 .