도 5 f 는 두 ASP 를 도 3 e 에 도시 된 ASP ( 38 ) 의 회로 로 채택 한 것 이 다 . 도 5 e 의 경우 와 마찬가지 로 제어 로직 ( 51 ) 은 두 비교기 ( 312 ) 의 출력 을 각각 입력 으로 하 는 NAND 게이트 ( 511 ) 와 XOR 게이트 ( 512 ) 로 구성 될 수 있 다 . 여기 서 , 저항 Ra 는 그 값 이 가변 된다 .