도 50 에 도시 한 바 와 같이 , 각기 반도체 기판 상 에 형성 된 질화 막 , 하부 산화 막 및 상부 산화 막 을 갖 는 상기 제 4 절연 구조물 들 을 포함 하 는 제 4 불휘발성 반도체 장치 의 셀 들 의 문턱 전압 들 의 산포 ( VII ) 는 약 3 . 5 V 정도 로 상기 제 1 불휘발성 메모리 장치 의 셀 들 의 문턱 전압 들 의 산포 에 비하 여 약 0 . 3 V 정도 로 상당히 감소 되 었 다 . 한편 , 상기 내 구성 테스트 를 수행 한 후 의 상기 제 4 불휘발성 메모리 장치 의 각 셀 들 의 문턱 전압 들 의 산포 ( VIII ) 는 상기 내구 성 테스트 를 통과 하 는 셀 들 과 통과 하 지 못하 는 셀 들 로 인하 여 3 . 5 V 보다 는 증가 하 게 된다 .