다음 , 도 1 n 에 나타낸 바 와 같이 레지스 트 패턴 ( 92 ) 을 제거 하 고 , 회복 어닐링 을 행한다 . 이 회복 어닐링 에서 는 , 예 를 들 면 종형 로 ( vertical furnace ) 를 사용 하 여 반도체 기판 ( 1 ) 의 온도 를 500 ℃ 로 하 고 , 처리 시간 을 60 분 간 으로 하 고 , 산소 가스 의 공급량 을 20 l ( liter ) / 분 으로 한다 . 그 후 , 전체 면 에 예 를 들 면 PVD 법 에 의해 두께 가 70 nm 정도 인 배리어 메탈 막 ( 미 도시 ) 을 형성 하 고 , 그 위 에 , 예 를 들 면 CVD 법 에 의해 두께 가 500 nm 정도 인 텅스텐 막 ( 미 도시 ) 을 형성 한다 . 배리 어 메탈 막 의 형성 에서 는 , 예 를 들 면 두께 가 20 nm 정도 인 티 탄막 을 형성 한 후 , 두께 가 50 nm 정도 인 티탄 질화 막 을 형성 한다 . 그리고 , 텅스텐 막 , 배리어 메탈 막 및 알루미늄 산화 막 ( 41 ) 을 NSG 막 ( 26 ) 이 노출 될 때 까지 , 예 를 들 면 CMP 법 에 의해 연마 한다 . 그 결과 , 컨 택트 홀 ( 27 t ) 내 에 컨 택트 플러그 ( 29 t ) 가 형성 되 고 , 컨 택트 홀 ( 27 b ) 내 에 컨 택트 플러그 ( 29 b ) 가 형성 된다 . 계속 해서 , CVD 장치 등 을 이용 하 여 질소 분위기 중 에서 플라 즈 마 어닐링 을 행함 으로써 , NSG 막 ( 26 ) 의 표면 을 질화 한다 . 이 플 라즈 마 어닐링 에서 도 , 예 를 들 면 반도체 기판 ( 1 ) 의 온도 를 350 ℃ 로 하 고 처리 시간 을 2 분 간 으로 해서 N 2 O 플 라즈 마 를 발생 시킨다 . 본 실시 예 에서 는 컨 택트 플러그 ( 29 t , 29 b ) 로 제 2 도전 플러그 가 구성 되 어 있 다 .