보다 상세 하 게 , 각각 의 비트 라인 들 ( BL 0 , BL 1 , BL 2 ) 에 제 1 내지 제 3 셀 스트링 들 ( CS 1 , CS 2 , CS 3 ) 이 병렬 로 연결 될 수 있 다 . 제 1 내지 제 3 셀 스트링 들 ( CS 1 , CS 2 , CS 3 ) 은 서로 다른 개수 의 스트링 선택 트랜지스터 들 ( SST 1 , SST 2 , SST 3 ) 을 포함 할 수 있 다 . 구체 적 으로 , 제 1 셀 스트링 ( CS 1 ) 은 m 개 의 스트링 선택 트랜지스터 들 을 포함 할 수 있 으며 , 제 2 셀 스트링 ( CS 2 ) 은 n 개 의 스트링 선택 트랜지스터 들 을 포함 할 수 있 으며 , 제 3 셀 스트링 ( CS 3 ) 은 l 개 의 스트링 선택 트랜지스터 들 을 포함 할 수 있 다 . 여기 서 , m , n , 및 l 은 서로 다른 자연수 이 다 .