본 실시 예 에서 는 제 1 및 제 2 도 전막 들 ( 192 , 196 ) 과 예비 컨트롤 게이트 들 ( 142 , 144 , 146 , 148 ) 사이 의 반응 으로서 금속 과 실리콘 사이 의 실리 사이 데이 션 반응 을 설명 하 였으나 반드시 이 에 국한 되 지 는 않 는다 . 즉 , 노출 된 예비 컨트롤 게이트 들 ( 142 , 144 , 146 , 148 ) 상 에 형성 된 제 1 및 제 2 도 전막 들 ( 192 , 196 ) 과 의 반응 에 의해 예비 컨트롤 게이트 들 ( 142 , 144 , 146 , 148 ) 의 특성 ( 예 를 들 어 , 저항 특성 등 ) 이 향상 될 수 있 으면 어떠 한 반응 도 본 발명 의 범위 에 포함 될 수 있 다 . 나아가 , 예비 컨트롤 게이트 들 ( 142 , 144 , 146 , 148 ) 상 에 형성 되 는 막 이 반드시 도전 성 막일 필요 는 없 으며 , 예비 컨트롤 게이트 들 ( 142 , 144 , 146 , 148 ) 과 반응 할 수 있 는 어떠 한 종류 의 막 도 가능 하 다 . 이러 한 의미 에서 , 제 1 및 제 2 도 전막 들 ( 192 , 196 ) 과 제 1 및 제 2 절 연막 패턴 들 ( 172 , 174 ) 은 각각 일종 의 반응 막 ( reaction layer ) 및 반응 방지 막 ( reaction prevention layer ) 역할 을 수행 할 수 있 다 .