그러나 , 종래 기술 에 따른 SAFG 공정 에서 는 게이트 구조 가 고단 차 를 유발 하 는 스택 ( stack ) 구조 인 경우 에 는 식각 공정 에 많 은 어려움 이 있 다 . 통상 , 낸드 플래시 메모리 소자 의 셀 게이트 는 플로팅 게이트 용 폴리 실리콘 막 , 유전체 막 , 컨트롤 게이트 용 폴리 실리콘 막 , 그리고 비저항 을 낮추 기 위해 형성 되 는 텅스텐 실리사이드 층 과 , 하드 마스크 ( hard mask ) 용 으로 질화 막 과 산화 질화 막 이 적층 된 구조 로 이루어지 기 때문 에 고단 차 를 갖 는다 . 이러 한 고단 차 를 갖 는 셀 게이트 를 동시 에 식각 하 는 것 은 어렵 다 . 더욱이 선폭 이 50 nm 급 이하 로 내려갈수록 셀 게이트 식각 의 어려움 은 더욱 심화 될 것 이 다 .