본 실시 형태 에서 는 , 제 2 산화물 반도체 층 을 , In - Ga - Zn - O 계 의 산화물 반도체 타 겟 을 사용 하 고 , 스퍼터 법 에 의해 성막 한다 . 제 2 산화물 반도체 층 의 스퍼터 법 에 의한 성막 은 , 상기 한 제 1 산화물 반도체 층 의 스퍼터 법 에 의한 성막 과 같이 행하 면 좋 다 . 단 , 제 2 산화물 반도체 층 의 두께 는 , 제 1 산화물 반도체 층 ( 403 ) 의 두께 보다 두껍 게 하 는 것 이 바람직 하 다 . 또한 , 제 1 산화물 반도체 층 ( 403 ) 과 제 2 산화물 반도체 층 의 두께 의 합 이 3 nm 이상 50 nm 이하 가 되 도록 , 제 2 산화물 반도체 층 을 형성 하 는 것 이 바람직 하 다 . 제 1 산화물 반도체 층 ( 403 ) 과 제 2 산화물 반도체 층 의 두께 의 합 을 지나치 게 크 게 하 면 ( 예 를 들 면 , 합계 막 두께 를 50 nm 이상 으로 하 면 ) , 트랜지스터 가 노 멀리 온이 되 어 버릴 우려 가 있 기 때문 에 , 상기 의 막 두께 로 하 는 것 이 바람직 하 다 . 상기 의 막 두께 범위 에서 는 , 광학 적 막 두께 에 있 어서 바람직 한 범위 외 로 될 가능 성 도 있 지만 , 전기 특성 을 우선 해도 상관없 다 . 산화물 반도체 이외 의 막 의 막 두께 조정 에 의해 , 효과 를 얻 을 수 있 기 때문 이 다 .