" 위 에서 언급 된 "" go 레지스터 "" 를 이용 하 여 ", 제어 유닛 ( 164 ) 은 처리 유닛 들 ( 예 를 들 어 , StatsPipe 0 , StatsPipe 1 및 FEProc ) 각각 의 다양 한 파라미터 들 의 업데이트 를 제어 할 수 있 고 , 처리 유닛 들 의 시작 및 중지 를 제어 하 기 위해 센서 인터페이스 들 과 인터페이스 할 수 있 다 . 일반 적 으로 , 프런트 - 엔드 처리 유닛 들 각각 은 프레임 별 로 동작 한다 . 위 에서 논의 된 바 와 같이 ( 표 1 ) , 처리 유닛 들 로 의 입력 은 센서 인터페이스 ( Sens 0 또는 Sens 1 ) 로부터 , 또는 메모리 ( 108 ) 로부터 의 것 일 수 있 다 . 또한 , 처리 유닛 들 은 대응 하 는 데이터 레지스터 들 에 저장 될 수 있 는 다양 한 파라미터 들 및 구성 데이터 를 이용 할 수 있 다 . 일 실시 예 에서 , 각각 의 처리 유닛 또는 목적지 에 연관 된 데이터 레지스터 들 은 레지스터 뱅크 그룹 을 형성 하 는 블록 들 로 그룹 지 어 질 수 있 다 . 도 8 의 실시 예 에서 , 7 개 의 레지스터 뱅크 그룹 : SIf 0 , SIf 1 , StatsPipe 0 , StatsPipe 1 , ProcPipe , FEOut 및 ProcIn 이 ISP 프런트 - 엔드 내 에 정의 될 수 있 다 . 각각 의 레지스터 블록 어드레스 공간 은 2 개 의 레지스터 뱅크 를 제공 하 도록 복제 된다 . 더블 버퍼링 되 는 레지스터 들 만 이 제 2 뱅크 에서 인 스턴스 화 된다 . 레지스터 가 더블 버퍼링 되 지 않 는 경우 , 제 2 뱅크 내 의 어드레스 는 제 1 뱅크 내 의 동일 레지스터 의 어드레스 로 매핑 될 수 있 다 .