서브 - 테스트 회로 ( 170 S ) 는 출력 배선 영역 ( OLR ) 에 배치 된 제 1 출력 배선 ( WL 1 ) 을 통해 제 1 접속 부 ( 210 ) 에 전기 적 으로 연결 되 며 , 제 1 접속 부 ( 210 ) 는 제 1 화소 , 예컨대 적색 화소 ( PXr ) 에 대응 하 는 제 1 화소 회로 ( PC 1 ) 의 데이터 선 ( DL ) 및 제 1 로드 보상 커패시터 ( Clm 1 ) 에 연결 될 수 있 다 . 마찬가지 로 , 서브 - 테스트 회로 ( 170 S ) 는 제 2 출력 배선 ( WL 2 ) 을 통해 제 2 접속 부 ( 220 ) 에 전기 적 으로 연결 되 며 , 제 2 접속 부 ( 220 ) 는 제 2 화소 , 예컨대 녹색 화소 ( PXg ) 의 제 2 화소 회로 ( PC 2 ) 의 신호선 및 제 2 로드 보상 커패시터 ( Clm 2 ) 에 연결 될 수 있 다 . 서브 - 테스트 회로 ( 170 S ) 는 제 3 출력 배선 ( WL 3 ) 을 통해 제 3 접속 부 ( 230 ) 에 전기 적 으로 연결 되 며 , 제 3 접속 부 ( 230 ) 는 제 3 화소 , 예컨대 청색 화소 ( PXb ) 의 제 3 화소 회로 ( PC 3 ) 의 신호선 및 제 3 로드 보상 커패시터 ( Clm 3 ) 에 연결 될 수 있 다 . 제 1 접속 부 ( 210 ) , 제 2 접속 부 ( 220 ) , 및 제 3 접속 부 ( 230 ) 각각 은 제 1 내지 제 3 화소 회로 ( PC 1 , PC 2 , PC 3 ) 중 해당 하 는 화 소회 로 및 제 1 내지 제 3 로드 보상 커패시터 ( Clm 1 , Clm 2 , Clm 3 ) 중 해당 하 는 로드 보상 커패시터 사이 에 위치 할 수 있 다 .