이후 , 마스크 를 이용 한 포 토리 쏘 그래피 공정 과 식각 공정 으로 비정질 실리콘 층 , n + 비정질 실리콘 층 이 패 터닝 됨 으로써 도 8 b 에 도시 된 바 와 같이 제 1 , 제 2 TFT ( 106 , 170 ) 및 센서 TFT ( 140 ) 들 에 각각 대응 되 는 반도체 패턴 ( 145 a , 145 b , 145 c ) 들 이 형성 된다 . 여기 서 , 반도체 패턴 ( 145 a , 145 b , 145 c ) 들 은 활성 층 ( 114 a , 114 b , 114 c ) 및 오 믹 접촉 층 ( 148 a , 148 b , 148 c ) 의 이중 층 으로 이루어진다 .