판독 또는 기록 동작 이 제 1 비트 라인 ( 206 ) 과 소스 라인 ( 210 ) 과 관련 된 제 1 메모리 셀 ( 202 ) 과 같 은 선택 된 셀 에서 수행 될 수 있 다 . 멀티플렉서 ( 212 ) 가 회로 ( 미 도시 ) 를 판독 또는 기록 하 기 위하 여 제 1 비트 라인 ( 206 ) 및 소스 라인 ( 210 ) 에 접속 된다 . 제 1 메모리 셀 ( 202 ) 이 소스 라인 ( 210 ) 을 제 2 메모리 셀 ( 204 ) 과 공유 하 기 때문 에 , 판독 동작 이 수행 되 는 경우 에 , 제 2 메모리 셀 ( 204 ) 에서 의 원치 않 는 동작 을 방지 하 기 위하 여 판독 회로 가 소스 라인 ( 210 ) 과 동일 한 전압 레벨 에 제 2 비트 라인 ( 208 ) 을 연결 할 수 있 다 . 예 를 들 어 , 판독 회로 는 전압 을 공급 하 기 위하 여 제 1 비트 라인 ( 206 ) 을 연결 할 수 있 으며 워드 라인 ( 214 ) 에 활성 신호 를 전송 하 기 전 에 소스 라인 ( 210 ) 및 제 2 비트 라인 ( 208 ) 모두 를 연결 할 수 있 다 .