본 발명 에 따른 도 2 는 제 2 도전 형 반도체 기판 ( substrate ) 상 에 구현 되 는 NPN 형 트랜지스터 를 나타낸 것 이 다 . 물론 도전 형 이 바뀌 는 경우 는 PNP 형 트랜지스터 를 나타낸 것 이 다 . 즉 , PNP 형 구조 는 도 2 에 도시 된 NPN 형 구조 로부터 극성 을 달리 하 고 또한 주입 될 불순물 을 적절히 선택 함 으로써 의해 용이 하 게 구현 될 수 있 다 .