종래 의 디코더 에서 는 , 전술 한 처리 를 하드웨어 로 실현 하 는 경우 , 매크로 블록 마다 파이프라인 처리 로서 구성 하 며 , 부호 데이터 복호 부 ( 1 ) , 계수 데이터 처 리부 ( 4 ) , 움직임 벡터 데이터 처 리부 ( 5 ) 및 움직임 보상 부 ( 6 ) 의 각각 으로부터 매크로 블록 처리 마다 동기 를 취하 기 위한 동기 신호 ( SYNC ) 가 제 어부 ( 7 ) 에 출력 된다 . 이러 한 매크로 블록 마다 동기 를 채용 하 는 디코더 에서 는 , MPEG - 2 와 같이 예측 화상 의 참조 방식 이 단순 한 경우 , 참조 화상 의 판독 성능 을 추정 하 기 쉽 고 , 파이프라인 시스템 이 스톨 ( stall ) 되 지 않 고 안정 된 디코드 성능 을 얻 을 수 있 다 . 그러나 , H . 264 / AVC 와 같이 예측 화상 의 판독 쪽 이 매크로 블록 의 분할수 등 에 의해 다양 한 경우 , 특히 매크로 블록 의 분할수 가 많 은 경우 에 는 참조 화상 의 판독 성능 이 현저히 저하 되 고 , 파이프라인 시스템 이 스톨 되 어 디코더 전체 의 성능 열화 를 초래 하 게 된다 . 이러 한 파이프라인 시스템 의 스톨 을 회피 하 기 위해서 , 참조 화상 판독 의 최악 의 경우 를 착안 하 여 필요 한 메모리 성능 을 추정 하 여 디코더 를 구축 하 는 것 은 가능 하 지만 , MPEG - 2 의 수배 의 고속 메모리 가 필요 하 게 되 어 설계 난이도 나 비용 의 상 승 으로 이어지 게 된다 .