로직 회로 ( 92 ) 는 4 프레임 기간 동안 제 1 그룹 의 극성 제어 신호 들 ( POL _ FGDG 1 # 1 ~ FGDG 1 # 4 ) 을 순차 적 으로 출력 한 후 에 , 4 프레임 기간 동안 제 2 그룹 의 극성 제어 신호 들 ( POL _ FGDG 2 # 1 ~ FGDG 2 # 4 ) 을 순차 적 으로 출력 한다 . 이 와 같이 로직 회로 ( 92 ) 는 4 프레임 기간 단위 로 제 1 그룹 의 극성 제어 신호 들 ( POL _ FGDG 1 # 1 ~ FGDG 1 # 4 ) 과 제 2 그룹 의 극성 제어 신호 들 ( POL _ FGDG 2 # 1 ~ FGDG 2 # 4 ) 의 출력 을 교번 한다 . 이 로 인하 여 , 제 1 그룹 의 제 2 및 제 3 극성 제어 신호 들 ( POL _ FGDG 1 # 2 ~ FGDG 1 # 3 ) 에 의해 데이터 전압 의 극성 이 제어 되 는 제 2 및 제 3 프레임 기간 ( # 2 및 # 3 ) 과 , 제 2 그룹 의 제 2 및 제 3 극성 제어 신호 들 ( POL _ FGDG 2 # 2 ~ FGDG 2 # 3 ) 에 의해 데이터 전압 의 극성 이 제어 되 는 제 6 및 제 7 프레임 기간 ( # 6 및 # 7 ) 동안 제 1 액정 셀 군 과 제 2 액정 셀 군 의 위치 는 매 프레임 마다 바뀌 어 도 7 및 도 8 과 같 은 액정 의 직류 화 를 억제 하 여 직류 화 잔상 과 플리커 를 예방 할 수 있 다 . 제 1 그룹 의 제 3 및 제 4 극성 제어 신호 ( POL _ FGDG 1 # 3 , POL _ FGDG 1 # 4 ) 와 제 2 그룹 의 제 1 극성 제어 신호 ( POL _ FGDG 2 # 1 ) 에 의해 데이터 전압 의 극성 이 제어 되 는 3 프레임 기간 동안 기 수행 의 액정 셀 들 은 동일 한 극성 의 데이터 전압 을 충전 한다 . 그리고 제 2 그룹 의 제 3 및 제 4 극성 제어 신호 ( POL _ FGDG 2 # 3 , POL _ FGDG 2 # 4 ) 와 제 1 그룹 의 제 1 극성 제어 신호 ( POL _ FGDG 1 # 1 ) 에 의해 데이터 전압 의 극성 이 제어 되 는 3 프레임 기간 동안 우수 행 의 액정 셀 들 은 동일 한 극성 의 데이터 전압 을 충전 하 여 도 5 및 도 6 과 같이 액정 의 직류 화 를 억제 하 여 부정형 얼룩 의 발생 을 억제 한다 .