일부 실시 예 에서 , 적층 장치 ( 100 ) 내 의 방열 층 ( 140 , 142 , 144 ) 의 위치 는 도 1 , 도 4 및 도 5 에 제공 된 예 에 한정 되 지 않 는다 . 다시 말 해 , 방열 층 ( 140 , 142 , 144 ) 은 적층 장치 ( 100 ) 내 의 다른 위치 에 배치 될 수 있 다 . 예 를 들 어 , 방열 층 ( 144 ) 은 칩 ( 104 ) 과 칩 ( 102 ) 사이 또는 칩 ( 104 ) 과 칩 ( 106 ) 사이 에 형성 될 수 있 으며 ; 방열 층 ( 140 ) 은 칩 ( 102 ) 과 기판 ( 108 ) 사이 또는 칩 ( 104 ) 과 칩 ( 106 ) 사이 에 형성 될 수 있 으며 ; 방열 층 ( 142 ) 은 다단 금속화 층 ( 118 및 / 또는 116 ) 에 형성 될 수 있 으며 ; 이 와 달리 이 들 의 임의 의 조합 으로 배치 될 수 있 다 . 또한 , 적층 장치 ( 100 ) 는 추가 적 인 방열 층 ( 예 , 방열 층 ( 140 , 144 ) ) 이 사이 에 배치 되 거나 방열 층 ( 예 , 방열 층 ( 142 ) 이 칩 의 각각 의 다단 금속화 층 에 통합 된 추가 의 칩 을 포함 할 수 있 다 . 전술 한 모든 조합 및 치환 은 본 개시 내용 의 사상 및 범위 내 에 있 다 .