즉 , 본 실시 형태 의 반도체 패키지 ( 7 ) 는 , 금 - 땜납 접속 에 의해 배선 기판 상 에 플립 칩 접속 되 는 반도체 칩 을 적어도 1 개 갖 고 있 으면 좋 고 , 도 17 에 도시 하 는 반도체 패키지 ( 7 ) ( SIP ) 에서 는 , 1 단 째 의 반도체 칩 인 제 1 반도체 칩 ( 마이크 로 컴퓨터 칩 ) ( 1 ) 이 금 - 땜납 접속 에 의해 배선 기판 에 플립 칩 접속 되 고 , 또한 2 단 째 의 제 2 반도체 칩 ( 메모리 칩 ) ( 2 ) 이 제 1 반도체 칩 ( 1 ) 상 에 적층 되 어 있 다 . 또한 , 제 2 반도체 칩 ( 2 ) 은 배선 기판 에 대해 와이어 접속 되 어 있 다 .