그러나 , 최근 반도체 소자 의 디자인 룰 ( design rule ) 이 급격 하 게 감소 됨 에 따라 , 반도체 장치 구현 에 필요 한 패턴 들 을 형성 하 기 위한 공정 의 해상도 한계 로 인하 여 미세 패턴 을 형성 하 는 데 한계 가 있 다 . 이 에 따라 , 셀 들 이 3 차원 적 으로 배열 되 는 3 차원 반도체 장치 들 이 제안 되 고 있 다 .