컴퓨터 프로세서 , 메모리 및 기타 계산 기구 를 위한 마이크 로 스케일 회로 를 구현 하 는 현재 의 접근 법 들 은 지난 반세기 동안 에 회로 밀도 및 계산 능력 에서 눈부시 고 급격 한 증가 를 이루 어 냈 다 . 그러나 , 여러 해 동안 컴퓨터 의 발전 을 특성 화 하 여 왔 고 , " "" 무어 의 법칙 "" 으로서 지칭 되 는 2 년 단위 의 처리 능력 및 피처 ( feature ) 밀도 의 가파른 2 배 증가 는 평탄 화 되 기 시작 하 였으며 ", 이제 피처 크기 의 추가 적 인 감소 는 신호 라인 의 크기 의 감소 에 따른 전기 저항 의 증가 , 피처 크기 의 감소 에 따른 피처 의 용량 의 증가 로 인해 증가 된 양 의 열 을 생성 하 는 프로세서 들 로부터 의 열 의 제거 의 어려움 의 증가 , 훨씬 더 작 은 피처 들 을 제조 할 때 겪 는 어려움 들 로 인한 프로세서 및 메모리 컴포넌트 들 의 더 높 은 결함 및 고장 율 , 및 피처 크기 를 더 줄이 기 위한 제조 설비 들 및 방법 들 의 설계 의 어려움 을 포함 하 는 물리 적 한계 들 및 실무 적 제약 들 을 겪 고 있 다 . 집 적 회로 내 의 피처 크기 의 추가 적 인 감소 가 점점 더 어려운 것 으로 밝혀짐 에 따라 , 집 적 회로 기반 전자 장치 들 의 계산 능력 을 향상 시키 기 위한 다양 한 대안 접근 법 들 이 이용 되 기 시작 하 였 다 . 일례 로 , 프로세서 판매자 들 은 다양 한 작업 들 을 병렬 로 실행 하 는 다수 의 코어 에 계산 을 분산 시킴 으로써 계산 능력 을 증가 시키 는 다중 코어 프로세서 들 을 생산 하 고 있 다 . 다른 노력 들 은 나노 스케일 레벨 의 회로 를 제조 하 는 것 , 다양 한 분자 전자 공학 기술 을 이용 하 는 것 , " 및 전자 통신 매체 들 을 통한 데이터 신호 들 의 잘못 된 전송 을 개선 하 기 위해 에러 정정 코드 를 사용 하 는 것 과 유사 한 방식 으로 정보 과학 에 기초 하 는 이론 적 접근 법 들 을 적용 함 으로써 결함 및 신뢰 성 문제 들 을 해결 하 는 것 을 포함 한다 . 추가 적 인 노력 들 은 굉장히 효율 적 인 저 전력 병렬 계산 기구 를 갖 는 생물학 적 유기체 들 을 제공 하 는 생체 신경 회로 를 모방 하 는 "" 뉴로 모 픽 회로 "" 로서 지칭 되 는 나노 스케일 회로 를 개발 하 는 것 과 관련 된다 . 그러나 "," 많 은 현재 의 접근 법 들 은 시냅스 들 에 대한 뉴로 모 픽 회로 등가물 들 을 구현 하 기 위해 상보 형 금속 산화물 반도체 ( "" CMOS "") 기술 들 로 구현 되 는 전통 적 인 논리 를 이용 하 며 ", 이 는 뉴런 들 에 대한 뉴로 모 픽 회로 등가물 들 이 제조 될 수 있 는 밀도 를 일반 적 으로 반도체 칩 표면 적 의 단위 제곱 센티미터 당 수천 뉴런 으로 심하 게 제한 한다 . 따라서 , 뉴로 모 픽 회로 의 연구 개발자 들 은 충분 한 밀도 의 뉴로 모 픽 회로 를 생산 하 기 위해서 는 새로운 기술 들 및 새로운 아키텍처 들 이 필요 하 다는 것 을 인식 하 고 있 다 .