전하 이동 방지 막 ( 105 ) 형성 방법 을 살펴보 면 다음 과 같 다 . 먼저 , 반도체 기판 ( 100 ) 상 의 단차 면 을 따라 산화 막 또는 질화 막 을 증착 한 후 식각 마스크 없이 전면 식각 공정 , 예컨대 에치 백 ( etch back ) 공정 을 실시 하 여 형성 한다 . 이때 , 에치 백 공정 은 전하 이동 방지 막 ( 105 ) 이 산화 막 으로 형성 된 경우 , 식각 시간 ( etch time ) 을 조절 하 여 공정 을 진행 하 고 , 질화 막 으로 형성 된 경우 , 종말점 검출 ( End Point Detection , EPD ) 방식 을 이용 하 여 공정 을 진행 하 여 가능 한 터널 링 절 연막 ( 104 ) 의 손실 을 최소 화 한다 . 터널 링 절 연막 ( 104 ) 은 F - N 터널 링 을 통해 전하 가 이동 하 는 경로 이 기 때문 에 식각 공정 시 손실 이 최소 화 되 도록 식각 공정 을 제어 하 는 것 이 무엇 보다 중요 하 다 .