도 2 를 참조 하 면 , 메모리 컨트롤러 ( 120 ) 및 인터페이스 칩 ( 113 ) 각각 은 제 1 데이터 ( DATA 1 ) , 제 1 커맨드 ( CMD 1 ) 및 제 1 어드레스 ( ADDR 1 ) 를 공통 채널 을 통해 교환 할 수 있 다 . 메모리 컨트롤러 ( 120 ) 및 인터페이스 칩 ( 113 ) 각각 은 제 1 내지 제 k 입출력 패드 들 ( DQ 1 ~ DQk ) 을 포함 한다 . 메모리 컨트롤러 ( 120 ) 및 인터페이스 칩 ( 113 ) 은 제 1 내지 제 k 입출력 패드 들 ( DQ 1 ~ DQk ) 을 통해 제 1 데이터 ( DATA 1 ) , 제 1 커맨드 ( CMD 1 ) 및 제 1 어드레스 ( ADDR 1 ) 를 교환 할 수 있 다 . 예 를 들 어 , 제 어 신호 ( CTRL ) 의 형태 에 따라 , 제 1 내지 제 k 입출력 패드 들 ( DQ 1 ~ DQk ) 을 통해 전송 되 는 신호 는 제 1 데이터 ( DATA 1 ) , 제 1 커맨드 ( CMD 1 ) 또는 제 1 어드레스 ( ADDR 1 ) 중 어느 하나 로 식별 될 수 있 다 . 예 를 들 어 , 제 1 내지 제 k 입출력 패드 들 ( DQ 1 ~ DQk ) 은 8 , 16 또는 32 개 일 수 있 으며 , 한정 되 지 않 는다 .