이 에 , 상기 금속 배선 의 저항 을 낮추 고 기생 캐 패 시턴 스 를 감소 시키 기 위한 다양 한 공정 기술 들 이 연구 되 고 있 으며 , 그 일환 으로서 , 상기 금속 배 선간 공간 을 매립 하 기 위한 절 연막 물질 로 매립 특성 이 우수 하 며 유전 상수 값 ( K ) 이 낮 은 저유 전막 을 사용 하 려는 시도 가 이루어지 고 있 다 . 상기 금속 배선 의 매립 을 위해 저유 전막 을 형성 하 면 , 기생 캐 패 시 턴 스가 감소 되 어 반도체 소자 의 동작 속도 가 개선 된다는 장점 이 있 다 .