도 2 를 참조 하 면 , 인터페이스 변환 FPGA 부 ( 300 ) 는 내부 적 으로 로컬 버스 인터페이스 제 어부 ( 310 ) 와 , 방송 스트림 버퍼링 을 위한 내부 메모리 ( 321 - 1 , 331 - 1 , 343 - 1 ) , 8 비트 의 방송 스트림 을 32 비트 내부 메모리 에 쌓 기 위한 비트 변환 및 버퍼 제어기 ( 322 , 332 , 342 ) , 8 비트 SPI 정합 부 ( 323 , 333 , 343 ) , 및 I 2 C 제어 를 위한 레지스터 들 ( 350 ) 및 I 2 C 정합 부 ( 360 ) 를 더 포함 한다 .