도 2 b 및 도 3 a 는 제조 공정 중 , 제조 후기 단계 의 반도체 디바이스 ( 100 ) 를 도시 한 것 이 다 . 도 2 b 및 도 3 a 에 도시 된 예 에서 , 캐리어 ( 10 ) 의 상면 ( 10 x ) 와 UBM ( 111 ) 을 모두 덮 도록 유전 층 ( 112 ) 이 형성 되 고 , 유전 층 ( 112 ) 을 패 터닝 하 여 UBM ( 111 ) 의 베이스 ( 111 d ) 를 외부 로 노출 시키 는 에퍼 처 ( aperture , 112 a ) 가 형성 될 수 있 다 .