도 3 에 도시 하 는 반도체 장치 에 있 어서 , 제 1 구동 회로 ( 182 ) 는 , 어 드레스 디코더 를 포함 한다 . 어 드레스 디코더 는 , 어 드레스 선택 신호선 A 를 디코드 하 여 디코드 한 어드레스 선택 신호 를 행 선택 신호선 RADR 과 , 페이지 버퍼 어드레스 선택 신호선 PBADR 에 출력 하 는 회로 이 다 . 어 드레스 선택 신호선 A 는 메모리 셀 ( 170 ) 의 행 방향 의 어드레스 선택 신호 와 , 페이지 버퍼 의 어드레스 선택 신호 가 입력 되 는 단자 이 며 , 메모리 셀 ( 170 ) 의 행의 개수 , 열 의 개수 , 또는 페이지 버퍼 의 구성 에 따라 , 1 개 내지 복수 개 가 된다 . 행 선택 신호선 RADR 은 메모리 셀 의 행 방향 의 어드레스 를 지정 하 는 신호선 이 다 . 페이지 버퍼 어드레스 선택 신호선 PBADR 은 , 페이지 버퍼 의 어드레스 를 지정 하 는 신호선 이 다 .