또한 , 상기 실리콘 기판 ( 61 ) 중 에 는 상기 게이트 전극 ( 63 A ) 의 양측 벽면 에 대응 하 여 p - 형 의 LDD 영역 ( 61 a , 61 b ) 이 형성 되 어 있 고 , 또한 상기 게이트 전극 ( 13 B ) 의 양측 벽면 에 대응 하 여 p - 형 의 LDD 영역 ( 61 c , 61 d ) 이 형성 되 어 있 다 . 여기 서 상기 제 1 및 제 2 MOS 트랜지스터 는 상기 소자 영역 ( 61 A ) 내 에 공통 적 으로 형성 되 어 있 기 때문 에 , 동일 한 p - 형 확산 영역 이 상기 LDD 영역 ( 61 b ) 과 LDD 영역 ( 61 c ) 으로서 공용 되 고 있 다 .