몇몇 실시 예 에 따르 면 , 반도체 스트립 ( 126 , 226 ) 의 형성 후 에 , 최종 FinFET 의 게이트 제어 를 향상 시키 고 핀 - 폭 편차 를 감소 시키 기 위해 반도체 스트립 ( 126 , 226 ) 을 시닝 하 도록 핀 - 시닝 프로세스 가 수행 될 수 도 있 다 . 각각 의 프로세스 는 도 18 에 도시 되 어 있 는 프로세스 흐름 ( 400 ) 에서 프로세스 ( 406 ) 로서 예시 되 어 있 다 . 핀 - 시닝 프로세스 의 상세 는 도 11 내지 도 13 을 참조 하 여 이하 의 단락 에서 설명 된다 . 다른 실시 예 에 따르 면 , 핀 - 시닝 프로세스 는 이 스테이지 에서 수행 되 지 않 는다 . 오히려 , 핀 - 시닝 프로세스 는 도 4 에 도시 되 어 있 는 바 와 같이 돌출 반도체 핀 ( 126 ', 226 ') 의 형성 후 에 , 또는 도 9 에 도시 되 어 있 는 바 와 같이 더미 게이트 스택 의 제거 후 에 수행 될 수 도 있 다 .