본 발명 에 따른 리세 스 게이트 를 갖 는 반도체 소자 의 제조 방법 은 소자 분리 막 과 리세 스 게이트 의 오버레이 마진 부족 에 의해 소자 분리 막 과 인접 하 는 활성 영역 에 어택 이 발생 하 는 현상 을 개선 할 수 있 다 . 특히 소자 분리 막 과 인접 하 는 활성 영역 의 패 터닝 임계 치수 ( CD ) 를 작 게 형성 할 수 있 는 웨이브 타입 의 포토 마스크 를 이용 하 면서 , 포토레지스트 리플 로우 공정 을 함께 적용 하 여 소자 분리 막 상 에 리세 스 트렌치 를 형성 하 는 패턴 이 형성 되 는 것 을 방지 한다 . 소자 분리 막 상 에 리세 스 트렌치 의 DICD ( Develop inspection critical dimension ) 의 크기 가 증가 함 에 따라 마진 이 증 가하 고 , 오버레이 마진 이 증가 함 에 따라 소자 분리 막 과 인접 한 활성 영역 이 어택 받 는 것 을 방지 할 수 있 다 .