상기 제 3 트랜지스터 ( T 3 ) 는 누설 전류 를 방지 하 기 위해 이중 게이트 구조 로 제공 될 수 있 다 . 즉 , 상기 제 3 트랜지스터 ( T 3 ) 는 제 3 a 트랜지스터 ( T 3 a ) 와 제 3 b 트랜지스터 ( T 3 b ) 를 포함 할 수 있 다 . 상기 제 3 a 트랜지스터 ( T 3 a ) 는 제 3 a 게이트 전극 ( GE 3 a ) , 제 3 a 액티브 패턴 ( ACT 3 a ) , 제 3 a 소스 전극 ( SE 3 a ) , 및 제 3 a 드레 인 전극 ( DE 3 a ) 을 포함 할 수 있 다 . 상기 제 3 b 트랜지스터 ( T 3 b ) 는 제 3 b 게이트 전극 ( GE 3 b ) , 제 3 b 액티브 패턴 ( ACT 3 b ) , 제 3 b 소스 전극 ( SE 3 b ) , 및 제 3 b 드레 인 전극 ( DE 3 b ) 을 포함 할 수 있 다 . 본 발명 의 일 실시 예 에서 는 설명 의 편의 를 위해 상기 제 3 a 게이트 전극 ( GE 3 a ) 과 상기 제 3 b 게이트 전극 ( GE 3 b ) 을 제 3 게이트 전극 ( GE 3 ) 으로 , 상기 제 3 a 액티브 패턴 ( ACT 3 a ) 과 상기 제 3 b 액티브 패턴 ( ACT 3 b ) 을 제 3 액티브 패턴 ( ACT 3 ) 으로 , 상기 제 3 a 소스 전극 ( SE 3 a ) 과 상기 제 3 b 소스 전극 ( SE 3 b ) 을 제 3 소스 전극 ( SE 3 ) 으로 , 그리고 상기 제 3 a 드레 인 전극 ( DE 3 a ) 과 상기 제 3 b 드레 인 전극 ( DE 3 b ) 을 제 3 드레 인 전극 ( DE 3 ) 으로 지칭 한다 .