LDPC 코드 들 의 디 코딩 은 그래픽 설명 에 의해 가장 잘 이해 될 수 도 있 다 . 도 4 는 도 3 에 도시 된 패리티 체크 매트릭스 ( H ) 에 대응 하 는 LDPC 그래프 ( 400 ) 의 일 예 를 예시 한다 . 그래프 ( 400 ) 는 2 개 의 타입 들 의 노드 들 : 변수 ( variable ) 노드 들 ( VN 1 - VN 12 ) ( 402 ) 및 체크 노드 들 ( CN 1 - CN 9 ) ( 404 ) 을 갖 는다 . 각각 의 변수 노드 는 코드 비트 를 나타내 고 , 각각 의 체크 노드 는 패리티 체크 식 을 나타낸다 . 변수 노드 와 연관 된 코드 비트 가 체크 노드 와 연관 된 패리티 체크 식 내 에 포함 되 면 변수 노드 와 체크 노드 사이 에 라인 이 그려진다 . 각각 의 라인 은 본 명세서 에서 에지 ( 406 ) 로서 지칭 될 수 도 있 다 . 따라서 , j 번 째 변수 노드 ( 402 ) 가 에지 ( 406 ) 에 의해 i 번 째 체크 노드 ( 404 ) 에 연결 되 면 , 즉 , 2 개 의 노드 들 이 이웃 들 이 면 , 패리티 체크 매트릭스 ( H ) 의 i 번 째 열 에서 및 j 번 째 행 에서 “ 1 ” 이 존재 한다 . 즉 , i 번 째 행과 j 번 째 열 의 교차점 은 , " 에지 ( 406 ) 가 대응 하 는 노드 들 ( 402 및 404 ) 을 결합 하 는 "" 1 "" 및 에지 가 없 는 "" 0 "" 을 포함 한다 . 그 와 같이 ", 각각 의 에지 ( 406 ) 는 패리티 체크 매트릭스 에서 비 - 제 로 엘리먼트 에 대응 한다 .