논리 판정 회로 ( 510 ) 는 , NAND 게이트 ( NAND 3 ) , NAND 게이트 ( NAND 4 ) , NAND 게이트 ( NAND 5 ) 및 NOR 게이트 ( NOR 1 ) 를 포함 한다 . NAND 게이트 ( NAND 3 ) 는 , 센싱 데이터 ( SD [ m ] [ 1 ] ~ SD [ m ] [ n ] ) 중 의 서브 센싱 데이터 군 ( SD [ m ] [ 1 ] ~ SD [ m ] [ 3 ] ) 을 수신 하 고 , NAND 논리 연산 을 실행 하 여 NAND 신호 ( SNAND 1 ) 를 생성 한다 . NAND 게이트 ( NAND 4 ) 는 , 센싱 데이터 ( SD [ m ] [ 1 ] ~ SD [ m ] [ n ] ) 의 서브 센싱 데이터 군 ( SD [ m ] [ 4 ] ~ SD [ m ] [ 5 ] ) 을 수신 하 고 , NAND 논리 연산 을 실행 하 여 NAND 신호 ( SNAND 2 ) 를 생성 한다 . NAND 게이트 ( NAND 5 ) 는 , 센싱 데이터 ( SD [ m ] [ 1 ] ~ SD [ m ] [ n ] ) 의 서브 센싱 데이터 군 ( SD [ m ] [ 6 ] ~ SD [ m ] [ 7 ] ) 을 수신 하 고 , NAND 연산 을 실행 하 여 NAND 신호 ( SNAND 3 ) 를 생성 한다 . NOR 게이트 ( NOR 1 ) 의 입력단 은 , NAND 게이트 ( NAND 1 ) , NAND 게이트 ( NAND 2 ) , 및 NAND 게이트 ( NAND 3 ) 의 출력 단 에 결합 되 고 , NOR 게이트 ( NOR 1 ) 는 , NAND 신호 ( SNAND 1 ) , NAND 신호 ( SNAND 2 ) 및 NAND 신호 ( SNAND 3 ) 를 수신 하 고 , NOR 논리 연산 을 실행 하 여 판정 신호 ( D [ m ] ) 를 생성 한다 .