일부 실시 예 들 에서 에어 갭 스 페이서 들 을 갖 는 FinFET 디바이스 들 및 희생 적 SnO 2 스 페이서 들 을 사용 하 여 FinFET 디바이스 들 내 로 에 어 갭 들 을 집적 하 기 위한 방법 들 이 제공 된다 . 에 어 갭 스 페이서 들 은 집 적 동안 희생 적 SnO 2 스 페이서 를 사용 하 여 형성 된다 . 희생 적 스 페이서 는 셀프 - 정렬 된 소스 / 드레 인 콘택트 형성 후 후속 하 여 제거 된다 . 에 어 갭 스 페이서 는 FinFET 기생 커패시턴스 를 감소 시킨다 . 저 기생 커패시턴스 는 프로세스 윈도우 의 손실 또는 리소그래피 오버레이 요건 들 의 완화 없이 달성 될 수 있 다 .