연산 증폭 회로 ( 203 _ 1 ) 는 , 트랜지스터 ( 제 1 트랜지스터 ) ( 211 _ 1 ) 및 트랜지스터 ( 제 2 트랜지스터 ) ( 212 _ 1 ) 가 설치 된 차동 입력 회로 와 , 트랜지스터 ( 제 3 트랜지스터 ) ( 213 _ 1 ) 및 트랜지스터 ( 제 4 트랜지스터 ) ( 214 _ 1 ) 가 설치 된 커런트 미러 회로 와 , 정전 류 원 ( 222 _ 1 ) 을 포함 한다 .