다음 , 금속 성 탭 ( 24 ) 과 제 1 금속 라인 상 에 제 3 층간 절 연막 ( 16 ) 을 형성 한다 . 이때 , 제 3 층간 절 연막 ( 16 ) 은 인덕 터 가 형성 될 부분 의 평탄 화 를 위해 SOG ( Spin - On - Glass ) 막 , PECVD ( Plasma Enhanced CVD ) 방법 에 의한 층간 절 연막 을 순차 적 으로 적층 하 여 형성 된다 . 상기 공정 은 일반 적 인 반도체 소자 제작 공정 에서 사용 되 는 PECVD 에 의한 산화 막 , SOG 막 그리고 다시 PECVD 에 의한 산화 막 등 을 순차 적 으로 적층 하 여 층간 절 연막 을 평탄 화 하 는 공정 과 유사 하 다 . 그리고 , 제 3 층간 절 연막 ( 16 ) 에 제 1 금속 라인 을 노출 시키 는 제 2 홀 을 형성 한다 .