도 10 은 , 재 기입 드라이버 WD 0 의 구성 을 도시 하고 있 다 . 이 재 기입 드라이버 는 , 리셋 시 에 메모리 셀 에 흐르 는 전류 Irst 를 , 메모리 층 선택 신호 LS 1 B ∼ LS 3 B 에 따라서 제어 하 고 , 층 마다 재 기입 조건 을 변화 시키 는 점 에 특징 이 있 다 . 이 구성 에 의해 , 메모리 셀 을 고저 항 상태 로 하 는 리셋 동작 에서 , 층 마다 의 전기 특성 의 차이 에 따라서 , 층 마다 저항 값 을 원하 는 값 으로 제어 하 는 것 이 가능 해져 , 고 신뢰도 의 상변화 메모리 를 실현 하 는 것 이 가능 하 게 된다 .