도 12 는 본 발명 의 실시 예 에 따른 활성 경계 퀼트 아키텍처 메모리 를 지원 하 는 메모리 부분 ( 1200 ) 의 예 를 예시 한다 . 도 12 는 명확 성 을 위해 기판 층 및 로우 라인 의 컴포넌트 만 을 도시 한다 . 예 를 들 어 , 메모리 타일 의 일부 는 명확 성 을 위해 생략 될 수 있 다 . 다른 예 에서 , 상이 한 데크 와 관련 된 로우 라인 은 메모리 디바이스 내 상이 한 높이 에 위치 될 수 있 다 . 이 와 같이 , 일부 예 들 에서 , 로우 라인 들 은 서로 중첩 되 거나 또는 서로 의 최 상부 위 에 적층 될 수 있 다 . 로우 라인 은 명확 성 을 목적 으로 2 차원 배열 로 오프셋 되 어 도시 된다 . 메모리 부분 ( 1200 ) 는 도 9 를 참조 하 여 설명 된 메모리 부분 ( 905 ) 의 예 일 수 있 다 . 메모리 부분 ( 1200 ) 은 지원 컴포넌트 들 및 메모리 타일 ( 430 ) 및 활성 경계 타일 ( 915 ) 의 액세스 라인 의 일부 를 도시 한다 . 메모리 부분 의 예시 적 인 예 들 에서 , 메모리 타일 ( 430 ) 및 활성 경계 타일 들 ( 915 ) 은 각각 의 타일 이 어디 서 시작 하 고 끝나 는지 에 대한 추가 명확 성 을 제공 하 기 위해 이격 된다 . 일부 예 에서 , 메모리 부분 ( 1200 ) 는 메모리 타일 ( 430 ) 과 활성 경계 타일 ( 915 ) 사이 의 갭 을 포함 하 지 않 는다 .