더미 메모리 셀 ( DMC 1 , DMC 2 ) 은 , 매트릭스 의 외주 부 에 위치 하 는 리얼 메모리 셀 ( MC ) 의 외측 에 배치 된다 . 제 1 콘택트 는 , 반도체 기판 상 에 적층 되 는 2 개 의 배선 층 사이 를 접속 하 고 , 각 메모리 셀 ( MC , DMC 1 , DMC 2 ) 주위 에 배치 되 며 , 인접 하 는 메모리 셀 ( MC , DMC 1 , DMC 2 ) 에 공유 된다 . 더미 메모리 셀 ( DMC 1 , DMC 2 ) 에 배치 되 는 제 1 콘택트 의 수 는 , 리얼 메모리 셀 ( MC ) 에 배치 되 는 제 1 콘택트 의 수 보다 적 게 설정 된다 . 이 때문 에 , 제조 조건 의 변동 에 의해 웰 영역 이 정상 적 으로 형성 되 지 않 는 경우 에 도 , 더미 메모리 셀 ( DMC 1 , DMC 2 ) 에 비 정상 적 인 전원 전류 가 흐르 는 것 을 방지 할 수 있 고 , 래치 업 이 발생 하 는 것 을 방지 할 수 있 다 .