도 1 을 참조 하 면 , 컴퓨팅 장치 ( 100 ) 는 , 어텐션 네트워크 ( 130 ) , 디 텍 션 네트워크 ( 140 ) 및 드라이브 네트워크 ( 150 ) 를 포함 할 수 있 다 . 어텐션 네트워크 ( 130 ) , 디 텍 션 네트워크 ( 140 ) 및 드라이브 네트워크 ( 150 ) 의 입출력 및 연산 과정 은 각각 통신부 ( 110 ) 및 프로세서 ( 120 ) 에 의해 이루어질 수 있 다 . 다만 , 도 1 에서 는 통신부 ( 110 ) 및 프로세서 ( 120 ) 의 구체 적 인 연결 관계 를 생략 하 였 다 . 이 때 , 메모리 ( 115 ) 는 후술 할 인스트 럭 션 들 을 저장 한 상태 일 수 있 고 , 프로세서 ( 120 ) 는 메모리 ( 115 ) 에 저장 된 인스트 럭 션 들 을 수행 하 도록 설정 되 되 , 프로세서 ( 120 ) 는 추후 설명 할 프로세스 들 을 수행 함 으로써 본 발명 을 수행 할 수 있 다 . 이 와 같이 학습 장치 ( 100 ) 가 묘사 되 었 다고 하 여 , 학습 장치 ( 100 ) 가 본 발명 을 실시 하 기 위한 프로세서 , 메모리 , 미디엄 ( medium ) 또는 임의 의 다른 컴퓨팅 컴포넌트 의 임의 의 조합 을 포함 하 는 통합 장치 를 배제 하 는 것 은 아니 다 .