도 2 및 도 3 d 를 참조 하 면 , 반도체 기판 ( 100 ) 에 활성 영역 ( 103 ) 을 한정 하 는 소자 분리 영역 ( 미 도시 ) 이 제공 될 수 있 다 . 상기 반도체 기판 ( 100 ) 은 실리콘 기판 일 수 있 다 . 상기 활성 영역 ( 103 ) 을 갖 는 상기 반도체 기판 ( 100 ) 상 에 제 1 도전 성 패턴 ( 110 a ) 이 제공 된다 . 상기 제 1 도전 성 패턴 ( 110 a ) 은 상기 활성 영역 ( 103 ) 상 에 제공 될 수 있 다 . 상기 활성 영역 ( 103 ) 상 에서 상기 제 1 도전 성 패턴 ( 110 a ) 은 평평 한 상부 면 을 가지 며 상부 표면 으로부터 중간 부분 으로 갈수록 좁 아 질 수 있 다 . 또한 , 상기 제 1 도전 성 패턴 ( 110 a ) 은 중간 부분 으로부터 바닥 영역 으로 갈수록 넓 어 질 수 있 다 . 상기 제 1 도전 성 패턴 ( 110 a ) 은 오목 하 게 라운 딩 된 측벽 을 가질 수 있 다 . 상기 활성 영역 ( 103 ) 과 상기 제 1 도전 성 패턴 ( 110 a ) 사이 에 제 1 유전 막 ( 105 ) 이 제공 될 수 있 다 . 상기 제 1 유전 막 ( 105 ) 은 열 산화 막 을 포함 할 수 있 다 .