이후 , 게이트 절 연막 ( 25 ) 상 에 잔류 하 는 포토레지스트 패턴 을 제거 함 으로써 , 도 3 i 에 도시 된 바 와 같이 , 채널 을 형성 하 는 활성 층 ( 34 ) 및 오 믹 접촉 층 ( 35 ) 으로 구성 된 반도체 패턴 과 , 데이터 라인 ( 30 ) , 데이터 라인 ( 30 ) 에 접속 된 소스 전극 ( 32 ) , 채널 을 사이 에 두 고 소스 전극 ( 32 ) 과 대응 하 는 드레 인 전극 ( 33 ) , 스토리지 캐 패 시터 를 형성 하 는 스토리지 전극 ( 65 ) 및 데이터 패드 하부 전극 ( 91 ) 을 포함 하 는 제 2 도전 성 패턴 을 형성 한다 .