실시 형태 4 에 있 어서 , 도 9 b 에서 반도체 기판 ( 119 ) 을 박리 함 으로써 노출 된 단결정 반도체 층 ( 106 ) 의 표면 은 , 손상 층 ( 121 ) 을 형성 함 으로써 결정 결함 이 잔류 하 는 경우 가 있 다 . 그 경우 에 는 단결정 반도체 층 ( 106 ) 의 표층 부를 에칭 에 의해 제거 해 두 는 것 이 바람직 하 다 . 에칭 은 드라이 에칭 또는 웨트 에칭 으로 행한다 . 또한 , 단결정 반도체 층 ( 106 ) 의 벽개 된 면 은 , 평균 면 거칠 기 ( Ra ) 가 7 nm 내지 10 nm 이 고 , 최대 고저 차 ( P - V ) 가 300 nm 내지 400 nm 의 요철 면 이 잔류 하 는 경우 가 있 다 . 또 , 여기 에서 말 하 는 산골짜기 의 최대 고저 차란 , 산꼭대기 와 산골짜기 바닥 의 높이 의 차 를 나타낸다 . 또한 , 여기 에서 말 하 는 산꼭대기 와 산골짜기 바닥 은 JIS BO 6 O 1 로 정의 되 어 있 는 「 산꼭대기 」 「 산골짜기 바닥 」 을 삼차원 으로 확장 한 것 이 며 , 산꼭대기 란 지정면 의 산 에서 가장 표고 가 높 은 곳 , 산골짜기 바닥 이 란 지 정면 의 산골짜기 에서 가장 표고 가 낮 은 곳 으로 표현 된다 .