커맨드 디코더 회로 ( 240 ) 는 래 칭 된 커맨드 신호 ( CMDLAT < N : 0 >') 를 디 코딩 하 고 디 코딩 된 커맨드 ( CMDDEC ) 를 제공 한다 . 커맨드 디코더 회로 ( 240 ) 는 클록 경로 ( 210 ) 에 의해 제공 되 는 지연 된 내부 클록 ( ICKD ') 에 의해 클 로킹 될 수 있 다 . 커맨드 레이턴 시 회로 ( 242 ) 는 , 디 코딩 된 커맨드 ( CMDDEC ) 를 수신 하 고 , 커맨드 레이턴 시 정보 ( LAT ) 에 따른 지연 만큼 그 디 코딩 된 커맨드 를 지연 한다 . 커맨드 레이턴 시 정보 ( LAT ) 는 , 클록 신호 , 예 를 들 어 , 클록 경로 ( 210 ) 에 제공 되 는 클록 신호 ( CK ) 의 다수 의 클록 사이클 을 정의 할 수 있 으며 , 이때 커맨드 에 연관 된 데이터 는 , 반도체 장치 ( 100 ) 에 의해 제공 되 며 ( 예 를 들 어 , 연관 된 판독 커맨드 에 대한 판독 데이터 에 해당 ) 또는 반도체 장치 ( 100 ) 에 의한 연관 된 커맨드 의 수신 에 후속 하 여 반도체 장치 ( 100 ) 에 제공 된다 ( 예 를 들 어 , 연관 된 기입 커맨드 에 대한 기입 데이터 에 해당 한다 ) . 커맨드 레이턴 시 정보 ( LAT ) 는 , 커맨드 ( CA < N : 0 >)( 예 를 들 어 , 판독 커맨드 또는 기입 커맨드 ) 에 따라 판독 레이턴 시 정보 ( RL ) 또는 기입 레이턴 시 정보 ( WL ) 를 나타낼 수 있 다 .