한편 , 상기 스위치 는 패킷 이 입력 되 는 인 포트 ( Inport ) 와 패킷 이 출력 되 는 아웃 포트 ( Outport ) , 상기 아웃 포트 가 비 어 있 는지 여부 를 확인 하 는 중재 기 ( Arbiter ) 로 구성 된다 . 상기 인 포트 를 통해 여러 목적지 를 갖 는 패킷 들 이 입력 되 면 , 상기 패킷 의 태그 ( Tag ) 를 디 코딩 해서 중재 기 에 아웃 포트 요청 신호 를 보내 며 , 중 재기 는 아웃 포트 가 비 어 있 는 경우 요청 신호 를 받아들여 인 포트 에 있 는 패킷 을 아웃 포트 로 보내 게 된다 . 아웃 포트 개수 만큼 의 패킷 을 동시 에 목적지 로 보낼 수 있 으며 , 아웃 포트 가 사용 중 이 라면 패킷 은 인 포트 에서 대기 를 하 게 되 어 큐 잉 ( Queuing ) 이 일어나 는데 , 상기 버스 구조 와 비교 할 때 , 하나 의 마스터 모듈 이 원 하 는 모든 작업 을 마치 는 동안 버스 의 사용 승인 을 기다리 는 것 보다 는 작 은 수 의 패킷 을 기다리 게 될 것 이 다 . 상기 와 같 은 구성 을 통해 상기 마스터 모듈 의 대기 시간 을 감소 시킬 수 있 지만 , 일반 적 으로 온 칩 네트워크 구조 는 첫 데이터 의 전송 이 온 칩 버스 에 비해서 시간 이 더 걸리 는 단점 이 있 다 .