제 1 행의 화소 회로 ( 3 ) ( 1 , j ) 에 대해 , 시간 T 0 C 이전 의 필드 F ( 0 ) ( 이하 , 앞 화면 이 라고 도 한다 ) 에 있 어서 의 발광 허가 기간 ( LM ( 0 ) ) 에 는 , " 도 4 b 에 나타내 는 바 와 같이 기록 구동 펄스 WS 가 "" L "" 레벨 이 다 . 그 결과 ", 샘플링 트랜지스터 Ms 가 오프 하 고 있 다 . 이때 도 4 c 에 나타내 는 바 와 같이 전원 구동 펄스 DS 가 고전 위 Vcc _ H 의 인가 상태 에 있 다 .