도 1 을 참조 하 여 살펴보 면 , 반도체 메모리 장치 의 퓨즈 회로 부 는 게이트 로 퓨즈 제어 신호 ( FSE ) 를 입력 받 으며 일 측 이 전원 전압 ( VDD ) 에 연결 된 피 모스 트랜지스터 ( P 1 ) 와 , 피 모스 트랜지스터 ( P 1 ) 의 타 측 에 일 측 이 접속 된 퓨즈 ( F 1 ) 와 , 퓨즈 의 타 측 에 일 측 이 접속 되 며 게이트 로 퓨즈 제어 신호 ( FSE ) 를 입력 받 고 , 타 측 으로 는 접지 전압 ( VSS ) 에 연결 된 앤 모스 트랜지스터 ( N 1 ) 와 , 퓨즈 의 타 측 에 입력단 이 접속 된 인버터 ( I 1 ) 와 , 인버터 ( I 1 ) 와 직렬 로 연결 된 인버터 ( I 2 , I 3 ) 와 , 게이트 로 인버터 ( I 1 ) 의 출력 을 입력 받 고 , 일 측 은 인버터 ( I 1 ) 의 입력 에 접속 되 며 , 타 측 은 접지 전압 ( VSS ) 에 연결 된 앤 모스 트랜지스터 ( N 2 ) 를 구비 한다 . 여기 서 퓨즈 ( F 2 ) 는 더미 퓨즈 이 다 . 인버터 ( I 3 ) 에서 출력 하 는 감지 신호 ( FET ) 는 퓨즈 의 블로 잉여 부 를 판별 하 기 위한 신호 이 다 . 퓨즈 전압 ( FUSE _ PWR ) 은 퓨즈 를 블로 잉 시킬 때 퓨즈 에 인가 되 는 전압 이 다 .