본 명세서 에 기재 될 때 , 메모리 디바이스 , 가령 , 도 1 a 의 120 이 데이터 버스 ( 가령 , 156 ) 및 제 어 버스 ( 가령 , 154 ) 를 통해 호스트 ( 가령 , 110 ) 에 연결 되 도록 구성 될 수 있 다 . 메모리 디바이스 내 뱅크 ( 121 ) , 뱅크 섹션 ( 도 1 b 의 123 ) 은 메모리 셀 의 복수 의 서브 어레이 ( 가령 , 도 1 b 및 도 1 c 의 125 - 0 및 125 - 1 및 126 - 0 , ..., 126 - N - 1 ) 를 포함 할 수 있 다 . 뱅크 ( 121 ) 는 메모리 셀 의 복수 의 컬럼 ( 가령 , 도 1 b 의 122 ) 을 통해 복수 의 서브 어레이 에 연결 된 감지 회로 ( 가령 , 도 1 a 의 150 및 도 2 , 3 , 4 a 및 4 b 에서 이 에 대응 하 는 도면 부호 ) 를 포함 할 수 있 다 . 감지 회로 는 각각 의 컬럼 에 연결 된 도 2 의 감지 증폭기 및 / 또는 계산 구성 요소 ( 가령 , 206 및 231 ) 를 포함 할 수 있 다 .