일부 예시 에서 , 메모리 어레이 ( 400 ) 의 하나 이상 의 메모리 셀 이 액세스 될 수 있 다 . 일부 경우 , 액세스 전 에 , 각각 의 디 지트 라인 ( 430 ) 이 각자 의 분로 ( 432 ) 를 통해 플레이트 ( 405 ) 와 연결 될 수 있 다 . 본 명세서 에서 언급 된 바 와 같이 , 디 지트 라인 ( 430 ) 을 플레이트 ( 405 ) 로부터 분리 하 고 , 그런 다음 디 지트 라인 ( 430 ) 을 선택 ( 가령 , 프리 차지 ) 하 고 , 워드 라인 ( 425 ) 을 선택 함 으로써 , 메모리 셀 ( 가령 , 메모리 셀 ( 410 ) ) 이 액세스 될 수 있 다 . 일부 예시 에서 , 그런 다음 , 메모리 셀 ( 410 ) 에 의해 저장 된 논리 상태 가 감지 ( 래치 ) 될 수 있 고 , 메모리 셀 ( 410 ) 에 의해 저장 된 논리 상태 가 감지 된 후 까지 플레이트 ( 405 ) 의 전압 이 낮 게 유지 될 수 있 다 . 디 지트 라인 ( 430 ) 및 워드 라인 ( 425 ) 이 선택 되 는 동안 플레이트 가 낮 게 유지 되 기 때문 에 , 제 1 논리 상태 ( 가령 , " 논리 "" 1 "") 가 감지 를 기초 로 ( 가령 ", 감지 의 결과 로서 , 감지 와 동시 에 ) 메모리 셀 ( 410 ) 에 저장 될 수 있 다 ( 써질 수 있 다 ) .