제 2 수신 노드 ( RX 2 ) 및 제 3 수신 노드 ( Rx 3 ) 를 통하 여 이븐 메모리 칩 과 오드 메모리 칩 으로부터 수신 된 읽 기 데이터 는 데이터 재 정렬 회로 ( 115 ) 로 제공 될 수 있 다 . 제 5 수신 노드 ( Rx 5 ) 및 제 6 수신 노드 ( Rx 6 ) 를 통해 입력 되 는 제 3 타이밍 신호 는 데이터 재 정렬 회로 ( 115 ) 로 제공 될 수 있 다 . 실시 예 에서 , 제 4 타이밍 신호 는 데이터 재 정렬 회로 ( 115 ) 로 제공 될 수 있 다 .