특히 , 제 1 게이트 전극 에서 제 2 폴리 실리콘 전극 ( 16 A ) 이 N 형 및 P 형 제 1 폴리 실리콘 전극 ( 14 C , 14 D ) 을 충분히 감싸 도록 패 터닝 을 실시 한다 . 따라서 , 게이트 패턴 형성 이후 게이트 재산 화 ( Reoxidating ) 등 의 열 공정 에 의한 P 형 제 1 폴리 실리콘 전극 ( 14 D ) 에서 의 보론 아웃 디 퓨전 을 제 2 폴리 실리콘 전극 ( 16 A ) 이 막 기 때문 에 P 형 제 1 폴리 실리콘 층 내 에 남 아 있 는 보론 의 도즈 를 증가 시킬 수 있 으며 , 이 로 인해 게이트 저항 ( Gate Rs ) 을 감소 시킬 수 있 다 . 또한 , 비정질 의 제 2 폴리 실리콘 층 ( 16 ) 이 결정질 의 제 1 폴리 실리콘 전극 ( 14 D ) 을 모두 감싸 기 때문 에 게이트 패턴 을 위한 식각 시 식각 프로 파일 을 개선 하 여 소자 의 전기 적 특성 열화 를 막 을 수 있 다 .