본 발명 의 파라 메터 셋 콘트롤 부 ( 70 ) 는 연속 적 인 LPS 를 설정 하 고 구성 하 여 DMA 콘트롤 부 ( 72 ) 를 제어 하 고 , DMA 콘트롤 부 ( 72 ) 는 본 발명 의 상태 전이 도 ( State Machine ) 를 이용 하 여 연속 적 인 LPS 를 활용 하 여 256 * 32 DMA 버퍼 ( 74 ) , 메모리 버퍼 1 ~ n ( 76 ~ 80 ) 에서 의 데이터 의 전송 을 처리 하 므로 데이터 전송 도중 에 CPU 의 인터럽트 와 레지스터 셋 팅 , 클리어 동작 이 없 어 지 므로 고용량 데이터 나 실시간 처리 가 요구 되 는 하드웨어 의 효율 적 인 데이터 전송 이 가능 하 다 . 또한 , CPU 가 데이터 의 전송 을 위한 처리 가 적어지 고 다른 어플리케이션 을 구동 할 수 있 으므로 시스템 의 성능 이 향상 된다 .