이상 과 같 은 , 어 드레스 변환 회로 AE 의 구성 과 동작 에 의해 , 다음 효과 를 얻 을 수 있 다 . 즉 , 도 23 에 도시 한 바 와 같이 , 내부 어드레스 IA [ 28 : 27 ] 을 , 내부 어드레스 EA [ 28 : 27 ] 로 변환 함 으로써 , 초기 화 동작 과 , 기입 동작 및 판독 동작 의 시험 을 행할 때 에 는 , 전체 메모리 층 을 선택 하 여 원 하 는 동작 을 행함 으로써 , 메모리 층 단위 로 양품 또는 불량품 의 식별 을 행할 수 있 다 . 또한 , 이 메모리 층 마다 의 특성 판정 에 따라서 , 어 드레스 변환 논리 회로 AEL 의 설정 을 칩 마다 행함 으로써 , 특성 이 양호 한 메모리 층만 을 선택 하 여 메모리 동작 가능 한 , 소위 파 셜 품 칩 을 실현 할 수 있 다 . 이 와 같 은 , 파 셜 품 에 의해 , 웨이퍼 당 의 칩 취득 수 를 향상 시킬 수 있 어 , 비트 코스트 를 저감 하 는 것 이 가능 하 게 된다 .