여기 서 , 제 1 및 제 2 유기 트랜지스터 ( Tr 1 및 Tr 2 ) 는 기본 적 인 구성 은 동일 하 며 , 그 길 이 방향 을 따라 한 쌍 의 소스 · 드레 인 전극 이 형성 되 고 , 소스 · 드레 인 전극 사이 에 채널 이 형성 되 는 구성 이 다 . 그 때문 에 , " 본 명세서 에서 는 도트 ( 4 ) 의 옆 방향 ( 지면 좌우 방향 ) 을 "" 채널 길 이 방향 "" 이라고 부르 고 "," 도트 ( 4 ) 의 길 이 방향 ( 지면 상하 방향 ) 을 "" 채널 폭 방향 "" 이라고 부른다 . 제 1 유기 트랜지스터 ( Tr 1 ) 와 제 2 유기 트랜지스터 ( Tr 2 ) 의 채널 길 이 방향 의 간격 ( 중심선 의 간격 ) 과 ", 도트 ( 4 A ) 의 제 1 유기 트랜지스터 ( Tr 1 ) 와 인접 하 는 도트 ( 4 B ) 의 제 2 유기 트랜지스터 ( Tr 2 ) 와 의 간격 중 , 짧 은 쪽 을 간격 a , 긴 쪽 을 간격 b 라고 한다 . 이때 , 간격 b 가 간격 a 의 정수 배 ( b = na , n 은 임의 의 자연수 ) 가 되 도록 배치 한다 . 바람직 하 게 는 n 은 3 이하 이 다 . 더욱 바람직 하 게 는 , 모든 유기 트랜지스터 를 채널 길 이 방향 의 간격 이 등 피치 ( n = 1 ) 가 되 도록 배치 한다 . 일례 로서 7 인치 VGA 패널 을 상정 하 면 , a = 25 ㎛, b = 50 ㎛( n = 2 ) 로 설정 할 수 있 다 .