또한 본 발명 의 다른 일 형태 는 제 1 절연 층 , 제 2 절연 층 , 반도체 층 , 및 제 1 도전 층 을 가지 는 반도체 장치 이 다 . 제 1 절연 층 위 에 반도체 층 , 제 2 절연 층 , 및 제 1 도전 층 이 이 순서 대로 적층 된다 . 제 1 절연 층 은 제 1 절 연막 , 제 2 절 연막 , 및 제 3 절 연막 이 이 순서 대로 적층 된 적층 구조 를 가진다 . 반도체 층 은 제 1 금속 산화 물막 과 제 2 금속 산화 물막 이 이 순서 대로 적층 된 적층 구조 를 가진다 . 제 2 절연 층 은 산화물 을 포함 한다 . 제 1 금속 산화 물막 및 제 2 금속 산화 물막 각각 은 인듐 및 산소 를 포함 한다 . 제 2 절연 층 은 제 2 금속 산화 물막 과 접하 는 부분 을 가진다 . 제 3 절연 막 은 제 1 금속 산화 물막 과 접하 는 부분 을 가진다 . 제 1 절연 막 은 실리콘 및 질소 를 포함 한다 . 제 3 절연 막 은 실리콘 및 산소 를 포함 한다 . 제 2 절연 막 은 실리콘 , 질소 , 및 산소 를 포함 한다 . 제 2 절 연막 이 포함 하 는 상기 산소 는 제 1 절 연막 보다 많 고 또한 제 3 절 연막 보다 적 다 . 제 2 절 연막 이 포함 하 는 상기 질소 는 제 1 절 연막 보다 적 고 또한 제 3 절 연막 보다 많 다 .