도 3 은 본 발명 의 실시 예 에 따른 인터 리버 / 디 인터 리버 구조 를 나타낸 도면 이 다 . 상기 도 3 은 종래 의 기술 에 기재 된 도 2 와 비교 하 면 메모리 ( 310 ) , 쓰 기 주소 발생기 ( 320 ) , 읽 기 주소 발생기 ( 330 ) 는 동일 하 고 , 상기 메모리 ( 310 ) 를 제어 하 는 메모리 제어기 ( 340 ) 가 추가 되 었 고 , 상기 쓰 기 주소 발생기 ( 320 ) 의 출력 에 반복 카운터 REP _ CNT ( REPETITION _ COUNTER ) 가 추가 되 었 다 . 상기 REP _ CNT 는 메모리 ( 310 ) 의 모든 유효 영역 에 한 번 이상 기록 을 하 였 는지 를 알려 주 는 값 으로 0 과 1 만 으로 표현 이 가능 하 다 . 상기 쓰 기 주소 발생기 ( 320 ) 의 새로운 출력 REP _ CNT 는 새로운 패킷 을 받 기 전 에 는 REP _ CNT = 0 으로 리셋 ( reset ) 되 어 있 다 . 상기 쓰 기 주소 발생기 ( 320 ) 는 입력 값 이 있 을 때 마다 종래 의 기술 과 동일 하 게 쓰 기 주소 값 WD _ ADDR 주소 값 을 하나 씩 증가 시킨다 . 쓰 기 주소 값 WD _ ADDR 이 유효 한 메모리 주소 값 을 넘 는 경우 상기 쓰 기 주소 발생기 ( 320 ) 가 다시 메모리 영역 앞부분 의 주소 로 리셋 하 면서 REP _ CNT = 1 로 설정 한다 . 반면 에 , 쓰 기 주소 값 WD _ ADDR 이 유효 한 메모리 주소 값 을 넘 지 않 는 경우 상기 쓰 기 주소 발생기 ( 320 ) 가 REP _ CNT = 0 로 설정 한다 . 즉 상기 메모리 제어기 ( 340 ) 는 REP _ CNT 값 을 통해서 현재 기록 할 주소 에 저장 된 값 이 이전 패킷 에서 기록 된 값 인지 , 현재 패킷 의 유효 한 값 인지 를 판단 할 수 있 다 . 상기 메모리 제어기 ( 340 ) 는 입력 신호 를 메모리 ( 310 ) 에 RW 신호 를 이용 하 여 기록 하 는 방식 과 상기 메모리 ( 310 ) 로부터 의 출력 신호 를 OutCtrl 신호 를 이용 하 여 제어 하 는 방식 이 있 다 .