도 24 는 본 발명 의 제 4 실시 형태 에 따른 NAND 제어기 ( 11 ) 의 구성 을 나타내 는 블록 도 이 다 . 기본 적 으로 , NAND 제어기 ( 11 ) 는 제 1 실시 형태 에서 도 4 에 나타낸 것 과 동일 하 다 . NAND 제어기 ( 11 ) 는 , 평준 화부 ( 35 ) 의 내부 와 블록 제어기 ( 30 ) 로부터 평준 화부 ( 35 ) 로 공급 되 는 릴리즈 블록 정보 및 할당 블록 정보 가 생략 ( 미 사용 ) 되 어 있 다는 점 에서 제 1 실시 형태 의 것 과 는 다르 다 .