상기 도 6 을 참조 하 면 , 먼저 , DSP 모뎀 은 600 단계 에서 초기 시스템 셋 업 ( System Setup ) 후 하향 링크 를 통해 임의 의 시점 에서 하향 링크 시작 메시지 ( DL Start 메시지 ) 를 FPGA 모뎀 으로 전송 한다 . 하향 링크 데이터 포맷 을 도시 한 하 기 도 7 을 참조 하 여 설명 하 면 , 상기 하향 링크 데이터 포맷 은 병렬 16 비트 데이터 ( Parallel 16 Bit Data ) 와 동기 신호 1 비트 로 구성 된다 . 여기 서 , 병렬 16 비트 의 P 0 열 에서 최 하위 비트 ( Least Significant Bit : LSB ) 인 4 비트 가 0 xF ( 1111 ) 인 경우 하향 링크 시작 을 의미 하 며 그 외 는 모두 0 x 0 ( 0000 ) 의 값 을 가진다 .