그 다음 으로 , 도 4 r 에 도시 한 바 와 같이 , 제 2 마스크 공정 을 통해 , 상기 반도체 막 및 제 2 금속 막 을 패 터닝 하 여 , 데이터 패드 , 상기 게이트 전극 과 대응 하 는 제 1 절 연막 상 에 반도체 층 , 소스 전극 및 드레 인 전극 을 형성 하 고 , 상기 데이터 패드 , 소스 전극 및 드레 인 전극 을 포함 하 는 제 1 기판 전면 에 투명 전 도막 을 형성 한다 .