컬럼 어드레스 버퍼 군 및 래치 군 ( Y - Buffers ＆ Latches ) 은 , 제 어 신 호군 CTL 3 과 메모리 플레인 선택 신호 PS [ 3 : 0 ] 에 따라서 , 어 드레스 신호 IA [ 11 : 0 ] 을 메모리 플레인 PL 0 ∼ PL 3 에 전송 하 기 위한 회로 블록 이 다 . 예 를 들 면 , 메모리 플레인 제어 신호 PS 0 이 활성 화 된 경우 에 , 내부 어드레스 신호 PA 0 [ 11 : 0 ] 이 활성 화 된다 . 내부 어드레스 신호 가 활성 화 되 는 메모리 플레인 에 선택 적 으로 분배 함 으로써 , 신호선 의 구동 에 필요 로 하 는 소비 전력 을 억제 할 수 있 다 .