두 증폭기 에 대한 최종 단계 들 ( 이러 한 3 개 의 최종 단계 들 만 이 도면 에 도시 되 었 지만 ) 은 메모리 어레이 전역 에 걸쳐 분산 된다 . 두 증폭기 들 은 민감 성 아날로그 노드 인 제어 노드 ( 162 ) 를 공유 하 며 , 이 에 따라 메모리 어레이 전체 에 걸쳐 단일 아 날로 그 노드 만 이 분산 된다 . 한 증폭기 와 다른 증폭 기간 을 변환 시키 는 것 은 한 세트 의 최종 증폭기 단계 들 을 활성 화 하 고 ( 예 를 들 어 , 한 세트 의 단계 를 통해 도전 경로 를 활성 화 ) 증폭기 용 나머지 회로 ( 예 를 들 어 , 차동 증폭기 회로 ( 110 또는 120 ) 를 활성 화 시켜 행해진다 .