상기 제 2 지연 회로 ( Delay Line ) ( 109 ) 는 상기 주 증폭기 ( 101 ) 와 함께 왜곡 되 지 않 은 입력 신호 ( 100 ) 를 입력 받 고 , 상기 입력 신호 ( 100 ) 를 상기 입력 신호 ( 100 ) 가 상기 주 증폭기 ( 101 ) 를 통과 하 면서 발생 하 는 시간 만큼 의 지연 시간 으로 지연 시킨 후 , 상기 제 3 방향 성 결합기 ( 111 ) 로 출력 한다 . 상기 제 3 방향 성 결합기 ( 111 ) 는 상기 제 2 지연 회로 ( 109 ) 에 의해 소정 시간 지연 된 상기 입력 신호 ( 100 ) 에 상기 제 1 방향 성 결합기 ( 103 ) 로부터 입력 되 는 왜곡 된 신호 ( 110 ) 를 역위 상 으로 더 한다 . 이때 , 상기 제 3 방향 성 결합기 ( 111 ) 는 상기 두 신호 ( 100 , 110 ) 의 크기 를 같 게 조정 하 여 역위 상 으로 결합 하 며 , 이 와 같 은 상기 역위 상 결합 에 의한 상쇄 작용 에 의해 상기 입력 신호 ( 100 ) 의 성분 은 제거 되 고 , 상기 역위 상 의 오 차 신호 ( error signal ) ( 130 ) 성분 만 남 아 상기 오 차 증폭기 ( 113 ) 로 출력 된다 . 상기 오 차 증폭기 ( Error amplifier ) ( 113 ) 는 상기 제 3 방향 성 결합기 ( 111 ) 로부터 입력 되 는 상기 오 차 신호 ( 130 ) 를 상기 주 증폭기 ( 101 ) 로부터 출력 되 는 신호 ( 110 ) 의 왜곡 성분 과 크기 가 같 도록 증폭 하 고 , 상기 증폭 된 오차 신호 를 상기 제 2 방향 성 결합기 ( 107 ) 로 출력 한다 .