이 때문 에 , 종래 의 PLL 회로 는 고정 밀도 로 위상 을 제어 한 발진 신호 를 생성 할 수 없 었 다 . 또한 , 반도체 회로 등 의 피 시험 디바이스 를 시험 하 는 시험 장치 에서 시험 장치 의 동작 을 규정 하 는 클럭 을 생성 하 는 클럭 생성 회로 가 이용 되 고 있 다 . 당해 클럭 생성 회로 로서 이러 한 PLL 회로 를 이용 한 경우 에 피 시험 디바이스 를 높 은 정밀도 로 시험 할 수 없 다 .