상기 제 1 내지 제 5 플립플롭 ( FF 1 ~ FF 5 ) 은 직렬 로 연결 되 어 , 각각 상기 파워 업 신호 ( pwrup ) 에 의해 초기 화 되 어 하이 레벨 ( High Level ) 의 신호 를 출력 하 며 , 상기 기준 클럭 ( clk _ ref ) 에 응답 하 여 앞 단의 플립플롭 의 출력 신호 를 입력 받 아 래치 한다 . 가장 앞 단 에 구비 되 는 상기 제 1 플립플롭 ( FF 1 ) 은 그라운드 전원 ( VSS ) 을 입력 받 는다 . 상기 제 1 낸드 게이트 ( ND 1 ) 는 상기 제 5 플립플롭 ( FF 5 ) 의 출력 신호 와 상기 파워 업 신호 ( pwrup ) 를 입력 받 는다 . 상기 인버터 ( IV ) 는 상기 제 1 낸드 게이트 ( ND 1 ) 의 출력 신호 를 입력 받 아 상기 초기 동작 신호 ( init ) 를 출력 한다 . 상기 초기 동작 신호 ( init ) 는 신호 쌍 으로 구현 될 수 있 으며 , 점선 으로 표시 한 것 처럼 상기 제 1 낸드 게이트 ( ND 1 ) 의 출력 신호 를 부 초기 동작 신호 ( / init ) 로서 활용 할 수 있 다 .