화소 상 에 박막 트랜지스터 ( Tr ) 가 배치 되 어 있 을 수 있 다 . 박막 트랜지스터 ( Tr ) 는 게이트 전극 ( 212 ) , 게이트 절 연막 ( 도시 되 지 않 음 . ) , 반도체 패턴 ( 214 ) , 소스 전극 ( 216 ) 및 드레 인 전극 ( 218 ) 을 포함 할 수 있 다 . 여기 서 , 게이트 전극 ( 212 ) 은 게이트 배선 ( 201 ) 과 전기 적 으로 연결 되 어 있 다 . 게이트 절연 막 은 게이트 전극 ( 212 ) 을 덮 으며 제 2 기판 ( 200 ) 상 에 배치 된다 . 반도체 패턴 ( 214 ) 은 게이트 전극 ( 212 ) 과 대응 된 게이트 절연 막상 에 배치 된다 . 소스 전극 ( 216 ) 및 드레 인 전극 ( 218 ) 은 반도체 패턴 ( 214 ) 상 에 상호 이격 되 어 배치 된다 .