본 발명 의 일 실시 예 에 따르 면 , 산화 가능 한 제 1 전극 ; 상기 제 1 전극 상 에 배치 되 며 , 하 기 화학식 1 로 표시 되 는 페로 브 스카이 트 ( perovskite ) 결정 구조 를 갖 는 금속 절연체 전이 를 발생 시키 는 저항 변화 물질 층 ; 및 상기 저항 변화 물질 층 상 에 배치 되 며 , 상기 저항 변화 물질 층 과 의 계면 에 쇼트 키 장벽 층 을 형성 하 기 위한 제 2 전극 을 포함 함 으로써 , 고전압 을 이용 하 는 포 밍 처리 가 불 필요 하 며 , 전력 소모 가 낮 고 , 동시 에 선택 소자 를 사용 하 지 않 고서 도 셀 간 간섭 을 제거 또는 감소 시킬 수 있 는 저항 변화 메모리 소자 를 구현 할 수 있 다 . 또한 , 상기 저항 변화 메모리 소자 의 포 밍 처리 를 대체 함 으로써 , 포 밍 처리 없이 , 바로 리셋 처리 가 진행 될 수 있 어 상기 포 밍 처리 에 필요 한 고전압 으로 인한 소자 의 손상 을 개선 시킬 수 있 고 , 상기 메모리 소자 의 동작 전압 을 낮출 수 있 으며 , 차세대 메모리 의 요구 조건 인 저 전력 , 고 성능 메모리 소자 를 구현 할 수 가 있 다 .