본 발명 의 레지스 트 박리 방법 에 의하 면 회화 처리 를 생략 할 수 있 다 . 반도체 디바이스 에 있 어서 최근 SiO 2 막 대신 에 비유전율 이 낮 은 low - k 막 ( 저 유전율 막 ) 을 사용 하 는 기술 이 개발 되 어 있 고 , 그것 에 따라 반도체 디바이스 의 제조 공정 에 있 어서 는 low - k 막 을 에칭 할 필요 가 발생 된다 . 종래 는 막 을 드라이 에칭 한 후 에 는 산소 · 오존 등 의 플 라즈 마 에 의해 회화 ( 애 싱 ) 를 행하 여 레지스 트 를 제거 하 고 있 었 지만 이러 한 처리 는 low - k 막 에 데미지 를 부여 해 버린다는 문제 가 발생 되 어 있 다 . 산소 · 오존 등 의 활성 플 라즈 마 를 이용 해서 탄화 하 는 방법 은 기판 손상 의 문제 에 추가 해서 프로세스 수 가 많 기 때문 에 처리 에 시간 이 걸린다는 문제 가 있 다 .