도 17 은 본 발명 의 제 3 실시 형태 에 있 어서 의 메모리 셀 어레이 ( ARY ) 의 상세 를 도시 하고 있 다 . 제 1 실시 형태 ( 도 2 ) 와 의 차이 는 , 더미 메모리 셀 ( DMC 2 ) 대신 에 더미 메모리 셀 ( DMC 3 ) 을 배치 한 것 , 및 탭 셀 ( TP ) 과 더미 메모리 셀 ( DMC 1 , DMC 3 ) 의 위치 를 반대 로 한 것 이 다 . 그 외 의 구성 은 , 제 1 실시 형태 와 동일 하 다 . 즉 , 이 실시 형태 의 반도체 메모리 는 SRAM 이 며 , 메모리 셀 어레이 ( ARY ) 는 , SRAM 의 메모리 셀 을 갖 고 있 다 .