도 1 a 내지 도 10 a 는 본 발명 의 실시 예 에 의한 다중 채널 을 갖 는 반도체 소자 의 제조 방법 을 나타내 는 사시도 들 이 고 , 도 1 b 내지 도 10 b 는 도 1 a 의 B - B 선 을 따라 절단 한 단면도 들 이 며 , 도 1 c 내지 도 10 c 는 도 1 a 의 C - C 선 을 따라 절단 한 단면도 들 이 다 . 이때 , C - C 선 은 채널 층 ( 도 8 b 의 122 ) 을 절단 하 도록 설정 된 것 이 다 .