도 4 를 참조 하 면 , 도 3 의 상태 에서 1 차 열처리 를 통해 적층 된 금속 층 과 하부 실리콘 층 이 반응 하 게 된다 . 금속 층 ( 70 ) 은 실리콘 원자 와 함께 게이트 전극 ( 30 ) 이나 소오 스 및 드레 인 영역 ( 60 a , 60 b ) 상부 에 전체 두께 의 상당 한 부분 을 차지 하 는 금속 실리사이드 층 ( 80 a , 80 b , 90 ) 을 형성 한다 .