따라서 , 본 발명 에서 는 종래 에 듀얼 다 마신 공정 을 이용 하 여 비 아홀 ( via hole ) 내부 를 감광막 으로 채우 고 트렌치 를 형성 하 는 공정 단계 를 진행 하 지 않 으므로 절 연막 과 비 아홀 을 채운 감광막 의 식각 선택 비 차 로 인해 트렌치 밑면 에 담 ( fence ) 이 생기 지 않 으며 , 비 아홀 내부 를 채우 는 감광막 을 제거 함 에 따라 발생 하 는 부산물 이 하부 비 아홀 ( 111 , 113 ) 및 하부 트렌치 ( 131 , 133 ) 내부 에 잔여 하 지 않 으므로 제 1 금속 박막 ( 120 ) 및 제 2 금속 박막 ( 150 ) 으로 내부 를 완전히 채울 수 있 어 반도체 소자 의 전기 적 특성 및 신뢰 성 을 향상 시킬 수 있 다 .