도 9 a ~ 도 9 c 에 도시 된 실시 예 는 레벨 들 ( Y 2 , X 3 ) 의 구성 이 레벨 들 ( X 3 , Y 4 ) 의 구성 들 의 미러 이미지 들 이 기 때문 에 완전히 미러 된다 . 이 에 따라 , 메모리 셀 들 ( 140 ) 은 미러 방위 로 워드 라인 레벨 ( X 3 ) 에서 비트 라인 레벨 ( Y 2 ) 및 비트 라인 ( Y 4 ) 로 위 및 아래 로 확장 한다 . 이 구성 이 수직 메모리 셀 밀도 를 증가 할 수 있 으나 , 메모리 회로 들 은 비 ( non ) - 미러 구성 으로 구성 될 수 있 다 . 이 대안 적 실시 예 에서 , 절연 층 은 각 한 쌍 의 워드 및 비트 라인 들 레벨 들 사이 에 위치 될 수 있 고 , 이 경우 에 블 리더 다이오드 들 은 절연 층 들 사이 에 개재 된 워드 및 비트 라인 들 의 층 들 사이 에서 만 확장 할 것 이 다 . 이 에 따라 이 실시 예 에서 , 블 리더 다이오드 가 하나 걸러 워드 라인 레벨 로부터 위 및 아래 로 확장 하 는 대신 에 , 블 리더 다이오드 들 은 각 워드 라인 레벨 에서 이 의 대응 하 는 비트 라인 레벨 로 확장 할 것 이 다 .