반도체 기판 ( 50 ) 의 면 ( 50 S 1 ) 위 에 는 , 절연 층 ( 52 ) 이 마련 되 어 있 다 . 절연 층 ( 52 ) 은 , 예 를 들 어 저온 형성 이 가능 한 High - K 막 에 의해 구성 되 어 있 다 . 절연 층 ( 52 ) 위 에 는 , 절연 층 ( 53 ) 이 적층 되 어 있 다 . 절연 층 ( 53 ) 는 , 예 를 들 어 SiO 2 보다 도 낮 은 비유전율 을 갖 는 재료 ( Low - K ) 막 에 의해 구성 되 어 있 다 . 저 온 형성 이 가능 한 High - K 막 은 , 예 를 들 어 Hf 산화물 , Al 2 O 3 , Ru 산화물 , Ta 산화물 , Al , Ru , Ta 또는 Hf 와 Si 를 포함 하 는 산화물 , Al , Ru , Ta 또는 Hf 와 Si 를 포함 하 는 질화물 또는 Al , Ru , Ta 또는 Hf 와 Si 를 포함 하 는 산화 질화물 등 을 들 수 있 다 . 절연 층 ( 53 ) 의 제 1 기판 ( 100 ) 측 에 는 , 도전 막 ( 54 ) 이 마련 되 고 , 그 표면 이 노출 되 어 있 다 . 도전 막 ( 54 ) 은 , 콘택트 플러그 P 2 의 상단 과 접하 고 있 음 과 함께 , 반대 측 의 면 에서 는 제 1 기판 ( 100 ) 의 최 하층 에 형성 된 도전 막 ( 11 ) 과 접합 되 어 있 다 . 이 에 의해 , 제 1 기판 ( 100 ) 과 제 3 기판 ( 300 ) 이 전기 적 으로 접속 된다 .