도 1 은 , 본 실시 형태 의 외부 전극 형성 방법 의 순서 를 설명 하 기 위한 도면 이 다 . 도 2 내지 5 는 , 칩 및 도포 베드 에 관한 사시도 이 고 , 외부 전극 형성 방법 의 각 순서 의 상태 를 도시 하 는 도면 이 다 . 도 6 내지 10 은 , 칩 에 도체 페이스트 를 도 포 하 는 모양 을 더욱 상세 하 게 도시 한 도면 이 다 . 도 1 에 도시 한 흐름 에 따라 , 적절 하 게 도 2 내지 10 을 참조 하 면서 설명 한다 .