또 다른 양태 에서 , 반도체 기판 상 에 에 어 갭 을 생성 하 는 방법 이 제공 된다 . 방법 은 : ( a ) 제 1 재료 의 노출 된 층 , 제 2 재료 의 노출 된 층 , 및 제 1 재료 의 층 과 제 2 재료 의 층 사이 에 위치 된 SnO 2 의 노출 된 층 을 갖 는 반도체 기판 을 제공 하 는 단계 ; ( b ) 수소 플 라즈 마 에칭 화학 물질 을 사용 하 여 제 1 재료 및 제 2 재료 모두 에 대하 여 노출 된 SnO 2 를 선택 적 으로 에칭 하 여 , 제 1 재료 와 제 2 재료 사이 에 리세 스 된 피처 를 형성 하 는 단계 ; 및 ( c ) 리세 스 된 피처 를 완전히 충 진하 지 않 고 리세 스 된 피처 위 에 제 3 재료 를 증착 하 여 , 제 1 재료 의 층 과 제 2 재료 의 층 사이 에 에 어 갭 을 형성 하 는 단계 를 포함 한다 . 일부 구 현예 들 에서 , 제 1 재료 는 SiO 2 , SiC , SiN , SiOC , SiNO , SiCNO , 및 SiCN 으로 구성 된 그룹 으로부터 선택 되 고 , 그리고 제 2 재료 는 SiO 2 , SiC , SiN , SiOC , SiNO , SiCNO , 및 SiCN 으로 구성 된 그룹 으로부터 선택 된다 . 일부 실시 예 들 에서 , 제 1 재료 와 제 2 재료 는 동일 한 재료 이 다 . 다른 실시 예 들 에서 , 제 1 재료 및 제 2 재료 는 상이 한 재료 들 이 다 . 일부 실시 예 들 에서 , 제 3 재료 는 SiO 2 이 다 .