도 2 를 참조 하 면 , 본 개시 의 일부 실시 예 에 따른 , 3 D 메모리 장치 ( 100 ) 의 예시 적 비트 라인 ( BL ) TAC 영역 을 포함 하 는 도 1 에 도시 된 영역 ( 130 ) 의 확대 평면도 가 도시 된다 . 3 D 메모리 장치 ( 100 ) 의 영역 ( 200 ) ( 즉 , 도 1 에 도시 된 영역 ( 130 ) ) 은 2 개 의 채널 구조 영역 ( 210 ) ( 예컨대 , BL 방향 의 이웃 메모리 블록 ( 115 ) ) 및 비트 라인 ( BL ) TAC 영역 ( 233 ) ( 예컨대 , 도 1 에 도시 된 BL TAC 영역 ( 160 ) ) 을 포함 할 수 있 다 .