도 10 a 는 길 이 7 M - 시퀀스 를 생성 하 도록 구성 된 회로 ( 1000 ) 를 도시 한다 . 도 10 a 에 도시 된 바 와 같이 , 시프팅 을 위하 여 이용 가능 한 7 비트 를 나타내 는 7 개 의 스테이지 ( 1002 - 1014 ) 가 존재 한다 . 회로 의 각 클록 펄스 에서 , 스테이지 6 ( 1012 ) 으로부터 의 비트 는 스테이지 7 ( 1014 ) 로 , 스테이지 5 ( 1010 ) 로부터 스테이지 6 ( 1012 ) 으로 , 스테이지 4 ( 1008 ) 로부터 스테이지 5 ( 1010 ) 로 , 스테이지 3 ( 1006 ) 으로부터 스테이지 4 ( 1008 ) 로 , 스테이지 2 ( 1004 ) 로부터 스테이지 3 ( 1006 ) 으로 , 스테이지 1 ( 1002 ) 로부터 스테이지 2 ( 1004 ) 로 시프트 된다 . 스테이지 7 ( 1014 ) 의 출력 은 스테이지 6 ( 1012 ) 의 출력 과 함께 OR ( 1016 ) 되 고 스테이지 1 ( 1002 ) 에 공급 된다 . 이러 한 방식 으로 , 입력 비트 는 스테이지 1 로 연속 하 여 시프트 된다 . 출력 ( 1018 ) 은 스테이지 7 ( 1014 ) 로부터 도시 된다 . 이러 한 방식 으로 , 길 이 127 의 M - 시퀀스 가 7 개 의 스테이지 를 사용 하 여 길 이 7 의 시프트 레지스터 로부터 생성 될 수 있 다 . 이것 은 NR - PBCH 의 OFDM 심볼 중 하나 또는 둘 모두 에 사용 될 수 있 다 .