도 3 은 도 1 에 도시 된 반도체 메모리 장치 의 클럭 버퍼 부 를 나타내 는 회로도 이 다 . 도 3 에 도시 된 바 와 같이 , 클럭 버퍼 부 ( 20 ) 는 클럭 버퍼 인 에 이 블 신호 ( CLKBUF _ ENB ) 에 활성 화 되 어 시스템 클럭 ( CLK , CLKB ) 을 입력 받 아 버퍼링 하 여 제 1 및 제 2 내부 클럭 ( CLKIN 1 , CLKIN 2 ) 과 기준 클럭 ( REFCLK ) 과 컨트롤 클럭 ( CONTCLK ) 을 생성 하 기 위해 , 버퍼 ( 21 ) , 낸드 게이트 ( ND 2 , ND 3 ) , 인버터 ( I 2 ~ I 5 ) 를 구비 한다 .