메모리 장치 의 프로그램 동작 시 프로그램 순서 에 따라 선택 된 페이지 에 포함 된 메모리 셀 들 의 드레 인과 소스 는 서로 상이 한 저항 치 를 가질 수 있 다 . 예 를 들 어 프로그램 동작 시 선택 된 페이지 에 포함 된 메모리 셀 과 소스 라인 ( SL ) 사이 에 배치 된 메모리 셀 들 은 프로그램 동작 이 진행 된 메모리 셀 들 이 고 , 선택 된 메모리 셀 과 비트 라인 들 ( BL 1 ~ BLm ) 사이 에 배치 된 메모리 셀 들 은 프로그램 동작 이 진행 되 지 않 은 소거 상태 의 메모리 셀 들 이 므로 선택 된 페이지 에 포함 된 메모리 셀 들 의 드레 인 저항 치 와 소스 저항 치는 상이 할 수 있 다 . 또한 이 는 프로그램 순서 에 따라 선택 된 페이지 의 드레 인 저항 치 와 소스 저항 치가 변화 될 수 있 다 . 즉 , 프로그램 순서 가 빠를수록 ( 앞 ) 선택 된 메모리 셀 과 소스 라인 ( SL ) 사이 의 프로그램 된 메모리 셀 들 의 수 가 감소 하 고 , 프로그램 순서 가 느릴 수록 ( 뒤 ) 선택 된 메모리 셀 과 소스 라인 ( SL ) 사이 의 프로그램 된 메모리 셀 들 의 수 가 증가 하 게 되 며 , 이 에 따라 각 페이지 의 프로그램 순서 에 따라 프로그램 동작 시 선택 된 메모리 셀 들 의 소스 및 드레 인 저항 치가 변경 되 며 이 에 따라 각 페이지 들 의 문턱 전압 분포 가 불 균일 하 게 형성 될 수 있 다 .