도 2 l 을 참조 하 면 , 이어서 , 상기 기판 ( 100 ) 상 에 상기 제 2 트랜지스터 영역 ( 60 ) 내 의 블로킹 유전 막 ( 166 ) 을 덮 는 마스크 패턴 ( 168 ) 을 형성 할 수 있 다 . 상기 마스크 패턴 ( 168 ) 은 상기 수동 소자 영역 ( 70 ) 내 의 블로킹 유전 막 ( 166 ) 도 덮 을 수 있 다 . 이때 , 상기 제 1 트랜지스터 영역 ( 50 ) 내 의 블로킹 유전 막 ( 166 ) 은 노출 된다 . 상기 마스크 패턴 ( 168 ) 을 식각 마스크 로 사용 하 여 상기 제 1 트랜지스터 영역 ( 50 ) 내 의 블로킹 유전 막 ( 166 ) 및 확산 배리 어막 ( 164 ) 을 제거 한다 . 이 에 따라 , 상기 제 1 트랜지스터 영역 ( 50 ) 내 의 식각 배리 어 도전 막 ( 162 ) 이 노출 될 수 있 다 .