일부 실시 예 에서 , 복수 의 짧 은 디 지트 라인 서브 어레이 ( 125 ) 각각 이 메모리 셀 의 동일 한 개수 의 복수 의 로우 ( 가령 , 도 1 b 의 119 및 도 3 의 319 ) 를 포함 하 도록 구성 , 복수 의 긴 디 지트 라인 서브 어레이 ( 126 ) 각각 은 메모리 셀 의 동일 한 개수 의 복수 의 로우 ( 가령 , 도 1 b 의 118 ) 를 포함 하 도록 구성 , 및 / 또는 복수 의 파티션 각각 이 각각 의 그룹 에서 동일 한 개수 의 복수 의 짧 은 디 지트 라인 서브 어레이 및 복수 의 긴 디 지트 라인 서브 어레이 를 포함 하 도록 구성 될 수 있 다 . 그러나 실시 예 는 이 에 한정 되 지 않 는다 . 예 를 들 어 , 다양 한 실시 예 에서 , 적어도 하나 의 서브 어레이 내 로우 의 개수 및 / 또는 적어도 하나 의 파티션 내 서브 어레이 의 개수 가 , 구 현예 에 따라 , 나머지 서브 어레이 및 / 또는 파티션 과 상이 할 수 있 다 .