본 발명 에 따른 반도체 장치 는 칩 ( chip ) 영역 및 더미 ( dummy ) 영역 이 정의 된 기판 , 상기 기판 상 에 형성 된 절 연막 , 상기 칩 영역 에 대응 하 는 영역 의 절 연막 에 형성 되 고 도전 물질 이 채워진 복수 의 비 아홀 , 상기 더미 영역 에 대응 하 는 영역 의 절 연막 에 형성 되 고 상기 도전 물질 이 채워진 리 세스 ( recess ) 를 포함 하 고 , 상기 리세 스 에 채워진 도전 물질 의 두께 는 상기 비 아홀 의 폭 보다 크 게 형성 된다 .