도 4 를 참조 하 면 , 단계 ( 402 ) 에서 고밀도 비트 셀 어레이 에 대한 레이아웃 이 생성 되 고 , 단계 ( 404 ) 에서 고속 비트 셀 어레이 에 대한 레이아웃 이 생성 된다 . 비트 셀 어레이 에 대한 레이아웃 을 생성 하 는 것 은 비트 셀 의 다수 의 인 스턴스 를 형성 하 고 비트 셀 의 인 스턴스 를 함께 타일 링 하 는 것 을 포함 한다 . 셀프 타이밍 경로 가 각 비트 셀 어레이 레이아웃 과 관련 되 고 , 단계 ( 406 ) 에서 , 고밀도 비트 셀 어레이 와 관련 된 셀프 타이밍 경로 가 조정 되 어 도 2 의 실시 예 에 대해 설명 된 바 와 같이 적절 한 열 및 행 추적 이 존재 한다 . 유사 하 게 , 단계 ( 408 ) 에서 , 고속 비트 셀 어레이 와 연관 된 셀프 타이밍 경로 가 적절 한 열 및 행 추적 을 위해 조정 된다 . 단계 ( 410 ) 에서 , 고속 비트 셀 어레이 및 고밀도 비트 셀 어레이 에 의해 공유 되 는 다양 한 기능 유닛 이 생 성 ( 설계 ) 된다 . 예 를 들 어 , 행 디코더 및 행 액세스 드라이버 에 대한 레이아웃 이 단계 ( 410 ) 에서 생성 될 수 있 다 . 마스크 제조 에 적합 한 파일 을 생성 하 기 위해 수행 되 는 다수 의 단계 가 있 지만 , 도 4 에 도시 된 바 와 같 은 프로세스 는 단지 구체 적 으로 다수 의 이러 한 단계 를 나타낸다 . 단계 ( 412 ) 는 임의 의 수 의 공지 된 포맷 에 따른 마스크 제조 를 위한 다양 한 파일 이 생성 되 는 프로세스 의 일부 를 나타내 고 , 단계 ( 414 ) 에서 SRAM ( 100 ) 을 포함 하 는 집 적 칩 을 제조 하 기 위해 하나 이상 의 마스크 가 제조 된다 .