본 실시 예 에서 는 , 제 어 신호 ( CS ＃) 가 로우 레벨 이 될 때 , 제 1 메모리 칩 ( 110 ＿ 0 ) 및 제 2 메모리 칩 ( 110 ＿ 1 ) 은 , 어느 쪽 이나 하이 레벨 의 RWDS 신호 를 출력 한다 . 또한 , 제 1 메모리 칩 ( 110 ＿ 0 ) 의 RWDS 신호 가 하이 레벨 에서 로우 레벨로 변화 하 기 전 또는 동시 에 , 제 2 메모리 칩 ( 110 ＿ 1 ) 의 RWDS 핀 ( 130 ) 을 하이 임피던스 ( Hi - Z ) 상태 로 한다 . 구체 적 으로 는 , 클록 신호 ( CK ) 의 2 클록 째 의 상승 엣지 에서 다 이 어드레스 가 입력 되 고 , 이 는 , 데이터 신호 ( DQ [ 7 : 0 ] ) 에서 「 die add 」 라고 표시 된다 . 클록 신호 ( CK ) 에 응답 하 여 , 제 1 메모리 칩 ( 110 ＿ 0 ) 은 , 내부 클록 신호 ( CK 0 ) 를 발생 하 고 , 제 2 메모리 칩 ( 110 ＿ 1 ) 은 , 내부 클록 신호 ( CK 1 ) 를 발생 하 고 , 내부 클록 신호 ( CK 0 ) 의 1 클록 째 의 상승 엣지 는 , 내부 클록 신호 ( CK 1 ) 의 1 클록 째 의 상승 엣지 보다 빠르 다 . 내부 클록 신호 ( CK 1 ) 의 2 클록 째 의 상승 엣지 에 응답 하 여 , 상기 다 이 어드레스 는 , 내부 다 이 어드레스 ( die ＿ add ) 로서 래치 된다 . 내부 클록 신호 ( CK 1 ) 의 2 번 째 클록 의 하강 엣지 에서 , 각 메모리 칩 은 , 내부 다 이 어드레스 ( die ＿ add ) 를 디코드 한다 . 본 실시 예 에서 는 , 제 2 메모리 칩 ( 110 ＿ 1 ) 의 다이 선택 신호 ( DIESEL ＿ t ) 가 디코드 되 어 그 레벨 이 로우 가 되 고 , 이 는 선택 되 고 있 지 않 다는 것 을 나타내 는데 이용 된다 . 내부 클록 신호 ( CK 1 ) 의 제 3 클록 의 상승 엣지 에 응답 하 여 , 다 이 선택 신호 ( DIESEL ＿ t ) 가 래치 되 어 다 이 출력 신호 ( DIEOUT ＿ t ) 를 발생 하 고 , 다 이 어드레스 를 판정 하 는 데 이용 된다 . 로우 레벨 의 다이 선택 신호 ( DIESEL ＿ t ) 에 반응 하 여 , 제 2 메모리 칩 ( 110 ＿ 1 ) 의 칩 출력 신호 ( DIEOUT ＿ t ) 는 , 로우 레벨 이 되 고 , 제 2 메모리 칩 ( 110 ＿ 1 ) 의 RWDS 핀 ( 130 ) 을 하이 임피던스 상태 로 한다 . 동시 에 , 제 1 메모리 칩 ( 110 ＿ 0 ) 의 내부 클록 신호 ( CK 0 ) 의 3 클록 째 의 하강 엣지 에 응답 하 여 , 제 1 메모리 칩 ( 110 ＿ 0 ) 의 RWDS 신호 가 로우 레벨 이 된다 . 제 2 메모리 칩 ( 110 ＿ 1 ) 의 내부 클록 신호 ( CK 1 ) 의 3 클록 째 의 상승 엣지 는 , 제 1 메모리 칩 ( 110 ＿ 0 ) 의 내부 클록 신호 ( CK 0 ) 의 3 클록 째 의 하강 엣지 보다 빠르 다 . 다른 도시 하 지 않 은 실시 예 에서 , 제 1 메모리 칩 ( 110 ＿ 0 ) 의 RWDS 신호 가 로우 레벨 이 되 기 전 에 , 제 2 메모리 칩 ( 110 ＿ 1 ) 의 RWDS 신호 는 , 하이 임피던스 상태 가 된다 .