반도체 소자 의 집적도 가 증가 함 에 따라 , 평면 적 으로 각 단위 셀 이 차지 하 는 면적 이 감소 하 게 되 었 다 . 이 와 같 은 단위 셀 면적 의 감소 에 대응 하 여 , 수 내지 수 십 nm 수준 의 보다 작 은 나노 스케일 의 CD ( Critical Dimension ) 의 디자인 룰 ( design rule ) 이 적용 되 고 , 이 에 따라 나노 스케일 의 개구 사이즈 ( opening size ) 를 가지 는 미세 콘 택 홀 패턴 또는 나노 스케일 의 폭 을 가지 는 미세 라인 패턴 과 같 은 미세 패턴 을 형성 하 기 위한 새로운 기술 이 요구 되 고 있 다 .