본 발명 의 제 1 특징 에 따른 장치 는 기판 상 에 놓이 는 제 1 반도체 회로 ; 상기 기판 상 에 놓이 는 제 2 반도체 회로 ; 및 상기 기판 상 에 놓이 며 , 입력 신호 에 응답 하 여 상기 제 1 반도체 회로 및 상기 제 2 반도체 회로 사이 에 신호 경로 를 제공 하 도록 결합 되 는 멀티 게이트 전계 효과 트랜지스터 ( MuGFET ) 디바이스 를 포함 하 는 것 을 특징 으로 한다 .