본 발명 의 3 차원 메모리 장치 ( 100 ) 에서 는 프로그램 동작 시 비 선택 된 낸드 스트링 들 ( 121 a , 131 a , ...) 의 접지 선택 라인 들 ( GSL 2 , GSL 3 , ...) 및 공통 소스 라인 ( CSL ) 으로 전원 전압 이상 의 동일 한 전압 을 인 가함 으로 비 선택 된 낸드 스트링 들 ( 121 a , 131 a , ...) 의 채널 이 공통 소스 라인 ( CSL ) 으로부터 셧 오프 ( Shut - off ) 되 게 한다 . 이때 비 선택 된 낸드 스트링 들 ( 121 a , 131 a , ...) 의 채널 전압 은 전원 전압 이상 의 전압 에서 문턱 전압 만큼 뺀 전압 이 다 . 이 로써 , 선택 된 워드 라인 ( Selected WL ) 으로 프로그램 전압 ( Vpgm ) 이 인가 되 더라도 비 선택 된 낸드 스트링 들 ( 121 a , 131 a , ...) 의 채널 들 은 셀프 부스 팅 동작 에 따라 프로그램 동작 이 방지 될 것 이 다 . 자세 한 설명 은 도 4 에서 하 도록 하 겠 다 .