도 1 을 참조 하 면 , 반도체 기판 ( 100 ) 상 에 예 를 들 어 산화 막 을 일정 두께 증착 하 여 제 1 층간 절 연막 ( 102 ) 을 형성 한다 . 도시 되 지 는 않 았 지만 , 상기 반도체 기판 ( 100 ) 에 는 금속 배선 과 연결 되 는 반도체 소자 , 예 를 들 어 트랜지스터 들 및 비트 라인 과 같 은 하부 구조물 들 이 형성 되 어 있 다 . 다음 에 , 상기 제 1 층간 절 연막 ( 102 ) 위 에 도전 층 을 증착 한 다음 패 터닝 하 여 플레이트 노드 ( 104 ) 를 형성 한다 . 상기 플레이트 노드 ( 104 ) 는 셀 영역 에 형성 되 는 캐 패 시터 의 플레이트 전극 을 형성 할 때 함께 형성 하 는데 , 화학 기상 증착 ( CVD ) 또는 원자 층 증착 ( ALD ) 과 같이 잘 알려진 증착 방법 을 이용 하 여 티타늄 나이트 라이드 ( TiN ) , 탄탈 륨 나이트 라이드 ( TaN ) 또는 루테늄 ( Ru ) 을 포함 하 는 전극 용 금속 으로 형성 할 수 있 다 .