도 5 는 본 발명 의 실시 예 들 에 따른 ONU 송신기 의 블럭 도 ( 500 ) 이 다 . ONU 송신기 는 ONU 들 ( 202 , 203 , 및 204 ) 에서 구현 된다 . 도 5 는 EPON 네트워크 ( 504 ) 에 결합 된 EPON 시스템 온 칩 ( SoC : system on a chip ) ( 502 ) 을 도시 한다 . SoC ( 502 ) 는 집적회로 간 ( inter - integrated circuit ) ( I 2 C ) 버스 ( 503 ) 를 통한 EPON 네트워크 ( 504 ) 와 의 통신 ( 507 ) 을 위하 여 EPON 버스트 트랜 시버 ( EPON burst transceiver ) ( 506 ) 에 결합 된다 . 실시 예 에서 , SoC ( 502 ) 는 EPON CPU ( 504 ) , 관리 CPU ( 506 ) , 패킷 처리 엔진 ( packet processing engine ) ( 508 ) , 메모리 ( 동기식 동적 랜덤 억 세스 메모리 ( SDRAM : synchronous dynamic random access memory ) ) ( 510 ) , 및 스위치 ( 512 ) 를 포함 한다 . 실시 예 에서 , 직렬 기 가 비트 매체 독립 인터페이스 ( SGMII : serial gigabit media independent interface ) ( 514 ) 는 EPON 매체 억세 스 제어 ( MAC ) 계층 을 , 본 발명 의 실시 예 들 에 따라 다수 의 코딩 레벨 들 을 지원 하 는 멀티 - 레이트 PHY ( 518 ) 에 접속 하 기 위해 이용 된다 .