동작 동안 , 메모리 제어 로직 회로 ( 1002 ) 는 판독 또는 기록 동작 을 위해 어레이 ( 1004 ) 의 셀 을 선택 적 으로 활성 화 시키 기 위해서 비트 라인 ( 1010 , 1020 , 1030 ) , 워드 라인 ( 1014 , 1024 , 1034 ) , 및 소스 라인 ( 1040 , 1042 ) 을 활성 화 하 도록 적응 될 수 있 다 . 예 를 들 어 , 메모리 제어 로직 회로 ( 1002 ) 는 제 1 대표 셀 ( 1008 ) 에 기록 하 기 위해서 공유 비트 라인 ( 1020 ) , 워드 라인 ( 1014 ) , 및 소스 라인 ( 1020 ) 을 활성 화 할 수 있 다 . 공유 비트 라인 ( 1020 ) 및 소스 라인 ( 1040 ) 이 활성 화 되 면 , 메모리 제어 로직 ( 1002 ) 은 워드 라인 ( 1014 ) 을 활성 해제 하 고 제 2 대표 셀 ( 1009 ) 로부터 판독 하 기 위해서 워드 라인 ( 1024 ) 을 활성 화 할 수 있 다 . 비록 각 워드 라인 ( 1014 , 1024 , 1034 ) 이 어레이 ( 1004 ) 의 각 칼럼 을 지시 하 고 , 각 소스 라인 ( 1040 , 1042 ) 가 어레이 ( 1004 ) 의 각 로우 를 지시 하 지만 , 여기 서 사용 되 는 바 와 같이 , " 다른 실시 예 들 과 의 일관 성 을 위해서 용어 "" 소스 라인 "" 은 스위치 의 스위칭 단자 ( 예 를 들 면 ", 전계 효과 트랜지스터 의 소스 단자 ) 에 연결 된 라인 을 지시 하 기 위해서 사용 되 고 , " "" 워드 라인 "" 은 스위치 의 제어 단자 ( 전계 효과 트랜지스터 의 게이트 ) 에 연결 된 라인 을 지시 한다 . "