먼저 , 제 1 기간 ( P 1 ) 의 데이터 입력 기간 ( PI ) 에 는 제 1 내지 제 3 샘플링 트랜지스터 ( MT 1 내지 MT 3 ) 에 로우 논리 의 제 1 내지 제 3 샘플링 신호 ( MS 1 내지 MS 3 ) 가 순차 적 으로 공급 된다 . 이 로우 논리 의 샘플링 신호 ( MS 1 내지 MS 3 ) 에 응답 하 여 도 6 a 에 도시 된 바 와 같이 제 1 제 1 내지 제 3 샘플링 트랜지스터 ( MT 1 내지 MT 3 ) 가 턴 온 된다 . 로우 논리 의 제 1 샘플링 신호 ( MS 1 ) 에 의해 제 1 샘플링 트랜지스터 ( MT 1 ) 가 턴 온 되 면 , 데이터 구동 부 ( 104 ) 의 출력 라인 ( DO 1 , DO 2 , ..., DOi ) 으로부터 의 적색 데이터 전압 ( Vdata ) 이 제 1 데이터 라인 군 ( DL 11 , DL 21 , ..., DLi 1 ) 에 공급 된다 . 그런 다음 , 로우 논리 의 제 2 샘플링 신호 ( MS 2 ) 에 의해 제 2 샘플링 트랜지스터 ( MT 2 ) 가 턴 온 되 면 , 데이터 구동 부 ( 104 ) 의 출력 라인 ( DO 1 , DO 2 , ..., DOi ) 으로부터 의 녹색 데이터 전압 ( Vdata ) 제 2 데이터 라인 군 ( DL 12 , DL 22 , ..., DLi 2 ) 에 공급 된다 . 그런 다음 , 로우 논리 의 제 3 샘플링 신호 ( MS 3 ) 에 의해 제 3 샘플링 트랜지스터 ( MT 3 ) 가 턴 온 되 면 , 데이터 구동 부 ( 104 ) 의 출력 라인 ( DO 1 , DO 2 , ..., DOi ) 으로부터 의 청색 데이터 전압 ( Vdata ) 이 제 3 데이터 라인 군 ( DL 13 , DL 23 , ..., DLi 3 ) 에 공급 된다 .