도 1 을 참조 하 면 , 회로 ( 9 ) 는 기판 ( 14 ) 및 액티브 디바이스 ( active device ) 를 포함 하 고 , 여기 서 액티브 디바이스 는 기판 ( 14 ) 의 반도체 영역 ( 19 ) 에 형성 된 공핍 형 전계 효과 트랜지스터 ( depletion mode field effect transistor ; D - mode FET ) 이 다 . 공핍 형 전계 효과 트랜지스터 는 게이트 전극 ( gate electrode ; G ) 에 공급 되 는 입력 신호 ( RF INPUT ) 에 기초 하 여 동작 하 고 , 입력 신호 ( RF INPUT ) 및 바이어스 전압 ( V ) 에 응답 하 여 공핍 형 전계 효과 트랜지스터 의 드레 인 전극 ( drain electrode ; D ) 인 출력 에서 출력 신호 를 생성 한다 . 회로 ( 9 ) 는 써 모 파일 ( 10 ) 을 포함 하 는데 , 써 모 파일 ( 10 ) 은 도 2 및 도 3 과 관련 하 여 보다 상세 하 게 도시 되 고 설명 될 , 복수 의 직렬 로 연결 된 열전 접합 들 또는 써 모 커플 ( 24 ) 들 을 포함 하 고 , 기판 ( 14 ) 상 에 위치 하 며 , 공핍 형 전계 효과 트랜지스터 를 위한 음의 DC 바이어스 전압 ( negative DC bias voltage ; VB ) 을 제공 하 기 위하 여 공핍 형 전계 효과 트랜지스터 에 연결 되 어 있 다 . 따라서 공핍 형 전계 효과 트랜지스터 는 드레 인 전극 ( D ) 인 제 1 전극 과 접지 된 소스 전극 ( S ) 인 제 2 전극 사이 에서 캐리어 ( carrier ) 들 을 제어 하 기 위하 여 게이트 전극 ( G ) 인 제어 전극 을 포함 하 고 , 써 모 파일 ( 10 ) 의 열전 접합 들 은 접지 에 대하 여 여기 서 는 음 의 전압 전위 ( negative voltage potential ) 인 바이어스 전압 전위 ( bias voltage potential ) 를 제어 전극 ( G ) 에 제공 한다 .