제 1 트랜지스터 ( Tr 11 ) 는 도 1 의 제 1 트랜지스터 ( Tr 1 ) 와 동일 하 고 , 제 2 트랜지스터 ( Tr 22 ) 는 도 1 의 제 2 트랜지스터 ( Tr 2 ) 와 동일 할 수 있 다 . 예 를 들 어 , 제 1 트랜지스터 ( Tr 11 ) 는 제 1 소스 전극 ( 211 ) , 제 1 드레 인 전극 ( 311 ) , 제 1 소스 전극 ( 211 ) 및 제 1 드레 인 전극 ( 311 ) 사이 에 마련 된 제 1 채널 층 ( 14 ) , 제 1 채널 층 ( 14 ) 상 에 순차 적 으로 적층 된 제 1 게이트 절 연막 ( 411 ) 및 제 1 게이트 전극 ( 511 ) 을 포함 할 수 있 다 . 또한 , 예 를 들 어 , 제 2 트랜지스터 ( Tr 22 ) 는 제 2 소스 전극 ( 212 ) , 제 2 드레 인 전극 ( 312 ) , 제 2 소스 전극 ( 212 ) 및 제 2 드레 인 전극 ( 312 ) 사이 에 마련 된 제 2 채널 층 ( 15 ) , 제 2 채널 층 ( 15 ) 상 에 순차 적 으로 적층 된 제 2 게이트 절 연막 ( 412 ) 및 제 2 게이트 전극 ( 512 ) 을 포함 할 수 있 다 . 또한 , 제 2 트랜지스터 ( Tr 22 ) 는 제 2 소스 전극 ( 212 ) 및 제 2 드레 인 전극 ( 312 ) 의 주변 을 둘러싸 도록 형성 된 n 형 우물 ( 111 ) 을 더 포함 할 수 있 다 .