다음 에 , 서브 필드 SF 3 의 서 스테인 행정 I 에서 는 , Y 전극 드라이버 ( 53 ) 가 , 정극 성 의 피크 전위 를 갖 는 서 스테인 펄스 IP 를 1 펄스 분 만큼 발생 하 고 이 를 행전 극 Y 1 ~ Yn 각각 에 동시 에 인가 한다 . 이때 , X 전극 드라이버 ( 51 ) 는 , 행전 극 X 1 ∼ Xn 을 접 지 전위 ( 0 V ) 의 상태 로 설정 하 고 , 어 드레스 드라이버 ( 55 ) 는 , 열 전극 D 1 ∼ Dm 을 접 지 전위 ( 0 V ) 의 상태 로 설정 한다 . 상기 서 스테인 펄스 IP 의 인가 에 따라 , 상술 한 바 와 같이 점 등 모드 로 설정 되 어 있 는 방전 셀 PC 내 의 행전 극 X 및 Y 사이 에 서 스테인 방전 이 야기 된다 . 이러 한 서 스테인 방전 에 수반 하 여 형광체 층 ( 17 ) 으로부터 조사 되 는 빛 이 전면 투명 기판 ( 10 ) 을 통해 외부 에 조사 됨 으로써 이 서브 필드 SF 3 의 휘도 웨이트 에 대응 한 1 회 분 의 표시 발광 이 실시 된다 . 또 , 이러 한 서 스테인 펄스 IP 의 인가 에 딸 , 점 등 모드 로 설정 되 어 있 는 방전 셀 PC 내 의 행전 극 Y 및 열 전극 D 간 에 있 어서 도 방전 이 야기 된다 . 이러 한 방전 및 상기 서 스테인 방전 에 의해 방전 셀 PC 내 의 행전 극 Y 근방 에 는 부극 성 의 벽전 하 , 행전 극 X 및 열 전극 D 각각 의 근방 에 는 각각 정극 성 의 벽 전하 가 형성 된다 . 그리고 , 이러 한 서 스테인 펄스 IP 의 인가 후 , Y 전극 드라이버 ( 53 ) 는 , 도 28 에 나타낸 바 와 같이 시간 경과 에 따른 전 연부 에서 의 전위 추이 가 완만 한 부극 성 의 피크 전위 를 갖 는 벽 전하 조정 펄스 CP 를 행전 극 Y 1 ∼ Yn 에 인가 한다 . 이러 한 벽 전하 조정 펄스 CP 의 인가 에 따라 , 상기 와 같이 서 스테인 방전 이 야기 된 방전 셀 PC 내 에 미약 한 소거 방전 이 야기 되 고 , 그 내부 에 형성 되 어 있 던 벽 전하 의 일부 가 소거 된다 . 이 에 의해 방전 셀 PC 내 의 벽 전하 의 양 이 , 다음 선택 소거 어드레스 행정 WD 에 있 어서 올바르 게 선택 소거 어드레스 방전 을 야기 시킬 수 있 는 값 으로 조정 된다 .