제 1 절연 층 ( 20 ) 의 타면 에 는 회로 패턴 ( 24 ) 이 형성 된다 . 회로 패턴 ( 24 ) 은 본 실시 예 에 따른 전자 소자 패키지 가 소정 의 기능 을 수행 할 수 있 도록 하 는 수단 이 며 , 제 1 절연 층 ( 20 ) 에 형성 되 는 비아 를 통하 여 전자 소자 ( 10 ) 의 전극 과 전기 적 으로 연결 될 수 있 게 된다 .