도 9 는 도 8 의 발광 구 동부 에 포함 된 스테이지 의 일 예 를 나타내 는 회로도 이 다 . 도 8 에 도시 된 스테이지 들 ( ST 1 내지 ST 4 ) 은 발광 클럭 신호 들 ( EM _ CLK 1 , EM _ CLK 2 ) 을 수신 하 는 구성 을 제외 하 고 , 상호 실질 적 으로 동일 하 므로 , 이하 에서 는 , 스테이지 들 ( ST 1 내지 ST 4 ) 을 포괄 하 여 , 제 k 스테이지 ( STk ) ( 또는 , 제 1 스테이지 ( ST 1 ) ) 를 설명 하 기 로 한다 .