도 3 에 도시 된 바 와 같이 , 채널 홀 ( 300 ) ( 즉 , 도 2 에 도시 된 채널 구조 ( 212 ) ) 은 , 채널 ( 302 ) , 제 1 절연 층 ( 304 ) , 전하 트랩 층 ( 306 ) 및 제 2 절연 층 ( 308 ) 을 포함 할 수 있 다 . 채널 홀 ( 300 ) 은 , 3 D 메모리 장치 ( 100 ) 의 교번 전도체 / 유전체 스택 을 통해 수직 으로 연장 되 어 복수 의 메모리 셀 의 수직 메모리 스트링 , 예 를 들 어 NAND 메모리 스트링 을 형성 하 는 충 진 된 홀 또는 실린더 이 다 . 채널 홀 ( 300 ) 은 타원 형 단면 , 예 를 들 어 원형 단면 을 가질 수 있 다 . 제 1 절연 층 ( 304 ) 은 채널 ( 302 ) 과 전하 트랩 층 ( 306 ) 사이 에 방사상 으로 배치 되 고 , 전하 트랩 층 ( 306 ) 은 제 1 절연 층 ( 304 ) 과 제 2 절연 층 ( 308 ) 사이 에 방사상 으로 배치 된다 . 채널 ( 302 ) 은 채널 홀 ( 300 ) 의 한쪽 끝 에서 비트 라인 ( BL ) 접속 에 전기 적 으로 접속 되 는데 , 이 는 채널 ( 302 ) 을 따라 전하 ( 즉 , 전자 ) 를 전송 한다 . 제 1 절연 층 ( 304 ) 은 채널 ( 302 ) 을 따라 전하 ( 즉 , 전자 ) 를 위한 터널 링 층 으로서 기능 한다 . 전하 트랩 층 ( 306 ) 은 전하 ( 즉 , 전자 ) 를 저장 하 는 전하 트랩 층 으로서 기능 한다 . 제 2 절연 층 ( 308 ) 은 차단 층 또는 게이트 로서 기능 하 고 , 채널 홀 ( 300 ) 을 따라 수직 으로 이격 된 복수 의 워드 라인 ( WL ) 접속 에 전기 적 으로 접속 된다 . 일부 실시 예 에서 , 채널 홀 ( 300 ) 은 복수 의 수직 메모리 스트링 일 수 있 다 . 일부 실시 예 에서 , 채널 홀 ( 300 ) 은 복수 의 메모리 셀 의 수직 메모리 스트링 일 수 있 다 .