또한 , 본 발명 의 다른 측면 에 따르 면 , 기판 상 에 콘 택 플러그 를 형성 하 는 단계 , 상기 콘 택 플러그 상 에 절 연막 을 형성 하 는 단계 , 상기 절 연막 상 에 희생 막 패턴 을 형성 하 는 단계 , 상기 희생 막 패턴 의 선폭 을 감소 시키 는 단계 , 선폭 이 감소 된 희생 막 패턴 상 에 하드 마스크 층 을 형성 하 는 단계 , 상기 희생 막 패턴 을 제거 하 여 하드 마스크 패턴 을 형성 하 는 단계 및 상기 하드 마스크 패턴 을 식각 장벽 으로 상기 콘 택 플러그 가 노출 되 도록 상기 절 연막 을 식각 하 여 비트 라인 콘 택 홀 을 형성 하 는 단계 를 포함 하 는 반도체 소자 제조 방법 을 제공 한다 .