도 4 에서 , 기판 ( 10 ) 의 제 2 메인 표면 ( 12 ) 맞은편 에 예시 적 으로 배치 되 는 추가 적 인 별개 의 전자 디바이스 구조 ( 101 ) 자체 는 여기 에서 설명 되 는 본 발명 의 수직 화합물 반도체 구조 ( 100 ) 일 수 있 다 . 대안 적 으로 , 추가 적 인 별개 의 전자 디바이스 구조 ( 101 ) 는 도 4 에 도시 된 바 와 같이 평면 기술 로 제조 되 는 2 D 시스템 일 수 있 다 . 추가 적 인 별개 의 전자 디바이스 구조 ( 101 ) 는 , 예 를 들 어 , IC 일 수 있 으며 , IC 는 다시 3 D IC 를 형성 하 기 위해 본 발명 의 수직 화합물 반도체 구조 ( 100 ) 의 회로 구조 들 과 협동 한다 . 대안 적 으로 , 추가 적 인 별개 의 전자 디바이스 구조 ( 101 ) 는 , 본 발명 의 수직 화합물 반도체 구조 ( 100 ) 와 함께 3 D 패키지 를 형성 하 는 칩 과 같 은 , 별개 의 디바이스 를 포함 할 수 있 다 .