제 2 절연 층 ( 150 ') 이 상기 제 2 트랜지스터 를 포함 한 소자 반도체 층 ( 200 ) 상 에 형성 된다 . 노드 플러그 ( 210 ) 가 상기 제 2 절연 층 ( 150 '), 소자 반도체 층 ( 200 ) 및 제 1 절연 층 ( 150 ) 을 연속 적 으로 관통 하 여 상기 제 1 드레 인 영역 ( 108 d ) 에 접속 된다 . 이때 , 상기 노드 플러그 ( 210 ) 는 상기 제 2 소스 영역 ( 108 s ') 과 도 접촉 한다 . 즉 , 상기 노드 플러그 ( 210 ) 에 의하 여 상기 제 1 드레 인 영역 ( 108 d ) 및 제 2 소스 영역 ( 108 s ') 이 전기 적 으로 접속 된다 . 상기 노드 플러그 ( 210 ) 는 도 12 a 의 제 1 노드 ( N 1 ) 또는 제 2 노드 ( N 2 ) 에 해당 한다 .