도 1 은 본 발명 의 일 실시 예 에 따른 테스트 보드 를 도시 한 사시도 이 다 . 본 실시 예 에 따른 테스트 보드 ( 10 ) 는 복수 의 디바이스 ( 20 ) 를 테스트 하 는 공정 에서 사용 되 는 구성 이 다 . 여기 서 , 복수 의 디바이스 ( 20 ) 는 적층 된 웨이퍼 구조 를 다 이싱 한 싱 귤 레 이 션 다이 ( singulation die ) 로서 , 패 키 징 공정 이 이루어지 기 전 단계 의 소자 일 수 있 다 . 일 예 로서 , 상기 디바이스 는 TSV 방식 으로 구성 된 광 대역폭 메모리 ( High Bandwidth Memory ) 소자 일 수 있 다 .