다음 으로 , 전기 전도성 재료 ( 105 ) 가 시드 층 ( 103 ) 위 에 퇴적 되 고 , 컨 택 개구부 의 잔류 부분 을 충전 한다 . 전기 전도성 재료 ( 105 ) 는 금 , 알루미늄 , 텅스텐 , 코발트 등 , 이 들 의 조합 , 또는 이 들 의 다층 과 같 은 금속 함유 재료 로 제조 될 수 있 고 , 예컨대 전기 도금 , 무전 해 도금 , 또는 기타 적절 한 방법 에 의해 형성 될 수 있 다 . 전기 전도성 재료 ( 105 ) 의 형성 후 에 , 제 2 ILD ( 92 ) 의 상단 면 위 에 과량 부분 이 있 는 , 배리어 층 ( 101 ) , 시드 층 ( 103 ) , 및 전기 전도성 재료 ( 105 ) 의 과량 부분 을 제거 하 기 위해 CMP 등 의 평탄 화 공정 이 수행 될 수 있 다 . 이 로써 형성 되 는 , 배리어 층 ( 101 ) , 시드 층 ( 103 ) 및 전기 전도성 재료 ( 105 ) 의 잔류 부분 이 최종 FinFET 디바이스 ( 100 ) 의 컨 택 ( 102 ) 을 형성 한다 .