이하 에 , 제 1 실시 예 에 따르 면 , 종래 에 비해 면적 을 축소 할 수 있 는 것 을 설명 한다 . 도 4 는 , NOR 형 플래시 메모리 에서 의 ROM 메모리 셀 어레이 , 디코더 , 센스 앰프 , 래치 회로 , 및 뱅크 스위치 의 구성 예 를 도시 하 는 블록 도 이 다 . 도 4 에 도시 하 는 블록 도 에서 는 , X×Y×n 개 의 ROM 메모리 셀 어레이 ( 40 M _ 0 ( D ) ∼ 40 M _ X×Y×n ( D ) ) 에 대하 여 , X×Y×n 개 의 디코더 ( 40 D _ 0 ∼ 40 D _ X×Y×n ) , X×Y×n 개 의 센스 앰프 ( 40 S _ 0 ∼ 40 S _ X×Y×n ) 가 설치 되 어 있 다 . 즉 , 1 개 의 ROM 메모리 셀 어레이 에 대하 여 , 1 개 의 디코더 , 1 개 의 센스 앰프 가 설치 되 어 있 다 . 또한 , ROM 메모리 셀 어레이 ( 40 M _ 0 ( D ) ∼ 40 M _ X×Y×n ( D ) ) 의 각각 은 , D 개 의 메모리 셀 로 이루어진다 .