본 개시 내용 의 몇몇 실시 예 에 따르 면 , 방법 은 제 1 반도체 영역 을 형성 하 는 단계 로서 , 제 1 반도체 영역 의 측벽 은 노출 되 는 것 인 , 제 1 반도체 영역 형성 단계 ; 제 1 반도체 영역 의 제 1 폭 을 측정 하 는 단계 ; 제 1 반도체 영역 의 제 1 폭 및 제 1 타 겟 폭 에 기초 하 여 제 1 에칭 레시피 를 생성 하 는 단계 로서 , 제 1 타 겟 폭 은 제 1 반도체 영역 의 의도 된 폭 인 것 인 , 제 1 에칭 레시피 생성 단계 ; 및 제 1 에칭 레시피 를 사용 하 여 제 1 반도체 영역 을 에칭 하 는 단계 를 포함 한다 . 실시 예 에서 , 제 1 반도체 영역 이 에칭 될 때 , 제 1 반도체 영역 은 제 1 반도체 영역 아래 의 벌크 반도체 재료 의 상면 위 로 돌출 되 고 , 상면 은 제 1 반도체 영역 을 에칭 하 기 위해 사용 된 에칭 화학 물 에 노출 된다 . 실시 예 에서 , 제 1 반도체 영역 이 에칭 될 때 , 제 1 반도체 영역 은 격리 영역 의 상면 위 로 돌출 되 고 , 격리 영역 의 상면 은 제 1 반도체 영역 을 에칭 하 기 위해 사용 된 에 천트 ( etchant ) 에 노출 된다 . 실시 예 에서 , 제 1 반도체 영역 이 에칭 될 때 , 제 1 반도체 영역 은 게이트 스 페이서 사이 의 트렌치 내 에 있 다 . 실시 예 에서 , 제 1 반도체 영역 을 에칭 하 는 단계 는 습식 에칭 프로세스 를 사용 하 여 수행 된다 . 실시 예 에서 , 제 1 반도체 영역 은 에칭 화학 물 을 사용 하 여 에칭 되 고 , 제 1 반도체 영역 이 에칭 될 때 , 제 2 반도체 영역 의 측벽 이 에칭 화학 물 에 노출 되 고 , 방법 은 제 1 반도체 영역 에 기초 하 여 n - 형 트랜지스터 를 형성 하 는 단계 ; 및 제 2 반도체 영역 에 기초 하 여 p - 형 트랜지스터 를 형성 하 는 단계 를 더 포함 한다 .