다음 에 , 유리 부직포 를 함유 하 는 에폭시 수지 ( glaepo ) 로 이루어지 는 두께 60 미크론 의 기재 ( 5 ) 의 양면 에 두께 18 ㎛ 의 구리 박 을 미리 접합 하 여 두 고 , 그 후 , 상기 60 미크론 두께 의 기재 를 관통 하 는 구멍 ( φ 0 . 09 ㎜ 의 크기 ) 을 0 . 6 ㎜ 피치 의 격자점 에 레이저 빔 을 이용 하 여 뚫 고 , 또한 구리 도금 을 이용 하 여 , 기재 ( 5 ) 의 양면 에 부착 된 구리 박 을 구멍 의 내부 에 전기 적 으로 접속 시켜 양극 비어 ( 2 ) 와 음극 비어 ( 3 ) 을 형성 하 였 다 . 계속 해서 , 기재 ( 5 ) 의 양면 에 부착 된 구리 박 을 소정 의 형상 으로 에칭 을 이용 하 여 가공 하 였 다 . 즉 , 에칭 법 에 의해 , 커패시터 소자 ( 6 ) 상 에 지그재그 형상 으로 배치 된 양극 부 및 음극 부 각각 과 마주 하 는 구리 박 의 부분 을 제외 한 구리 박 , 즉 , 양극 전 극판 ( 14 ) 및 음극 전 극판 ( 4 ) 의 각각 과 마주 하 는 구리 박 의 부분 을 제외 한 구리 박 을 제거 함 으로써 , 남 은 구리 박 의 표면 을 절연 분리 하 였 다 . 마찬가지 로 , 에칭 법 에 의해 , 양극 비어 ( 2 ) 와 음극 비어 ( 3 ) 각각 의 바로 아래 의 소정 크기 의 부분 을 제외 한 구리 박 을 제거 함 으로써 , 남 은 구리 박 , 즉 , 단자 실장 판 ( 15 ) 을 절연 분리 하 였 다 . 여기 서 , 에칭 처리 에서 남 은 구리 박 의 영역 은 각각 양극 전 극판 ( 14 ) 이 φ 0 . 3 ㎜, 음극 전 극판 ( 4 ) 이 φ 0 . 6 ㎜, 단자 실장 판 ( 15 ) 가 φ 0 . 5 ㎜ 의 크기 이 다 . 또한 , 소정 의 크기 ( 여기 서 는 φ 0 . 3 ㎜) 를 갖 는 얻 어 진 기재 를 단자 실장 판 ( 15 ) 상 에 노출 시키 고 , 나머지 부분 을 에폭시 수지 로 이루어진 절연 층 ( 16 ) 으로 10 ㎛ 의 두께 로 피복 하 는 것 에 의해 , 소정 의 크기 를 갖 는 실장 단자 를 형성 하 여 , 기재 ( 5 ) 를 완성 하 였 다 .