상기 쉬프 트 레지스터 ( 90 ) 는 상기 초기 동작 신호 ( init ) 가 인 에 이 블 되 어 있 는 상태 에서 , 상기 초기 설정 코드 ( iniset < 1 : n >) 가 입력 되 면 이 를 상기 지연 제어 코드 ( dlycnt < 1 : n >) 로서 출력 한다 . 즉 , 상기 지연 제어 코드 ( dlycnt < 1 : n >) 의 초기 값 을 상기 기준 클럭 ( clk _ ref ) 과 상기 피드백 클럭 ( clk _ fb ) 의 초기 위상 정보 에 따라 상기 클럭 들 의 위상차 를 최소 화 시키 기 위한 논리 값 으로 설정 함 으로써 , 초기 에 상기 클럭 들 의 위상차 가 최소 화 된 상태 에서 DLL 회로 의 동작 이 시작 되 도록 하 며 , 이 에 따라 DLL 회로 의 고정 완료 까지 의 시간 을 단축 시키 고자 하 는 것 이 다 .