다음 으로 , 도 8 을 이용 하 여 , 도 1 에서 말 한 PCR 보정 회로 에 대하 여 , 보다 고밀도 의 PCR 보정 이 가능 한 , 본 발명 이 되 는 PCR 보정 회로 를 실현 하 기 위한 1 실시 예 를 설명 한다 . 도 8 에 있 어서 , 시스템 클럭 주파 수차 산 출부 ( 7 - 1 ∼ 7 - n ) 는 , 입력 TS 신호 ( c ) 중 에서 다중 된 프로그램 수 n 개 만큼 의 회로 를 갖 도록 하 여 , 입력 TS 신호 ( c ) 에 , PCR 카운터 값 을 포함 하 는 패킷 에 대해서 만 , 다중 화 된 각각 의 프로그램 에 대응 하 는 부호기 의 시스템 클럭 과 , 상기 시스템 클럭 용 수정 발진기 ( 1 ) 로부터 의 시스템 클럭 ( a ) 의 주파 수차 를 산출 하 여 주파수 오프셋 보정 값 ( t - 1 ∼ t - n ) 으로서 출력 한다 .