또한 , 도 1 ( A ) 에 도시 한 반도체 장치 를 설계 하 는 경우 에 는 , 용량 소자 ( 14 ) 의 한쪽 의 전극 이 전기 적 으로 접속 되 는 노드 a 의 전위 의 하강 이 적어도 트랜지스터 ( 13 ) 의 게이트 가 전기 적 으로 접속 되 는 노드 b 의 전위 의 하강 보다 억제 되 어야 한다 . 그 점 을 고려 하 여 도 9 ( A ) 및 도 9 ( B ) 에 도시 한 용량 소자 ( 14 ) 에서 는 트랜지스터 ( 12 ) 및 트랜지스터 ( 13 ) 의 게이트 절 연막 으로서 기능 하 는 절연 층 ( 626 ) 에 추가 하 여 절연 층 ( 627 ) 을 유전체 로서 이용 한다 . 즉 , 용량 소자 ( 14 ) 의 유전체 로서 트랜지스터 ( 13 ) 의 게이트 절 연막 에 추가 하 여 다른 절연 층 을 적용 함 으로써 용량 소자 ( 14 ) 의 한 쌍 의 전극 사이 에 생기 는 리크 전류 에 기인 한 노드 a 의 전위 의 하강 을 트랜지스터 ( 13 ) 에서 의 게이트 리크 전류 에 기인 한 노드 b 의 전위 의 하강 보다 억제 할 수 있 다 .