도 2 b 는 도 2 a 의 복수 의 메모리 셀 ( 200 ) 로부터 형성 된 제 1 메모리 레벨 ( 218 ) 의 부분 을 간략 화 한 사시도 이 다 . 간략 성 을 위해서 , 가역 저항 전환 소자 ( 202 ) , CNT 시드 층 ( 214 ) , 다이오드 ( 204 ) , 장벽층 들 ( 210 , " 216 ) 및 도전 층 ( 218 ) 은 별도 로 도시 되 지 않 았 다 . 메모리 어레이 ( 218 ) 는 복수 의 비트 라인 들 ( 제 2 도체 들 ( 208 ) ) 및 복수 의 메모리 셀 들 이 결합 되 는 ( 도시 된 바 와 같이 ) 워드 라인 들 ( 제 1 도체 들 ( 206 ) ) 을 포함 하 는 "" 교차 - 점 "" 어레이 이 다 . 복수 레벨 들 의 메모리 와 같이 ", 그 외 메모리 어레이 구성 들 이 사용 될 수 도 있 다 . 예 를 들 어 , 도 2 c 는 제 2 메모리 레벨 ( 224 ) 밑 에 위치 된 제 1 메모리 레벨 ( 222 ) 을 포함 하 는 모노 리식 3 차원 어레이 ( 220 ) 의 부분 을 간략 화 한 사시도 이 다 . 도 2 c 의 실시 예 에서 , 각 메모리 레벨 ( 222 , 224 ) 은 교차 - 점 어레이 로 복수 의 메모리 셀 들 ( 200 ) 을 포함 한다 . 추가 의 층 들 ( 예 를 들 면 , 레벨 간 유전체 ) 이 제 1 메모리 레벨 ( 222 ) 과 제 2 메모리 레벨 ( 224 ) 사이 에 있 을 수 있 는데 , 그러나 간략 성 을 위해 도 2 c 엔 도시 되 지 않 았 다 . 추가 의 레벨 들 의 메모리 와 같이 , 이외 메모리 어레이 구성 들 이 사용 될 수 도 있 다 . 도 2 c 의 실시 예 에서 , " 다이오드 들 의 하부 또는 상부 상 에 p - 도핑 된 영역 을 갖 는 p - i - n 다이오드 들 이 사용 되 는지 여부 에 따라 모든 다이오드 들 은 위쪽 또는 아래쪽 과 같이 동일 방향 으로 "" 향할 "" 수 있 어 ", 다이오드 제조 를 단순 화 한다 .