도 4 를 참조 하 면 , 본 발명 의 실시 DDR 플래시 메모리 ( 400 ) 는 다수 의 IO 패드 ( 410 ) 들 과 , 제 1 데이터 먹스 ( 420 ) 와 , 제 2 데이터 먹스 ( 430 ) , 및 카운터 ( 440 ) 를 포함 한다 . 이때 상기 DDR 낸드 플래시 메모리 는 일반 적 인 낸드 플래시 메모리 와 같 은 메인 메모리 셀 어레이 ( 미 도시 ) 와 , 리 던 던 시 메모리 셀 어레이 ( 미 도시 ) 및 페이지 버퍼 회로 ( 미 도시 ) 를 포함 하 는 낸드 플래시 메모리 장치 의 구성 을 포함 하 고 있 으며 , 도 4 는 본 발명 의 실시 예 를 설명 하 기 위한 데이터 입출력 을 위한 블록 도만 을 간략 화 하 여 도시 한 도면 이 다 .