도 3 e 에 도시 한 바 와 같이 , 층간 절연 층 ( 142 ) 및 게이트 절연 층 ( 138 ) 에 반도체 층 ( 136 ) 의 소스 영역 및 드레 인 영역 을 각각 노출 하 는 제 1 및 제 2 콘 택 홀 을 형성 하 고 , 층간 절연 층 ( 142 ) , 게이트 절연 층 ( 138 ) 및 패 시베이 션 층 ( 134 ) 에 발광 다이오드 ( D ) 의 제 2 전극 ( 132 ) 을 노출 하 는 제 3 콘 택 홀 을 형성 한다 .