여기 서 본 실시 예의 모드 레지스터 셋 디코더 에 입력 되 는 A 4 , A 5 , A 6 어드레스 는 어드레스 버퍼 ( 도시 되 지 않 음 ) 로부터 의 위치 나 거리 에 기인 하 여 각각 도달 하 는 시간 이 다를 수 있 다 . 만약 상태 머신 ( 도시 되 지 않 음 ) 으로부터 MRS 명령 을 입력 받 는 동시 에 MRS 신호 를 인 에 이 블 시킨다면 , 낸드 게이트 ( ND 9 ) 의 출력 은 초기 A 4 , A 5 , A 6 어드레스 를 입력 받 는 중 글 리치 ( Glitch ) 에 의해 비 정상 적 으로 변경 된 낸드 게이트 ( ND 1 , ND 2 , ND 3 , ND 4 , ND 5 ) 의 출력 을 래치 부 의 래치 ( LAT 1 , LAT 2 , LAT 3 , LAT 4 , LAT 5 ) 에 래치 시킬 수 있 게 한다 . 노드 A 의 신호 상태 중 빗금 친 부분 은 이러 한 글 리치 가 나타날 수 있 는 구간 을 의미 한다 .