예컨대 , 디바이스 는 하나 의 클록 신호 및 그 의 상보 클록 신호 를 포함 하 는 입력 클록 신호 를 수신 한다 . 입력 클록 신호 에 응답 하 여 , 클록 회로 는 내부 클록 신호 를 제공 한다 . PLL 은 PLL 이 인 에 이 블 될 시 에 내부 클록 신호 에 응답 하 여 다수 의 재생 된 클록 신호 를 생성 한다 . PLL 이 디스 에이블 될 시 에 , 동기 회로 는 내부 클록 신호 와 데이터 의 전달 을 동기 한다 .