제 1 전류 전극 ( 노드 ( 90 ) 에 결합 됨 ) 과 제 2 전류 전극 ( 워드 라인 ( 70 ) 에 결합 됨 ) 사이 의 트랜지스터 ( 50 ) 의 임피던스 가 제 1 단자 ( 노드 ( 90 ) 에 결합 됨 ) 와 제 2 단자 ( 비트 라인 ( 80 ) 에 결합 됨 ) 사이 의 퓨즈 ( 60 ) 의 임피던스 보다 더 높 음 을 유념 한다 . 그러 한 경우 가 아니 었 다면 , 트랜지스터 ( 50 ) 는 도전 되 지 않 았 을 것 이 고 퓨즈 ( 60 ) 의 프로그래밍 을 방해 했 을 것 이 다 . 도시 된 실시 예 를 위해 , " 트랜지스터 ( 50 ) 와 퓨즈 ( 60 ) 의 결합 된 총 임피던스 는 비트 라인 ( 80 ) 과 워드 라인 ( 70 ) 사이 에 퓨즈 ( 60 ) 를 프로그래밍 할 정도 로 충분히 높 은 프로그래밍 전류 흐름 을 지원 할 만큼 충분히 낮 음 에 주목 한다 . 본 명세서 에 이용 된 용어 "" 임피던스 ( impedance ) "" 는 용어 "" 저항 ( resistance ) "" 과 상호 교환 하 여 이용 될 수 있 지만 ", 본 발명 을 벗어나 다른 맥락 들 에서 이 들 용어 들 은 상이 하 게 이용 될 수 있 음 을 알 것 이 다 .