결합 기입 버퍼 ( CWB ) ( 20 ) 는 메모리 계층 구조 의 다른 레벨 들 사이 에 포함 될 수 도 있 다는 것 에 주목 한다 . 예 를 들 면 , CWB ( 20 ) 는 연속 기입 인 임의 의 캐시 레벨 아래 에 포함 될 수 있 다 . 실시 예 에서 , 프로세서 코어 ( 10 ) , L 1 데이터 캐시 ( 12 ) , 및 ( 필 버퍼 ( 18 ) 및 CWB ( 20 ) 를 포함 하 는 ) L 2 인터페이스 ( 14 ) 는 프로세서 로서 함께 통합 될 수 있 다는 것 에 주목 한다 . 다른 실시 예 들 에서 , L 2 인터페이스 ( 14 ) 는 다른 프로세서 코어 ( 10 ) / L 1 데이터 캐시 ( 12 ) 와 공유 될 수 있 다 . 또 다른 실시 예 들 에서 , L 2 캐시 ( 16 ) 는 프로세서 에 통합 될 수 있 고 , 또는 다른 컴포넌트 들 이 통합 될 수 있 다 ( 예 를 들 면 , 시스템 온 칩 구성 에서 ) .