도 1 은 , 본 발명 의 일 양태 인 실시 예 1 에 따른 메모리 시스템 ( 1000 ) 의 주요부 구성 을 도시 하 는 블록 도 이 다 . 또한 , 도 2 는 , 도 1 에 도시 한 메모리 셀 어레이 ( 1 ) 의 구성 을 도시 하 는 도면 이 다 . 도 3 은 , 도 2 에 도시 한 메모리 셀 어레이 ( 1 ) 의 블록 의 주요부 구성 을 도시 하 는 회로도 이 다 .