게이트 와 엘 디디 가 오버랩 되 는 부분 에서 생성 되 는 오버랩 커패시턴스 가 감소 된 반도체 소자 와 , 상기 반도체 소자 를 효과 적 으로 제조 할 수 있 는 제조 방법 을 제공 한다 . 본 발명 의 실시 예 에 따른 반도체 소자 는 , 반도체 기판 ; 제 1 산화 막 및 이 산화 막 의 내측 에 배치 되 는 제 2 산화 막 으로 이루어지 며 , 상기 반도체 기판 의 소자 영역 에 제공 되 는 게이트 산화 막 ; 상기 제 2 산화 막 의 상부 에 제공 되 는 게이트 ; 상기 게이트 의 측벽 에 제공 되 는 스 페이서 ; 및 상기 게이트 와 오버랩 되 지 않 도록 상기 게이트 산화 막 하부 의 반도체 기판 에 형성 되 는 엘 디디 를 포함 한다 .