각 메모리 셀 ( 대표 적 으로 , 메모리 셀 ( 550 ) ( i ) 을 생각 한다 . 여기 에서 , i 는 1 이상 m 이하 의 정수 ) 에 있 어서 , 트랜지스터 ( 500 ) ( i ) 의 게이트 전극 과 , 트랜지스터 ( 510 ) ( i ) 의 드레 인 전극 ( 또는 소스 전극 ) 과 , 용량 소자 ( 520 ) ( i ) 의 전극 의 한쪽 은 , 전기 적 으로 접속 되 어 있 다 . 또한 , 제 1 신호선 ( S 1 ) 과 트랜지스터 ( 510 ) ( i ) 의 소스 전극 ( 또는 드레 인 전극 ) 은 , 전기 적 으로 접속 되 며 , 제 2 신호선 ( S 2 ) ( i ) 과 , 트랜지스터 ( 510 ) ( i ) 의 게이트 전극 은 전기 적 으로 접속 되 어 있 다 . 그리고 , 워드 선 ( WL ) ( i ) 과 , 용량 소자 ( 520 ) ( i ) 의 전극 의 다른 쪽 은 전기 적 으로 접속 되 어 있 다 .