도 5 에 도시 된 SPICE 시뮬레이션 결과 들 은 출력 전류 와 스위치 전도 간격 ( θ 2 ) 사이 의 관계 가 VDC / Voc 에 의해 영향 을 받 지 않 는다는 것 을 증명 한다 . 이것 은 LCL 회로망 의 출력 전류 원 특성 으로 인한 것 이 다 . LCL 회로망 의 이상 적 인 출력 DC 전류 는 제로 스위치 전도 간격 을 갖 는 정류 된 사인파 이 다 . 고조파 ( harmonics ) 가 정류기 에 의해 출력 전류 로 도입 된 경우 에 , 이것 은 출력 전류 가 이상 적 인 사인파 로부터 약간 왜곡 되 게 한다 . 따라서 , 제로 의 스위치 전도 간격 에서 , 정규 화 된 최대 출력 전류 는 1 대신 에 약 0 . 95 이 다 . 스위치 전도 간격 ( θ 2 ) 이 0 ° 에서 180 ° 로 제어 되 는 경우 에 , 출력 전력 은 도 5 에 도시 된 관계 에 따라 정확히 제 어 및 조절 될 수 있 다 .