제 1 디코더 ( 731 ) 는 기본 적 으로 는 제 2 디코더 ( 732 , 도 4 에서 신호 만 변경 ) 와 동일 하 게 구성 되 지만 , CUT _ SELECT < 0 > 신호 를 반전 한 CUT _ SELECTb < 0 > 신호 에 의해 인 에 이 블 되 거나 디스 에이블 된다 . 즉 , 노아 게이트 ( NO 04 ~ 11 ) 에 입력 되 는 CUT _ SELECTb < 0 > 신호 가 ' 하이 ' 일 때 는 모든 CS 0 < 0 : 7 > 신호 가 ' 로우 ' 가 되 어 출력 된다 . CS 0 < 0 : 7 > 신호 가 모두 ' 로우 ' 라는 것 은 그 제 1 디코더 는 아무런 전압 도 선택 하 지 못한다는 것 을 의미 한다 . 하 지만 CUT _ SELECTb < 0 > 신호 가 ' 로우 ' 로 들어오 면 도면 에 도시 된 제 1 디코더 는 CS 0 < 0 : 7 > 중 하나 의 신호 를 인 에 이 블 시키 며 , 그 로 인해 내부 전압 ( VREF ) 을 선택 하 게 한다 . 제 1 디코더 ( 731 ) 의 전체 적 인 동작 은 도 12 의 표 를 참고 하 면 된다 .