적어도 상기 제 1 게이트 전극 ( 175 a ) 의 상기 제 1 게이트 유전 패턴 ( 107 a , 110 a ) 에 인접 한 부분 의 일함수 는 적어도 상기 제 2 게이트 전극 ( 175 b ) 의 상기 제 2 게이트 유전 패턴 ( 107 b , 110 b ) 에 인접 한 부분 의 일함수 와 다른 것 이 바람직 하 다 . 상기 제 1 게이트 전극 ( 175 a ) 는 제 1 트랜지스터 에 포함 되 고 , 상기 제 2 게이트 전극 ( 175 b ) 은 제 2 트랜지스터 에 포함 된다 . 이때 , 상기 제 1 및 제 2 트랜지스터 들 중 에서 어느 하나 는 엔 모스 트랜지스터 일 수 있 으며 , 다른 하나 는 피 모스 트랜지스터 일 수 있 다 . 상기 제 1 트랜지스터 가 엔 모스 트랜지스터 이 고 상기 제 2 트랜지스터 가 피 모스 트랜지스터 인 경우 에 , 상기 제 1 게이트 전극 ( 175 a ) 의 상기 일함수 가 상기 제 2 게이트 전극 ( 175 b ) 의 상기 일함수 에 비하 여 기판 ( 100 ) 에 포함 된 반도체 물질 의 에너지 밴드 의 전 도 대 가장자리 에 가까울 수 있 다 . 이 와 는 반대 로 , 상기 제 2 트랜지스터 가 엔 모스 트랜지스터 이 고 상기 제 1 트랜지스터 가 피 모스 트랜지스터 인 경우 에 , 상기 제 2 게이트 전극 ( 175 b ) 의 상기 일함수 가 상기 제 1 게이트 전극 ( 175 a ) 의 상기 일함수 보다 기판 ( 100 ) 의 에너지 밴드 의 전 도 대 가장자리 에 가까울 수 있 다 .