본 발명 은 반도체 소자 의 제조 방법 에 관한 것 으로 , 콘 택 홀 형성 시 SAC ( Self Align Contact ) 공정 을 수행 하 여 비트 라인 의 씨 닝 ( Thinning ) 현상 및 콘 택 홀 의 낫 오픈 ( Not Open ) 현상 을 방지 하 고 , 상기 SAC 공정 에 의해 발생 하 는 폴리머 ( Polymer ) 층 을 제거 하 는 플러싱 ( Flushing ) 공정 을 수행 함 으로써 , 후속 공정 인 습식 식각 을 용이 하 게 하 여 콘 택 홀 의 상부 선폭 을 확보 하 여 소자 의 오버레이 마진 ( Overlay Margin ) 을 증가 시키 는 기술 을 개시 한다 .