일부 실시 예 에서 , 각각 의 칩 ( 102 , 104 , 106 ) 은 하나 이상 의 다단 금속화 층 을 포함 한다 . 예 를 들 어 , 칩 ( 102 ) 은 다단 금속화 층 ( 116 ) 을 포함 하 고 , 칩 ( 104 ) 은 다단 금속화 층 ( 118 ) 을 포함 하 고 , 칩 ( 106 ) 은 다단 금속화 층 ( 120 ) 을 포함 한다 . 제한 되 지 않 고 예 로서 , 이 들 다단 금속화 층 은 후처리 공정 ( BEOL ) 금속화 층 을 포함 할 수 있 다 . 다단 금속화 층 ( 116 , 118 , 120 ) 각각 은 각각 의 칩 을 가로 질러 전기 신호 를 전파 하 는 측면 및 수직 전기 전도성 구 조체 ( 122 , 124 ) ( 도 1 및 후속 도면 에서 음영 회색 ) 의 네트워크 를 더 포함 할 수 있 다 . 각각 의 다단 금속화 층 의 측면 및 수직 전기 전도성 구 조체 ( 122 , 124 ) 는 유전체 층 ( 126 ) 에 매립 된다 . 일부 실시 예 에서 , 유전체 층 ( 126 ) 은 로우 - k 유전체 ( 예 , 유전 상수 가 3 . 9 미만 ) 또는 로우 - k 유전체 및 다른 유전체 와 같 은 유전체 들 의 스택 : ( i ) 로우 - k 유전체 ( 예 , 탄소 도핑 된 실리콘 산화물 ) 및 질소 도핑 된 실리콘 탄화물 ; ( ii ) 로우 - k 유전체 ( 예 , 탄소 도핑 된 실리콘 산화물 ) 및 산소 도핑 된 실리콘 탄화물 ; ( iii ) 실리콘 질화물 을 가지 는 로우 - k 유전체 ( 예 , 탄소 도핑 된 실리콘 산화물 ) ; 또는 ( iv ) 실리콘 산화물 을 가지 는 로우 - k 유전체 ( 예 , 탄소 도핑 된 실리콘 산화물 ) 이 다 . 제한 되 지 않 고 예 로서 , 유전체 층 ( 126 ) 은 고밀도 화학 적 기상 증착 ( HDCVD ) 공정 , 플 라즈 마 강화 화학 적 기상 증착 공정 ( PECVD ) , 플 라즈 마 강화 원자 층 증착 공정 ( PEALD ) 또는 임의 의 다른 적절 한 증착 방법 에 의해 증착 될 수 있 다 .