제 1 풀 업 부 ( 240 ) 는 페리 전압 단 ( VPERI ) 과 노드 ( B ) 사이 에 연결 되 고 제 1 검출 신호 ( HIGH DETECT ) 에 응답 하 여 노드 ( B ) 를 풀 업구 동하 는 PMOS 트랜지스터 ( P 20 ) 와 , 노드 ( B ) 와 노드 ( A ) 사이 에 연결 되 고 제 2 검출 신호 ( LOW DETECT ) 의 반전 신호 에 응답 하 여 노드 ( A ) 를 풀 업구 동하 는 PMOS 트랜지스터 ( P 22 ) , 및 노드 ( B ) 와 노드 ( A ) 사이 에 연결 되 고 지 연부 ( 22 ) 의 출력 신호 에 응답 하 여 노드 ( A ) 를 풀 업구 동하 는 PMOS 트랜지스터 ( P 21 ) 로 구성 된다 .