이 방법 에서 세정 될 반도체 기판 은 유기 및 유기 금속 잔류물 및 추가 로 , 제거 될 필요 가 있 는 다양 한 금속 산화물 을 함유 할 수 있 다 . 반도체 기판 은 전형 적 으로 규소 ( silicon ) , 규소 게르마늄 ( silicon germanium ) , GaAs 와 같 은 III - V 족 화합물 또는 이 들 의 임의 의 조합 으로 구성 된다 . 반도체 기판 은 인터 커넥트 피처 ( interconnect features ) ( 예 를 들 어 , 금속 라인 과 유전체 재료 ) 와 같 은 노출 된 집 적 회로 구조 를 추가 로 포함 할 수 있 다 . 인터 커넥트 피처 에 사용 되 는 금속 및 금속 합금 은 알루미늄 , 구리 와 합금 된 알루미늄 , 구리 , 티타늄 , 탄탈럼 , 코발트 , 규소 , 질화 티타늄 , 질화 탄탈럼 , 텅스텐 및 이 들 의 합금 을 포함 하 지만 , 이 에 한정 되 지 않 는다 . 상기 반도체 기판 은 또한 층간 절연체 ( interlayer dielectric ) , 산화 규소 , 질화규소 , 탄화규소 , 산화 티타늄 및 탄소 도핑 된 규소 산화물 의 층 을 함유 할 수 있 다 .