도 2 C 는 표면 매립 첨가제 ( 210 ) 가 디바이스 의 어느 한 층 에 상응 하 는 호스트 물질 ( 212 ) 내 에 부분 적 으로 매립 되 어 있 는 것 을 도시 하고 있 고 , 상기 디바이스 의 다른 층 ( 214 ) 은 첨가제 ( 210 ) 주변 에 코팅 물질 이 채워져서 구현 되 고 , 도 2 에 도시 된 바 와 같이 , 상기 첨가제 ( 210 ) 는 완전 치 덥혀 지 거나 일부 노출 된 채 로 남 아 있 다 . 상기 디바이스 의 다른 층 ( 214 ) 은 , 태양 디바이스 의 컨텍스트 내 의 일함수 를 조정 하 기 위한 버퍼 층 으로 제공 하 거나 , 표면 매립 첨가제 ( 210 ) 에 의해 제공 되 는 도전 성 경로 와 조합 하 거나 , 대신 하 여 , 전류 의 흐름 을 위한 전도성 경로 를 제공 하 기 위해 , 전기 전도성 물질 또는 반도체 ( 예 를 들 어 , " 인듐 주석 산화물 ( "" ITO "")", ZnO ( I ) , ZnO : Al , ZnO : B , SnO 2 : F , Cd 2 SnO 4 , CdS , ZnS , 다른 도핑 금속 산화물 , 전기 전도 성 또는 반 전도성 폴리머 , 풀러렌 기반 코팅 , 탄소 나노 튜브 기반 코팅 , 또는 투명 한 다른 전기 적 전도성 물질 과 같 은 ) 로 이용 되 어 구현 되 는 경우 , 호스트 물질 ( 212 ) ( 또는 여기 서 언급 된 다른 호스트 물질 ) 과 동일 하 거나 유사 한 조성 을 가지 거나 , 부가 적 인 또는 수정 된 기능 을 제공 하 기 위해 다른 조성 을 가질 수 있 다 . 예 를 들 어 , ITO 의 경우 , 상기 표면 매립 첨가제 ( 210 ) 의 존재 는 첨가제 ( 210 ) 의 없 는 경우 에 비해 사용 되 는 ITO 의 양 을 줄여 원가 절감 효과 가 있 고 , 상기 디바이스 의 다른 층 ( 214 ) 의 두께 를 줄일 수 있 다 . 예 를 들 어 , 두께 는 약 100 nm 보다 적 고 , 약 75 nm 보다 크 지 않 고 , 약 50 nm 보다 크 지 않 고 , 약 40 nm 보다 크 지 않 고 , 약 30 nm 보다 크 지 않 고 , 약 20 nm 보다 크 지 않 고 , 약 10 nm 보다 크 지 않 고 , 약 5 nm 또는 더 적 게 까지 줄어들 수 있 다 . 추가 적 으로 , 상기 표면 매립 첨가제 ( 210 ) 의 존재 는 ITO 를 스퍼터링 대신 에 저온 에서 처리 하 는 액상 도포 를 가능 하 게 한다 . 첨가제 ( 210 ) 는 고온 처리 없이 액상 도포 된 ITO 에 의해 나타난 감소 된 전도 성 을 완화 시킬 수 있 어 , 결과 적 으로 , 비교 적 으로 낮 은 전도성 ITO 층 은 여전히 일함수 매칭 을 만족 할 수 있 다 . 또한 첨가제 ( 210 ) 는 패턴 ( 예 를 들 어 , 격자 패턴 또는 도 1 H 에 대하 여 상술 된 바 와 같 은 다른 매칭 패턴 ) 으로 배열 될 수 있 고 , 디바이스 층 ( 214 ) 은 실질 적 으로 매칭 되 는 패턴 ( 예 를 들 어 , 매칭 되 는 격자 패턴 , 또는 상기 도 1 H 의 설명 에 기재 된 매칭 되 는 임의 의 다른 패턴 ) 으로 형성 되 어 상기 첨가제 ( 210 ) 를 완전히 덥 거나 , 일부 노출 된 채 로 남겨둘 수 있 다 . 한편 , 이 를 대체 하 거나 또는 함께 , 첨가제 ( 210 ) 의 네트워크 가 증착 되 거나 다른 방식 으로 도포 되 는 규칙 적 인 도전 격자 에 의해 보충 될 수 있 다 .