반도체 칩 ( 12 a ) 상 의 전기 접점 ( 13 a ) 으로부터 의 전기 적 연결 통로 를 제 1 비 아 ( 14 ) 를 통하 여 구현 하 고 , 빌드 업 층 ( 30 a ) 에 제 2 비아 ( 15 ) 를 형성 하 여 제 1 비아 ( 14 ) 와 제 2 비아 ( 15 ) 가 전기 적 으로 연결 된다 . 따라서 , 반도체 칩 ( 12 a ) 의 전기 접점 ( 13 a ) 과 제 2 비아 ( 15 ) 가 전기 적 으로 연결 되 는 제 1 패키지 ( 100 ) 를 형성 할 수 있 다 .