도 3 및 도 4 에 도시 된 박막 트랜지스터 어레이 기판 은 하부 기판 ( 142 ) 위 에 게이트 절 연막 ( 144 ) 을 사이 에 두 고 교차 하 게 형성 된 게이트 라인 ( 102 ) 및 데이터 라인 ( 104 ) 과 , 그 교 차부 마다 형성 된 박막 트랜지스터 ( 106 ) 와 , 그 교차 구조 로 마련 된 셀 영역 에 형성 된 화소 전극 ( 116 ) 과 , 화소 전극 ( 116 ) 과 전단 게이트 라인 ( 102 ) 의 중 첩부 에 형성 된 스토리지 캐 패 시터 ( 120 ) 와 , 게이트 라인 ( 102 ) 에 접속 되 는 게이트 패드 부 ( 126 ) 와 , 데이터 라인 ( 104 ) 에 접속 되 는 데이터 패드 부 ( 134 ) 를 구비 한다 .