본 발명 에 따른 반도체 메모리 장치 의 전압 생성 회로 는 반도체 메모리 장치 외부 의 데이터 출력 수단 이 로우 데이터 를 출력 할 경우 상기 데이터 출력 수단 의 임피던스 와 온 다이 터 미 네이션 신호 에 의한 임피던스 조합 으로 외부 전압 을 분배 하 여 상기 로우 데이터 의 전위 레벨 과 동일 한 내부 데이터 로직 전압 을 생성 하 는 데이터 로직 전압 생성 수단 을 포함 한다 .