도 16 은 , 본 실시 형태 에 따른 상변화 메모리 의 재 기입 동작 에서 의 칩 내부 동작 의 예 를 나타내 는 도면 이 다 . 도 16 에서 는 , 도 3 에 도시 한 메모리 어레이 MA 에 포함 되 는 서브 메모리 어레이 SMA 0 ∼ SMA 16895 에서 , 적층 메모리 셀 군 MB 00 의 최 하층 에 있 는 메모리 셀 MC 1 에 기억 정보 를 기입 하 는 경우 의 동작 파형 이 나타내 어 져 있 다 . 도 15 에 도시 한 제 2 재 기입 커맨드 PRG 2 에 따라서 , 승압 전압 VPP 로 되 어 있 는 데이터 선 이퀄 라이즈 신호 DLEQ 가 접 지 전압 VSS 로 구동 되 고 , 기준 전압 VDR 로 되 어 있 는 공통 소스 선 CSP , CSN 이 전원 전압 VDD , 접지 전압 VSS 로 각각 구동 됨 으로써 , 데이터 선 D 0 T ∼ D 16895 T 를 통하 여 입력 된 기억 정보 가 읽 기 쓰 기 회로 RW 0 ∼ RW 16895 내 의 센스 앰프 SA 에 일시 적 으로 저장 된다 . 또한 , 설명 을 간략 화 하 기 위해 , 제 1 멀티플렉서 군 MUXB 1 및 제 2 멀티플렉서 군 MUXB 2 의 동작 파형 은 생략 되 어 있 지만 , 메모리 층 선택 신호 LS 0 및 비트 선 선택 신호 BS 0 이 활성 화 됨 으로써 , 로컬 비트 선 LS 001 , LS 101 , … , LS 1689501 과 공통 데이터 선 CD 0 , CD 1 , … , CD 16895 가 각각 접속 된다 . 계속 해서 , 리셋 기동 신호 RST _ EN 및 세트 기동 신호 SET _ EN 이 전원 전압 VDD 로 각각 구동 되 고 , 접지 전압 VSS 로 되 어 있 는 워드 선 WL 0 이 어레이 전압 VARY ( 여기 서 는 , 전원 전압 VDD ) 로 구동 되 면 , 대응 하 는 센스 앰프 에 저장 된 기억 정보 에 따라서 로컬 비트 선 LB 001 , LB 101 , … , LB 1689501 에 리셋 전류 Irst 또는 세트 전류 Iset 가 인가 되 어 , 재 기입 동작 이 행해진다 . 또한 , 세트 기동 신호 SET _ EN 의 펄스 폭 은 , 기억 층 을 충분히 결정 화 하 여 , 그 저항 값 을 내릴 수 있 도록 , 리셋 기동 신호 RST _ EN 보다 도 크 게 설정 되 어 있 다 . 마지막 으로 , 전원 전압 VDD 로 되 어 있 는 공통 소스 선 CSP 와 , 접지 전압 VSS 로 되 어 있 는 공통 소스 선 CSN 을 기준 전압 VDR 로 각각 구동 하 고 , 접지 전압 VSS 로 되 어 있 는 데이터 선 이퀄 라이즈 신호 DLEQ 를 승압 전압 VPP 로 구동 함 으로써 , 대기 상태 로 복귀 한다 .