여기 에서 상기 제 1 신호 입력 부 ( 112 ) 는 상기 x 16 동작 모드 신호 ( opmd 16 ) 를 입력 받 는 제 1 인버터 ( IV 1 ) , 상기 어 드레스 1 ~ 2 ( add < 1 : 2 >) 를 입력 받 는 노어 게이트 ( NR ) , 상기 노어 게이트 ( NR ) 의 출력 신호 를 입력 받 는 제 2 인버터 ( IV 2 ) 및 상기 제 1 인버터 ( IV 1 ) 의 출력 신호 와 상기 제 2 인버터 ( IV 2 ) 의 출력 신호 를 입력 받 는 제 1 낸드 게이트 ( ND 1 ) 를 포함 한다 .