이후 , 상기 초기 동작 신호 ( init ) 가 디스 에이블 되 면 , 상기 먹스 부 ( 930 ) 는 상기 초기 설정 코드 ( iniset < 1 : n >) 를 차단 하 고 , 상기 위상 디 코딩 코드 ( phdec < 1 : n >) 를 통과 시킨다 . 이후 , 상기 래치 부 ( 940 ) 는 상기 위상 디 코딩 코드 ( phdec < 1 : n >) 를 래치 하 여 상기 지연 제어 코드 ( dlycnt < 1 : n >) 로서 출력 한다 . 이 때 의 상기 기준 클럭 ( clk _ ref ) 과 상기 피드백 클럭 ( clk _ fb ) 의 위상차 는 이미 그리 크 지 않 은 상태 이 므로 , 상기 위상 디 코딩 코드 ( phdec < 1 : n >) 의 논리 값 은 상기 초기 설정 코드 ( iniset < 1 : n >) 의 논리 값 에 근사 한 상태 일 것 이 다 . 따라서 상기 위상 비교 신호 ( phcmp ) 에 응답 하 여 상기 위상 디 코딩 코드 ( phdec < 1 : n >) 및 상기 지연 제어 코드 ( dlycnt < 1 : n >) 의 논리 값 이 변화 하 더라도 , 이후 상기 지연 제어 코드 ( dlycnt < 1 : n >) 의 논리 값 이 고정 되 기 까지 는 종래 에 비해 현저히 짧 은 시간 이 소요 된다 .