도 14 는 , 메모리 셀 로부터 데이터 래치 회로 에 의 읽 어 내 기 시퀀스 를 나타낸다 . 즉 , 메모리 셀 의 워드 선 에 로어 페이지 , 어퍼 페이지 , 하이어 페이지 , 톱 페이지 의 읽 어 내 기 전압 이 순차 적 으로 인가 되 고 , 메모리 셀 의 데이터 가 센스 앰프 유닛 에 의해 검출 된다 . 이 검출 된 데이터 는 데이터 래치 회로 ADL , BDL , CDL , DDL 에 순차 적 으로 기억 된다 .