반도체 소자 의 제조 방법 은 , 웨이퍼 가장자리 의 라인 패턴 이 상기 웨이퍼 로부터 떨어져 나와 파티클 로 작용 하 는 불량 을 방지 하 기 위한 반도체 소자 의 제조 방법 으로서 , 웨이퍼 상 에 감광막 을 도포 하 는 단계 ; 상기 웨이퍼 의 가장자리 지역 에 잔류 되 는 감광막 이 제거 되 도록 상기 감광막 이 도포 된 웨이퍼 에 대한 EBR ( Edge Bead Remove ) 공정 을 진행 하 는 단계 ; 상기 EBR 공정 이 진행 된 웨이퍼 에 대한 상기 웨이퍼 의 플랫 존 지역 의 감광막 이 제거 되 도록 WEE ( Wafer Edge Expose ) 공정 을 수행 하 는 단계 ; 상기 WEE 공정 이 수행 된 감광막 을 노광 및 현상 하 여 감광막 패턴 을 형성 하 는 단계 ; 및 상기 감광막 패턴 을 식각 마스크 로 이용 해서 하 지 층 을 식각 하 여 라인 패턴 을 형성 하 는 단계 ; 를 포함 하 며 , 상기 WEE 공정 은 그 처리 하 는 웨이퍼 가장자리 의 폭 을 상기 EBR 공정 시 처리 하 는 웨이퍼 가장자리 의 폭 보다 크 게 하 여 수행 하 는 것 을 특징 으로 한다 .