본 발명 의 한 양태 에서 는 , 반도체 장치 를 구성 하 는 복수 의 메모리 셀 의 각 메모리 셀 은 , 용량 소자 와 , 제 1 트랜지스터 와 , 제 1 트랜지스터 보다 오프 전류 ( 트랜지스터 가 오프 상태 에서 의 소스 와 드레 인간 의 리크 전류 ) 가 작 은 제 2 트랜지스터 를 갖 는다 . 여기 서 , 제 1 트랜지스터 는 , 제 2 트랜지스터 보다 스위칭 속도 가 빠른 트랜지스터 로 한다 . 복수 의 메모리 셀 의 각 메모리 셀 에 있 어서 , 제 1 트랜지스터 와 제 2 트랜지스터 와 용량 소자 는 직렬 로 전기 적 으로 접속 되 어 있 다 . 그리고 , 용량 소자 로 의 전하 의 축적 , 및 용량 소자 로부터 의 전하 의 방출 은 , 제 1 트랜지스터 와 제 2 트랜지스터 의 양쪽 모두 를 통하 여 행해진다 .