본 실시 예 에서 , X 입력 데이터 레지스터 ( 210 ) 의 입력 과 출력 을 모니터링 함 으로써 현재 클럭 사이클 에서 데이터 처리 유닛 ( 120 ) 에 사용 되 는 현재 입력 데이터 및 다음 클럭 사이클 에서 데이터 처리 유닛 ( 120 ) 에 사용 되 는 다음 입력 데이터 를 각각 획득 할 수 있 다 . 배타 적 논리합 회로 ( XOR ) ( 421 - 0 내지 420 - n ) 를 통해 현재 입력 데이터 및 다음 입력 데이터 에 대응 되 는 n 개 ( n 은 양 의 정수임 ) 의 비트 에 대하 여 배타 적 논리합 연산 을 각각 수행 하 여 , n 개 의 연산 결과 ( toggle _ 0 내지 toggle _ n ) 를 획득 한다 . 이어서 , 합산 회로 ( SUM ) ( 422 ) 를 통해 n 개 의 연산 결과 ( toggle _ 0 내지 toggle _ n ) 를 합산 하 여 다음 클럭 사이클 에서 의 당해 데이터 처리 유닛 ( 120 ) 의 비트 플리 핑 률 ( toggle _ s ) 을 획득 한다 .