또한 , 본 발명 의 제 2 목적 을 달성 하 기 위한 본 발명 의 일 측면 에 따른 메모리 장치 는 복수 의 단위 메모리 셀 을 가지 는 메모리 어레이 및 어 드레스 데이터 유효 신호 및 칩 인 에이블 신호 를 제공 받 아 상기 어드레스 데이터 유효 신호 의 천이 에 응답 하 여 데이터 를 독 출하 는 독 출 노 말 사이클 및 상기 메모리 어레이 에 데이터 를 기록 하 는 기록 노 말 사이클 중 어느 하나 의 노 말 사이클 을 수행 하 기 위한 액티브 제어 신호 를 생성 하 는 제 어부 를 포함 한다 . 상기 제 어부 는 어드레스 의 천이 에 상관없이 상기 어드레스 데이터 유효 신호 가 논리 ‘ 로우 ’ 의 활성 화 상태 에서 논리 ‘ 하 이 ’ 의 비활성 화 상태 로 천 이 하 는 경우 상기 액티브 제어 신호 를 생성 할 수 있 다 .