제 21 내지 제 26 NMOS 트랜지스터 들 ( NM 21 내지 NM 26 ) 의 게이트 단자 에 는 쉬프 트 레지스터 ( 226 ) 로부터 순차 적 으로 발생 되 는 제 1 내지 제 6 샘플링 제어 신호 ( SR 1 내지 SR 6 ) 가 공급 된다 . 제 21 내지 제 26 NMOS 트랜지스터 들 ( NM 21 내지 NM 26 ) 의 소스 단자 는 제 11 내지 제 16 NMOS 트랜지스터 들 ( NM 11 내지 NM 16 ) 의 드레 인 단자 에 1 : 1 로 접속 되 고 제 21 내지 제 26 NMOS 트랜지스터 들 ( NM 21 내지 NM 26 ) 의 드레 인 단자 는 6 개 의 데이터 라인 들 ( DL 1 내지 DL 6 ) 에 1 : 1 로 접속 된다 . 이러 한 제 21 내지 제 26 NMOS 트랜지스터 들 ( NM 21 내지 NM 26 ) 은 도 10 과 같 은 쉬프 트 레지스터 ( 226 ) 의 출력 ( SR 1 내지 SRm / 6 ) 에 따라 6 개 씩 동시 에 턴 - 온 되 어 6 개 의 아날로그 데이터 를 동시 에 샘플링 하 고 샘플링 된 데이터 를 6 개 의 데이터 라인 들 ( DL 1 내지 DL 6 ) 에 공급 한다 .