본 발명 은 상기 네 번 째 기술 적 과제 를 이루 기 위하 여 , 셀 영역 및 주변 영역 을 포함 하 는 반도체 기판 의 상기 셀 영역 상 에 배열 된 복수 의 상기 반도체 메모리 소자 들 ; 및 상기 주변 영역 상 에 제공 된 주변 회로 를 포함 하 고 , 상기 셀 영역 은 중심 영역 및 상기 중심 영역 과 상기 주변 영역 사이 의 엣지 영역 을 포함 하 고 , 상기 하부 전극 은 중심 영역 내 에서 실질 적 으로 동일 한 수직 치수 를 갖 는 반도체 메모리 장치 를 제공 한다 .