도 10 B 는 도 8 의 ( b ) 의 시스템 의 상세 사항 을 도시 한 것 이 다 . 도 10 A 에 도시 된 시스템 의 접속 및 구조 는 도 10 A 에 도시 된 시스템 의 것 과 거의 동일 하 다 . 그 차 는 , 직렬 접속 의 최종 디바이스 ( 즉 , 디바이스 4 ) 의 출력 데이터 DQ 4 [ 0 : 3 ] 및 SCSO 4 , SDSO 4 신호 가 메모리 제어기 ( 220 ) 에 공급 된다는 것 이 다 . SCSO 4 및 SDSO 4 신호 는 선택 적 으로 메모리 제어기 ( 220 ) 에 제공 되 어 유효 데이터 위치 를 검출 한다 .