먼저 , 활성 영역 을 정의 하 는 소자 분리 막 과 비트 라인 및 스토리지 노드 콘 택 플러그 를 비롯 한 소정 의 하부 구조물 이 구비 된 반도체 기판 상 에 PSG ( Phosphours Silicate Glass ) 막 과 PE - TEOS ( Plasma Enhanced - Tetra Ethyl Ortho Silicate ) 막 의 적층 막 으로 캡 산화 막 을 증착 한다 .