상기 공통 소스 라인 ( CS ) 은 상기 접지 선택 트랜지스터 들 ( GST ) 의 소스 들 에 공통 으로 연결 될 수 있 다 . 이 에 더 하 여 , 상기 공통 소스 라인 ( CS ) 과 상기 비트 라인 들 ( BL ) 사이 에 배치 되 는 , 하부 선택 라인 ( LSL ) , 복수 개 의 워드 라인 들 ( WL 0 - WL 5 ) 및 상부 선택 라인 ( USL ) 이 상기 접지 선택 트랜지스터 ( GST ) , 상기 메모리 셀 트랜지스터 들 ( MCT ) 및 상기 스트링 선택 트랜지스터 ( SST ) 의 게이트 전극 들 로서 각각 사용 될 수 있 다 . 또한 , 상기 메모리 셀 트랜지스터 들 ( MCT ) 의 각각 은 데이터 저장 요소 ( data storage element ) 를 포함 할 수 있 다 .