상기 제 1 및 제 2 패드 ( 245 , 247 ) 는 상기 발광 칩 ( 200 A ) 의 하부 에 서로 이격 되 며 , 상기 회로 기판 ( 200 ) 의 제 1 및 제 2 리드 전극 ( 215 , 217 ) 와 대면 하 게 된다 . 상기 제 1 및 제 2 패드 ( 245 , 247 ) 에 는 다각형 형상 의 리세 스 ( 271 , 273 ) 를 포함 할 수 있 으며 , 상기 리세 스 ( 271 , 273 ) 는 상기 발광 구조물 ( 225 ) 의 방향 으로 볼록 하 게 형성 된다 . 상기 리세 스 ( 271 , 273 ) 는 상기 제 1 및 제 2 패드 ( 245 , 247 ) 의 두께 와 같 거나 작 은 깊이 를 갖 고 형성 될 수 있 으며 , 이러 한 리 세스 ( 271 , 273 ) 의 깊이 는 상기 제 1 및 제 2 패드 ( 245 , 247 ) 의 표면적 을 증가 시켜 줄 수 있 다 .