일 실시 예 로서 , 반도체 메모리 장치 ( 10 ) 는 게이트 적층 체 ( GST ) 와 도프 트 반도체 패턴 ( DSP ) 사이 에 배치 된 제 2 반도체 막 ( SE 2 ) 을 더 포함 할 수 있 다 . 다른 실시 예 에서 제 2 반도체 막 ( SE 2 ) 은 생략 될 수 있 다 . 제 2 반도체 막 ( SE 2 ) 은 제 1 메모리 패턴 ( ML 1 ) 및 제 2 메모리 패턴 ( ML 2 ) 각각 을 구성 하 는 물질 막 들 과 식각 률 차이 를 갖 는다 . 예 를 들 어 , 제 2 반도체 막 ( SE 2 ) 는 질화 막 및 산화 막 과 다른 식각 률 을 갖 는 물질 을 포함 할 수 있 다 . 일 실시 예 로서 , 제 2 반도체 막 ( SE 2 ) 은 실리콘 을 포함 할 수 있 다 . 제 2 반도체 막 ( SE 2 ) 은 n 형 , p 형 , 또는 탄소 등 의 다양 한 불순물 을 포함 하 는 도프 트 막 이 거나 , 언 도프 트 막 일 수 있 다 .