도 5 는 본 발명 의 한 실시 예 에 따른 메모리 ( 20 ) 의 일부 를 개략 도 형태 로 도시 한다 . 도 5 의 목적 은 메모리 ( 20 ) 의 퓨즈 들 ( 60 내지 68 ) ( 도 1 참조 ) 이 독 출 될 수 있 는 하나 의 가능 한 방식 을 기술 한다 . 대안 적 인 실시 예 들 은 상이 한 방법 을 이용 할 수 있 다 . 예시 된 실시 예 에서 , 퓨즈 들 ( 60 및 61 ) 이 독 출 된다고 결정 되 었 다 . 예시 된 실시 예 에서 , 퓨즈 들 ( 60 및 64 ) 이 프로그래밍 되 었 고 퓨즈 들 ( 61 및 63 ) 이 프로그래밍 되 지 않 았 음 을 유념 한다 . 퓨즈 들 ( 60 및 61 ) 을 독 출하 기 위하 여 , 2 개 의 비트 라인 들 ( 비트 라인 들 ( 80 및 82 ) ) 과 하나 의 워드 라인 ( 워드 라인 ( 70 ) ) 이 선택 된다 . 이 들 은 퓨즈 들 ( 60 및 61 ) 과 트랜지스터 들 ( 50 및 51 ) 에 결합 된 비트 라인 들 및 워드 라인 이 다 . 제 1 전력 공급 전압 ( 한 실시 예 에서 대략 접 지 또는 VSS ) 과 대략 같 은 전압 이 선택 된 워드 라인 ( 70 ) 에 제공 된다 . 제 2 전력 공급 전압 ( 한 실시 예 에서 대략 VDD ) 과 대략 같 은 전압 이 이 실시 예 에서 모두 선택 되 지 않 은 워드 라인 들 인 나머지 워드 라인 들 ( 예 를 들 면 72 ) 에 제공 된다 . 대안 적 실시 예 들 이 독 출 액세스 동안 한 번 에 하나 보다 많 은 워드 라인 을 선택 하 도록 고를 수 있 음 을 유념 한다 . 제 2 전력 공급 전압 ( 한 실시 예 에서 VDD ) 과 대략 같 은 전압 은 선택 된 비트 라인 들 ( 80 및 82 ) 에 제공 된다 . 이 들 의 연관 된 셀 들 이 독 출 되 지 않 음 에 따라 , 임의 의 선택 되 지 않 은 비트 라인 들 은 임의 의 적당 한 전압 ( 예 를 들 면 접지 ) 으로 구동 될 수 있 다 . 예 를 들 면 , 한 실시 예 에서 , 선택 되 지 않 은 비트 라인 들 은 제 1 전력 공급 전압 ( 한 실시 예 에서 대략 접지 ) 으로 구동 될 수 있 다 . 대안 적 실시 예 들 은 선택 되 지 않 은 비트 라인 들 ( 예 를 들 면 도 1 의 비트 라인 ( 84 ) 상 에 상이 한 전압 을 이용 할 수 있 다 . 대안 적 실시 예 들 이 프로그래밍 동안 한 번 에 임의 수 의 비트 라인 들 을 선택 하 도록 고를 수 있 음 을 유념 한다 . 일부 실시 예 들 은 하나 의 비트 라인 과 복수 의 워드 라인 들 을 선택 할 수 있 고 , 다른 실시 예 들 은 하나 의 워드 라인 과 복수 의 비트 라인 들 을 선택 할 수 있 다 . 또 다른 실시 예 들 은 비트 라인 들 의 부분집합 과 워드 라인 들 의 부분 집합 을 선택 할 수 있 다 .