본 발명 은 SOI ( Silicon - on - Insulator ) 형태 의 기판 을 제조 하 여 공핍 형 채널 영역 을 형성 함 으로써 소스 / 드레 인 접합 영역 간 의 누설 전류 를 방지 할 수 있 고 , 소스 / 드레 인 접합 영역 의 깊이 를 충분히 깊 게 하 더라도 인접 게이트 영향 을 받 지 않 아 문턱 전압 변화 를 방지 할 수 있 는 효과 를 제공 한다 .