본 발명 은 상기 두 번 째 기술 적 과제 를 이루 기 위하 여 제 1 영역 및 제 2 영역 을 포함 하 는 반도체 기판 의 제 2 영역 에 게이트 구조물 및 불순물 영역 을 포함 하 는 트랜지스터 를 형성 하 는 단계 ; 상기 반도체 기판 상 에 , 상기 트랜지스터 를 커버 하 고 상기 불순물 영역 에 전기 적 으로 연결 되 는 콘 택 플러그 를 갖 는 층간 절 연막 을 형성 하 는 단계 ; 상기 층간 절 연막 상 에 제 1 몰드 막 , 제 1 지지 물질 막 , 및 제 2 몰드 막 을 순차 형성 하 는 단계 ; 상기 제 2 영역 의 상기 제 1 몰드 막 , 제 1 지지 물질 막 , 및 제 2 몰드 막 을 패 터닝 하 기 위한 마스크 패턴 을 형성 하 는 단계 ; 상기 마스크 패턴 을 이용 하 여 상기 반도체 기판 의 상부 표면 을 노출 시키 는 리세 스 패턴 을 형성 하 는 단계 ; 상기 리세 스 패턴 내 에 하부 전극 을 형성 하 는 단계 ; 상기 하부 전극 의 상부 부분 을 돌출 시키 기 위하 여 드라이클리닝 방법 으로 상기 마스크 패턴 을 제거 하 는 단계 ; 상기 하부 전극 의 상부 부분 의 직경 을 축소 하 는 단계 ; 상기 제 1 몰드 막 을 제거 하 는 단계 ; 상기 하부 전극 의 표면 에 유전 막 을 형성 하 는 단계 ; 및 상기 유전 막 상 에 상부 전극 을 형성 하 는 단계 를 포함 하 는 반도체 소자 의 제조 방법 을 제공 한다 .