다음 으로 , 상기 층간 절 연막 ( 140 ) 과 게이트 절 연막 ( 120 ) 을 관통 하 여 반도체 층 의 소스 / 드레 인 ( 111 a , 111 b ) 영역 이 노출 되 도록 콘 택 홀 ( 151 ) 을 형성 하 고 , 층간 절 연막 ( 120 ) 상 에 상기 콘 택 홀 ( 151 ) 과 연결 되 는 일정 패턴 의 소스 / 드레 인 전극 ( 150 ) 을 형성 한다 .