도 8 을 참조 하 면 , 일 실시 예 에 따른 디스플레이 장치 는 기판 ( 110 ) , 실리콘 반도체 를 포함 하 는 제 1 박막 트랜지스터 , 산화물 반도체 를 포함 하 는 제 2 박막 트랜지스터 , 상기 제 1 박막 트랜지스터 의 제 1 제어 전극 과 상기 제 2 박막 트랜지스터 의 제 2 반도체 층 을 연결 하 는 노드 연결선 ( 166 ) , 및 상기 노드 연결선 ( 166 ) 의 상부 에서 상기 노드 연결선 ( 166 ) 과 중첩 되 도록 배치 된 차폐 전극 ( 173 ) 을 포함 한다 . 상기 차폐 전극 ( 173 ) 은 구동 전압선 ( 165 ) 과 콘 택 홀 을 통해서 연결 될 수 있 다 . 여기 서 , 제 1 박막 트랜지스터 는 구동 박막 트랜지스터 ( T 1 ) 일 수 있 으며 , 제 2 박막 트랜지스터 는 보상 박막 트랜지스터 ( T 3 ) 또는 제 1 초기 화 박막 트랜지스터 ( T 4 ) 일 수 있 다 .