예시 적 실시 예 7 : 예시 적 실시 예 6 에 있 어서 , 프로세서 회로 는 서브 세트 외부 에 있 는 비 표준 동기 화 신호 블록 타입 의 필드 에 , ( 1 ) 물리 다운링크 제어 채널 ( PDCCH ) 의 적어도 부분 적 콘텐츠 ; ( 2 ) 물리 다운링크 공유 채널 ( PDSCH ) 의 적어도 부분 적 콘텐츠 ; 및 ( 3 ) 물리 랜덤 액세스 채널 ( PRACH ) 의 적어도 부분 적 콘텐츠 중 하나 이상 을 포함 하 도록 구성 되 는 액세스 노드 .