본 명세서 에서 개시 되 는 반도체 집 적 회로 는 , 기억 회로 에 대하 여 전원 전압 이 공급 되 지 않 는 기간 에서 도 상기 기억 회로 가 가지 는 복수 의 순서 회로 의 각각 에 있 어서 , 특정 한 노드 ( 도 1 ( C ) 에 도시 하 는 트랜지스터 ( 31 ) 의 소스 및 드레 인 의 다른 한 쪽 및 용량 소자 ( 32 ) 의 한쪽 의 전극 이 전기 적 으로 접속 되 는 노드 ) 의 전위 를 유지 할 수 있 다 . 그리고 , 상기 노드 로 유지 되 는 전위 를 상기 순서 회로 에 있 어서 유지 되 는 데이터 에 대응 시킬 수 있 다 . 즉 , 본 명세서 에서 개시 되 는 반도체 집 적 회로 에 있 어서 는 , 상기 기억 회로 에 대해서 전원 전압 의 공급 이 재개 될 때 에 재차 연산 등 을 행할 필요 가 없 다 . 이 에 따라 , 본 명세서 에서 개시 되 는 반도체 집 적 회로 에서 는 , 소비 전력 의 저감 및 동작 의 지연 의 저감 을 도모 할 수 있 다 .