도 8 에 도시 하 는 트랜지스터 ( 330 ) 에 있 어서 , 보호 절 연막 ( 407 ) 은 제 1 도전 층 ( 406 a ) 과 제 2 도전 층 ( 405 a ) 으로 형성 된 소스 전극 및 제 1 도전 층 ( 406 b ) 과 제 2 도전 층 ( 405 b ) 으로 형성 된 드레 인 전극 을 덮 고 , 또한 게이트 절연 층 ( 402 ) 및 산화물 반도체 층 ( 409 ) 과 접하 여 형성 되 어 있 다 . 또한 , 도 6 에 도시 하 는 트랜지스터 ( 310 ) 와 같이 , 도 8 에 도시 하 는 트랜지스터 ( 330 ) 에 있 어서 , 게이트 절연 층 ( 402 ) 과 보호 절 연막 ( 407 ) 은 , 산화물 반도체 층 ( 409 ) 이 존재 하 지 않 는 영역 에 있 어서 접하 고 있 다 . 즉 , 산화물 반도체 층 ( 409 ) 은 게이트 절연 층 ( 402 ) 과 보호 절 연막 ( 407 ) 으로 둘러싸여 형성 되 어 있 다 .