도 4 에 도시 된 바 와 같이 , 1 . 2 V , 1 . 8 V , 2 . 5 V , 3 . 3 V 의 4 가지 전원 을 사용 하 는 디바이스 가 서 스펜 드 모드 로 진입 하 면 , 상기 CPU ( 10 ) 내부 의 전원 관리 로직 ( 20 ) 은 상기 메모리 ( 30 ) 로 인가 되 는 전원 을 제외 하 고 다른 주변기기 로 인가 되 는 전원 라인 ( 도 4 에서 음영 처리 된 라인 ) 을 차단 한다 . 도 4 와 같이 , 메모리 ( 30 ) 에 인가 되 는 전원 1 . 8 V 에 대한 2 ㎃ 의 전류 는 계속 소모 되 고 있 지만 , 다른 전원 소스 인 3 ㎃( 1 . 2 V ) , 4 ㎃( 2 . 5 V ) , 1 ㎃( 3 . 3 V ) 의 전류 소모 는 차단 된다 . 따라서 , 종래 기술 에서 는 전체 누설 전류 는 ' 3 ㎃ + 2 ㎃ + 4 ㎃ + 1 ㎃' 로서 10 ㎃, 즉 10000 ㎂ 의 전류 가 소모 되 고 있 었 지만 , 본 실시 예 에 따르 면 , 메모리 ( 30 ) 에 인가 되 는 전류 인 2 ㎃ 만 이 소모 되 고 있 다 . 이 는 2000 ㎂ 로서 종래 보다 5 배 정도 의 대기 전류 소모 를 감소 시키 게 된다 . 이 와 같이 , 종래 서 스펜 드 모드 상태 에서 는 수 ㎃ 수준 의 대기 전류 가 소모 되 고 있 었 지만 , 본 발명 에서 와 같이 메모리 ( 30 ) 이외 에 인가 되 는 전원 은 모두 차단 시키 기 때문 에 그 대기 전류 를 수 백 ㎂ 수준 으로 줄일 수 있 는 것 이 다 .