상술 한 목적 을 달성 하 기 위하 여 본 발명 에 다른 실시 예 에 따른 리 세스 게이트 전극 형성 방법 에 의하 면 , 반도체 기판 에 액티브 영역 을 한정 하 기 위해 소자 분리 트렌치 및 상기 소자 분리 트렌치 내 를 채우 는 필드 산화 막 을 구비 하 는 필드 영역 을 형성 한다 . 상기 액티브 영역 내 에 상기 반도체 기판 을 식각 하 여 상기 액티브 영역 과 필드 영역 의 경계 부위 의 내벽 을 부분 적 으로 노출 하 는 게이트 리세 스 를 형성 한다 . 상기 게이트 리 세스 측벽 의 실리콘 펜스 를 일차 제거 하 기 위하 여 실리콘 이동 이 이루어지 는 온도 에서 수소 가스 를 이용 하 여 일차 열처리 한다 . 상기 게이트 리 세스 측벽 의 실리콘 펜스 를 이 차 제거 하 기 위하 여 실리콘 이동 이 이루어지 는 온도 에서 수소 및 염소 또는 실리콘 을 포함 하 는 가스 의 혼합 가스 를 이용 하 여 이 차 열처리 한다 . 상기 게이트 리 세스 내부 및 반도체 기판 상 에 리 세스 게이트 전극 을 형성 한다 .