도 1 , 도 2 a 및 도 2 b 를 참조 하 면 , 본 발명 의 실시 예 에 의한 반도체 메모리 소자 는 반도체 기판 ( 10 ) 의 상 에 제 1 핀 ( 11 a ) 및 제 2 핀 ( 11 b ) 을 포함 하 는 한 쌍 의 핀 들 ( 11 a , 11 b ) 이 형성 되 어 있 다 . 한 쌍 의 핀 들 ( 11 a , 11 b ) 의 외측 부 하단 , 즉 제 1 핀 ( 11 a ) 의 좌측 및 제 2 핀 ( 11 b ) 의 우측 하단 의 기판 ( 10 ) 상 에 는 제 1 절연 층 ( 12 ) 이 형성 되 어 있 으며 , 한 쌍 의 핀 들 ( 11 a , 11 b ) 사이 및 그 상부 에 는 제 2 절연 층 ( 13 ) 이 형성 되 어 있 다 . 한 쌍 의 핀 들 ( 11 a , 11 b ) , 제 1 절연 층 ( 12 ) 및 제 2 절연 층 ( 13 ) 의 노출 된 부위 에 는 스토리지 노드 ( 16 ) 및 게이트 전극 ( 17 ) 이 순차 적 으로 형성 되 어 있 다 .