본 발명 의 핵심 기술 요지 를 살펴보 면 , 반도체 기판 상 에 절 연막 ( 201 ) 을 증착 하 고 , 도시 되 지 않 은 감광막 ( Photo Resist , PR ) 패턴 을 형성 하 고 , 금속 배선 또는 비아 ( via ) 형성 을 위해 PR 패턴 을 마스크 로 절 연막 ( 101 ) 을 패 터닝 한다 . 그 다음 패 터닝 된 절 연막 ( 101 ) 상 에 베리 어 메탈 ( 203 ) 을 증착 하 고 , 증착 된 베리어 메탈 ( 203 ) 상부 에 배선 을 위한 금속 ( 205 ) 을 형성 한다 .