상기 반도체 층 ( 112 ) 을 포함 하 는 상기 게이트 절 연막 ( 105 ) 상 에 도전 막 을 형성 한 뒤 , 패 터닝 하 여 상기 반도체 층 ( 112 ) 의 양 단부 상 에 각각 위치 하 는 소스 / 드레 인 전극 ( 122 a , 122 b ) 과 , 상기 게이트 배선 ( 110 ) 과 교차 되 는 데이터 배선 과 , 상기 게이트 배선 과 전기 적 으로 연결 된 제 2 게이트 패드 라인 ( 150 b ) 을 형성 한다 . 여기 서 , 도전 막 은 Cr , Mo , Al 중 적어도 하나 를 포함 하 여 형성 할 수 있 다 .