한편 , 전술 한 실시 예 에 따른 유기 박막 트랜지스터 에서 설명 한 바 와 같이 유기 박막 트랜지스터 에서 의 기생 커패시턴스 를 줄이 려면 소스 전극 및 드레 인 전극 과 게이트 전극 사이 에 개재 되 는 절 연막 의 유전율 값 이 작 아야 한다 . 따라서 , 도 2 에 도시 된 바 와 같이 커패시터 ( 30 ) 의 양 전극 들 ( 31 , 32 ) 사이 에 개재 된 절 연막 ( 27 ) 이 유기 박막 트랜지스터 ( 20 ) 의 게이트 절 연막 ( 27 ) 인 종래 의 어레이 형태 에서 는 커패시터 ( 30 ) 의 커패시턴스 를 높이 면서 도 유기 박막 트랜지스터 ( 20 ) 에서 의 기생 커패시턴스 를 낮추 는 것 은 불 가능 하 였 다 .