로우 라인 들 ( 705 - a , 705 - b , 705 - c , 710 - a , 710 - b ) 은 메모리 타일 들 ( 700 ) 사이 의 경계 들 에 걸쳐 이어질 수 있 다 . 예 를 들 어 , 종단 ( 715 ) 은 로우 라인 ( 705 - c ) 이 도 7 에 나타난 특정 메모리 타일 ( 700 ) 을 너머 연장 된다는 것 을 보일 수 있 다 . 일부 예 에서 , 로우 라인 들 ( 705 - a , 705 - b , 705 - c , 710 - a , 710 - b ) 은 기판 레이어 ( 505 ) 위 에 로우 라인 들 을 가로놓 음 으로써 형성 될 수 있 다 . 일부 예 에서 , 추가 유형 들 의 로우 라인 들 이 메모리 소자 ( 400 ) 의 부분 인 메모리 셀 들 의 별개 의 덱 들 ( 515 ) 의 수 에 적어도 부분 적 으로 기초 하 여 있 을 수 있 다 . 로우 라인 들 ( 705 - a , 705 - b , 705 - c , 710 - a , 710 - b ) 은 메모리 타일 ( 700 ) 에서 의 다양 한 위치 에 위치 될 수 있 다 . 로우 라인 들 ( 705 - a , 705 - b , 705 - c , 710 - a , 710 - b ) 은 임의 의 수 의 형상 및 크기 일 수 있 다 . 도 7 에 도시 된 위치 들 및 크기 들 은 단지 예시 적 인 것 이 며 제한 적 이 지 않 다 . 경우 에 따라 , 로우 라인 들 의 서브 세트 는 공통 길이 보다 더 짧 은 길이 를 가질 수 있 다 . 예 를 들 어 , 일부 로우 라인 이 메모리 소자 ( 400 ) 의 메모리 부분 ( 410 ) 의 모서리 에 도달 하 기 때문 에 로우 라인 들 이 일찍 종결 될 수 있 다 . 일부 예 에서 , 로우 라인 들 ( 705 - a , 705 - b , 705 - c , 710 - a , 710 - b ) 은 경계 타일 들 ( 435 ) 위 에 위치 될 수 있 다 .