" 셀 당 1 비트 를 갖 는 3 차원 수직 NAND 스트링 들 을 포함 하 는 3 차원 메모리 디바이스 가 T . Endoh 등 에 의한 다음 제목 의 논문 에 개시 되 어 있 다 : "" Novel Ultra High Density Memory With A Stacked - Surrounding Gate Transistor ( S - SGT ) Structured Cell """, IEDM Proc . ( 2001 ) 33 - 36 . 수직 NAND 스트링 들 에서 메모리 셀 들 의 기록 , 판독 , 및 소거 동작 들 을 수행 하 기 위한 지원 회로 부 는 전형 적 으로 3 차원 메모리 디바이스 와 동일 한 기판 상 에 형성 된 상보 형 금속 산화물 반도체 ( CMOS ) 디바이스 들 에 의해 제공 된다 .