상기 제 2 코프로세서 인터페이스 신호 집합 은 상기 선택 된 하나 의 코프로세서 가 상기 코프로세서 데이터 처리 명령 을 수신 할 수 있 는지 여부 를 나타내 는 코프로세서 명령 가능 신호 ( CPI _ READY ) 를 포함 한다 . 코프로세서 들 ( 212 , 213 ) 각각 에서 출력 되 는 코프로세서 명령 가능 신호 ( CPI _ READY ) 는 코프로세서 명령 인덱스 신호 ( CPI _ NUM ) 를 선택 신호 로서 수신 하 는 제 1 먹스 ( 221 ) 에 의하 여 코프로세서 명령 인덱스 신호 ( CPI _ NUM ) 에 포함 된 인덱스 가 지시 하 는 코프로세서 에서 출력 되 는 코프로세서 명령 가능 신호 ( CPI _ READY ) 로 선택 된다 . 이 에 따라 , 메인 프로세서 ( 211 ) 는 코프로세서 명령 인덱스 신호 ( CPI _ NUM ) 에 따라 선택 된 코프로세서 에서 송신 하 는 코프로세서 명령 가능 신호 ( CPI _ READY ) 를 수신 한다 . 실시 예 에 따라 , 상기 제 2 코프로세서 인터페이스 신호 집합 은 코프로세서 들 ( 212 , 213 ) 에서 예외 상황 이 발생 하 였 음 을 알리 는 코프로세서 예외 발생 신호 ( CP _ EXC ) 를 더 포함 할 수 있 다 . 메인 프로세서 ( 211 ) 는 코프로세서 예외 발생 신호 ( CP _ EXC ) 를 수신 하 여 상기 예외 상황 에 따른 처리 를 수행 할 수 있 다 .