상기 제 1 동박 더미 패턴 ( 161 ) 과 제 2 동박 더미 패턴 ( 162 ) 은 상기 반도체 패키지 회로 기판 의 제조 공정 에서 에칭 부족 등 과 같 은 회로 미성 형 에 대한 평가 를 하 기 위하 여 구현 되 는 것 으로 , 그 동박 패턴 의 직진 성 에 따라 상기 회로 의 미성 형 에 대한 판단 을 용이 하 게 할 수 있 도록 서로 엇갈리 도록 배치 하 는 것 이 바람직 하 다 .