도 5 는 이하 에서 기본 전압 버퍼 로서 지칭 될 전압 버퍼 ( VBF ) 의 기본 구현 을 나타낸다 . 이 기본 전압 버퍼 는 예 를 들 어 전계 효과 유형 일 수 있 는 8 개 의 트랜지스터 ( M 101 - M 108 ) 를 포함 한다 . 트랜지스터 ( M 101 ) 및 트랜지스터 ( M 102 ) 는 선택 된 제어 전류 ( ISEL ) 를 꼬리 전류 로서 수신 하 는 차동 쌍 을 구성 한다 . 트랜지스터 ( M 102 ) 의 게이트 는 내부 기준 전압 ( VRI ) 을 수신 한다 . 트랜지스터 ( M 101 ) 의 게이트 는 인가 기준 전압 ( VRO ) 이 존재 하 는 기본 전압 버퍼 의 출력 에 결합 된다 . 서로 결합 되 어 있 는 트랜지스터 ( M 106 ) 및 트랜지스터 ( M 108 ) 의 각 드레 인 은 이 출력 을 구성 한다 . 트랜지스터 ( M 101 , M 102 ) 는 그 크기 가 동일 하 다 . 이 들 사항 은 트랜지스터 ( M 103 , M 104 ) , 트랜지스터 ( M 105 , M 106 ) 및 트랜지스터 ( M 107 , M 108 ) 에 도 적용 된다 .