도 6 a 에 도시 된 바 와 같이 , 구동 박막 트랜지스터 로 사용 되 는 제 2 박막 트랜지스터 ( 320 ) 의 제 2 액티브 층 ( 321 ) 만 을 노출 하 도록 제 1 게이트 절연 층 ( 112 ) 및 제 1 층간 절연 층 ( 113 ) 을 식각 하 여 제 2 소스 컨 택 홀 ( CHb ) 및 제 2 드레 인 컨 택 홀 ( CHa ) 을 형성 할 수 있 다 . 그리고 , 제 2 소스 컨 택 홀 ( CHb ) 및 제 2 드레 인 컨 택 홀 ( CHa ) 에 의해 노출 된 제 2 액티브 층 ( 321 ) 의 제 2 소스 영역 ( 321 b ) 및 제 2 드레 인 영역 ( 321 c ) 은 열처리 공정 을 통하 여 수소 가 제거 될 수 있 다 . 액티브 층 이 동일 한 폴리 실리콘 물질 로 이루어진 제 1 박막 트랜지스터 ( 310 ) 과 제 2 박막 트랜지스터 ( 320 ) 중 에서 구동 박막 트랜지스터 로 사용 되 는 제 2 박막 트랜지스터 ( 320 ) 의 제 2 액티브 층 ( 321 ) 만 을 선택 적 으로 열처리 를 진행 하 여 , 구동 박막 트랜지스터 로 사용 되 는 제 2 박막 트랜지스터 ( 320 ) 소자 만 을 문턱 전압 이하 에서 의 특성 값 ( s - factor ) 을 높일 수 있 다 .