이어서 , 도 1 f 에 도시 된 바 와 같이 전면 식각 을 실시 하 여 제 1 폴리 실리콘 막 ( 50 ) 상측 영역 에 마련 된 산화 막 ( 65 ) 을 제거 하 여 게이트 트래 치 ( 30 ) 측벽 의 제 1 게이트 절 연막 ( 40 ) 상측 에 제 2 게이트 절 연막 ( 70 ) 을 형성 한다 . 산화 막 ( 65 ) 의 제거 는 HF 또는 BOE 를 이용 하 여 제거 한다 . 물론 건식 식각 공정 을 통해 산화 막 ( 65 ) 의 일부 를 제거 할 수 도 있 다 . 이 를 통해 게이트 트랜 치 ( 30 ) 의 측면 에 마련 되 는 정 션 부 인접 영역 의 게이트 절 연막 의 두께 를 다른 영역 의 게이트 절 연막 보다 더 두껍 게 할 수 있 다 . 이 와 같이 정 션 부 인접 영역 의 게이트 절 연막 의 두께 를 다른 영역 에 비하 여 더욱 두껍 게 형성 함 으로 인해 리 세스 게이트 전극 을 갖 는 소자 의 정 션 부 와 게 이트 전극 의 중첩 영역 에서 발생 하 는 전기장 의 영향 을 줄여 GIDL 누설 전류 를 최소 화 할 수 있 다 . 또한 , 정 션 부 와 게이트 전극 사이 의 절 연막 두께 를 두껍 게 하 여 기생 커패시터 의 커패시턴스 를 감소 시켜 소자 의 신뢰 성 의 증대 는 물론 사용 수명 을 증대 시킬 수 있 다 .