도 14 는 본 발명 의 또 다른 실시 예 에 따른 메모리 장치 의 블록 도 를 예시 적 으로 도시 한다 . 메모리 장치 ( 300 ) 는 레이어 ( L 1 ) 및 레이어 ( L 1 ) 상 에 위치 하 거나 , 배치 하 거나 , 또는 적층 된 레이어 ( L 2 ) 를 포함 할 수 있 다 . 레이어 들 ( L 1 , L 2 ) 의 상하 관계 는 바뀔 수 도 있 다 . 레이어 ( L 2 ) 에 는 도 1 내지 도 14 에서 전술 한 메모리 셀 들 ( MC ) 이 배치 될 수 있 다 . 레이어 ( L 2 ) 에 배치 된 메모리 셀 들 ( MC ) 은 뱅크 ( 310 ) 를 구성 할 수 있 다 . 뱅크 ( 310 ) 는 다수 의 베 이 들 ( 311 ) 을 포함 할 수 있 다 . 베이 ( 311 ) 는 도 14 의 베이 ( 410 ) 에 해당 하 고 워드 라인 ( WL ) 과 비트 라인 ( BL ) 에 연결 된 메모리 셀 ( MC ) 을 포함 할 수 있 다 . 메모리 셀 ( MC ) 의 개수 , 베이 ( 311 ) 의 개수 , 및 뱅크 ( 310 ) 의 개수 는 모두 예시 적 인 것 에 불과 하 다 .