기간 t 1 내 에 있 어서 , 우선 , 제 x 의 어드레스 신호 ( ASx ) 의 전위 가 하이 레벨 의 전위 로 상승 한다 . 이때 , 제 1 래치 신호 ( LAT 1 ) 의 전위 및 제 2 래치 신호 ( LAT 2 ) 의 전위 는 함께 로우 레벨 의 전위 이 다 . 그 로 인해 , 제 x 의 로우 어드레스 신호 래치 ( 210 _ x ) 가 갖 는 트랜지스터 ( 213 ) 및 제 x 의 컬럼 어드레스 신호 래치 ( 220 _ x ) 가 갖 는 트랜지스터 ( 213 ) 는 오프 상태 이 다 . 계속 해서 , 제 1 래치 신호 ( LAT 1 ) 의 전위 가 하이 레벨 의 전위 로 상승 한다 . 그 로 인해 , 제 x 의 로우 어드레스 신호 래치 ( 210 _ x ) 가 갖 는 트랜지스터 ( 213 ) 가 온 상태 가 된다 . 이 에 따라 , 제 x 의 로우 어드레스 신호 래치 ( 210 _ x ) 의 출력 신호 ( 210 _ x Out ) 는 하이 레벨 의 전위 ( 신호 「 1 」 ) 가 된다 . 계속 해서 , 제 1 래치 신호 ( LAT 1 ) 의 전위 가 로우 레벨 의 전위 로 하강 한다 . 그 로 인해 , 제 x 의 로우 어드레스 신호 래치 ( 210 _ x ) 가 갖 는 트랜지스터 ( 213 ) 가 오프 상태 가 된다 . 그 로 인해 , 트랜지스터 ( 213 ) 의 소스 및 드레 인 의 다른 쪽 및 용량 소자 의 한쪽 의 전극 이 전기 적 으로 접속 된 노드 가 부유 상태 가 된다 . 여기 서 , 트랜지스터 ( 213 ) 는 채널 영역 이 산화물 반도체 ( OS ) 에 의해 형성 되 는 오프 전류 값 이 낮 은 트랜지스터 이 기 때문 에 , 당해 노드 의 전위 를 일정 값 또는 거의 일정 값 으로 유지 하 는 것 이 가능 하 다 . 이 에 따라 , 제 x 의 로우 어드레스 신호 래치 ( 210 _ x ) 의 출력 신호 ( 210 _ x Out ) 는 하이 레벨 의 전위 ( 신호 「 1 」 ) 를 유지 한다 . 또한 , 당해 동작 ( 제 1 래치 신호 ( LAT 1 ) 의 하강 에 따른 동작 ) 이 제 x 의 로우 어드레스 신호 래치 ( 210 _ x ) 에 있 어서 의 로우 어드레스 신호 의 저장 에 상당 한다 .