본 발명 의 플래시 메모리 장치 ( 100 ) 는 다수 의 플래시 메모리 유닛 들 ( 120 , 130 , 140 , 150 ) 각각 에 대하 여 실시간 으로 읽 기 제어 신호 nRE 의 타이밍 을 조정 함 으로써 , 높 은 시스템 클럭 환경 에서 도 오류 없이 데이터 를 송수신 할 수 있 다 . 또한 , 플래시 메모리 장치 ( 100 ) 는 도 1 의 실시 예 보다 많 은 수 의 플래시 메모리 유닛 들 ( 도시 되 지 않 음 ) 을 포함 하 는 플래시 메모리 시스템 에서 도 데이터 의 오류 없이 데이터 의 스루풋 을 높일 수 있 다 .