전자 디바이스 의 전극 이나 배선 등 은 일반 적 으로 진공 증착 법 , 스퍼터링 법 및 CVD 법 등 의 진공 성막 기술 을 이용 하 여 도전 막 을 형성 하 여 , 이 도전 막 에 대해 포토 리소그래피 와 에칭 을 실시 함 으로써 형성 하 고 있 다 . 그러나 , 진공 성막 기술 에 의해 형성 한 막 성형 은 막 의 형성 시간 등 의 처리 량 이 낮 아 , 막 형성 에 시간 을 필요 로 하 게 된다 . 또한 , 이 와 같 은 진공 성막 기술 을 이용 하 는 성막 장치 는 고가 이 므로 , 막 형성 및 장치 등 의 비용 이 높 아 진다 .