도 9 에 도시 된 바 와 같이 , 3 D 메모리 장치 ( 900 ) 는 WL 방향 을 따라 각각 에 대해 이격 된 복수 의 채널 홀 ( 904 a - 904 j ) 을 포함 한다 . 복수 의 비트 라인 ( BL ) ( 902 a - 902 j ) 은 각각 복수 의 채널 홀 ( 904 a - 904 j ) 의 상단 에 각각 접속 되 어 복수 의 메모리 스트링 을 형성 한다 . 도 9 에 도시 된 바 와 같이 , 각 비트 라인 ( 902 a - 902 j ) 은 개별 채널 홀 ( 904 a - 904 j ) 에 각각 접속 될 수 있 다 . 예 를 들 어 , 제 1 비트 라인 ( 902 a ) 은 채널 홀 ( 904 a ) 에 접속 될 수 있 고 , 제 2 비트 라인 ( 902 b ) 은 채널 홀 ( 904 b ) 에 접속 될 수 있 는 등등 이 다 . 3 D 메모리 장치 ( 900 ) 에서 는 상단 선택 게이트 ( TSG ) 컷 이 생략 되 며 , 모든 채널 홀 ( 904 a - 904 j ) 은 단일 페이지 판독 으로 판독 될 수 있 다 . 일부 실시 예 에서 , 채널 홀 ( 904 a - 904 j ) 은 각각 복수 의 수직 메모리 스트링 일 수 있 다 . 일부 실시 예 에서 , 채널 홀 ( 904 a - 904 j ) 은 각각 복수 의 메모리 셀 의 수직 메모리 스트링 일 수 있 다 .