유전체 저 굴절 률 층 이 p - 콘택트 ( 24 ) 의 형성 전 에 p - 타입 영역 ( 20 ) 의 표면 위 에 증착 되 고 패 터닝 될 수 있 다 . 반도체 저 굴절 률 층 이 p - 타입 영역 ( 20 ) 의 표면 위 에 성장 되 거나 증착 될 수 있 다 . 반도체 구조 에서 p - 콘택트 ( 24 ) 가 p - 타입 영역 ( 20 ) 과 직접 접촉 하 는 , 저 굴절 률 재료 의 영역 들 사이 의 간극 들 ( 38 ) 에 전류 가 주입 된다 . 간극 들 ( 38 ) 은 충분히 크 고 서로 충분히 가까이 간격 을 두 고 있 어 p - 타입 영역 ( 20 ) 에서 p - 콘택트 ( 24 ) 와 접촉 하 는 영역 들 로부터 저 굴절 률 재료 ( 36 ) 에 의해 p - 콘택트 로부터 보호 된 영역 들 로 전류 가 확산 한다 . p - 타입 GaN 에서 전류 를 확산 시키 는 것 은 그것 의 저항률 이 높 기 때문 에 ( ~ 1 Ω - cm ) 어렵 다 . 콘택트 가 유효 하 기 위해서 는 , 간극 들 은 비 전도 성 저 굴절 률 층 아래 에서 전류 가 확산 할 수 있 도록 서로 충분히 가까울 필요 가 있 다 . Ⅲ - 질화물 LED 들 내 의 p - 타입 GaN 층 들 은 얇 은 ( 예 를 들 면 , 0 . 5 ㎛ 보다 작 은 ) 경향 이 있 고 , 이것 도 그 층 의 전류 확산 능력 을 제한 한다 . 일부 실시 예 들 에서 , 간극 들 ( 38 ) 은 폭 이 적어도 100 nm 이 고 일부 장치 들 에서 는 2 ㎛ 보다 작 게 떨어져 , 일부 장치 들 에서 는 0 . 5 ㎛ 보다 작 게 떨어져 간격 을 둘 수 있 다 . 일반 적 으로 간극 들 의 면적 대 총 콘택트 면적 의 비율 은 높 은 반사 율 을 위해 낮 게 유지 되 지만 , 효율 적 인 전류 확산 을 제공 하 기 에 족할 만큼 높 다 . 일부 실시 예 들 에서 , 저 굴절 률 층 은 p - 타입 영역 의 표면 의 총 면적 의 50 % 이상 을 커버 한다 . 저 굴절 률 층 내 의 개구 들 ( 38 ) 은 , 예 를 들 면 , 임 프린팅 ( imprinting ) , 홀로 그래피 , 또는 스 테퍼 / 스캐너 리소그래피 기법 들 에 의해 형성 될 수 있 다 .