도 1 g 를 참조 하 면 , 콘 택 홀 ( 125 ) 이 채워 지 도록 반도체 기판 ( 100 ) 상부 에 제 2 도 전막 ( 126 ) 을 형성 한 후 하드 마스크 막 ( 118 ) 상부 가 노출 될 때 까지 화학 적 기계 적 연마 ( Chemical Mechanical Polishing ; CMP ) 공정 을 실시 하 여 콘 택 플러그 ( 128 ) 를 형성 한다 . 이때 , 제 2 도 전막 ( 126 ) 은 폴리 실리콘 막 으로 형성 한다 . 콘 택 플러그 ( 128 ) 는 하부 영역 에 형성 된 금속 막 ( 116 ) 과 상부 영역 에 형성 된 제 2 도 전막 ( 126 ) 으로 구성 된다 . 이렇게 콘 택 플러그 ( 128 ) 형성 공정 을 2 단계 로 나누 어 실시 함 으로써 콘 택 플러그 ( 128 ) 의 에스 펙 트 비 ( aspect ratio ) 증가 로 인하 여 발생 되 는 콘 택 플러그 ( 128 ) 불량 문제 를 방지 할 수 있 다 . 또한 , 콘 택 플러그 ( 128 ) 하부 영역 을 금속 막 ( 116 ) 으로 채움 으로써 셀 의 문턱 전압 ( Threshold Voltage ; Vt ) 상승 의 원인 이 되 는 콘 택 플러그 ( 128 ) 의 저항 을 감소 시킬 수 있 다 .