최근 , 고집 적 반도체 소자 의 디자인 룰 이 100 nm 급 이하 로 급격히 감소 함 에 따라 그 에 대응 하 여 트랜지스터 의 채널 길이 ( Length ) 와 폭 ( Width ) 이 감소 되 었 으며 , 접합 영역 으로 의 도핑 농도 는 증가 하 여 전계 ( Electric Field ) 증가 에 따른 접합 누설 전류 가 증가 하 게 되 었 다 . 이 에 따라 , 게이트 의 제어 능력 이 저하 되 어 문턱 전압 ( Threshold Voltage : Vt ) 이 급격 하 게 감소 하 는 단채 널 효과 ( Short Channel Effect ) 가 유발 되 고 , 전계 ( Electric field ) 증가 에 따라 접합 누설 전류 가 증가 하 여 리프 레 쉬 특성 이 열화 되 는 등 소자 특성 의 저하 가 야기 된다 .