따라서 , 본 발명 은 상기 한 종래 기술 의 문제점 을 해결 하 기 위해 제안 된 것 으로서 , 게이트 전극 과 드레 인 정 션 간 의 전기장 이 중첩 되 는 영역 의 게이트 절 연막 의 두께 를 다른 영역 에 비하 여 더욱 두껍 게 형성 하 여 전기장 을 감소 를 시켜 GIDL 누설 전류 의 방지 는 물론 기생 커패시터 를 줄일 수 있 는 반도체 소자 의 제조 방법 을 제공 하 는데 그 목적 이 있 다 .