도 7 은 종래 의 전압 폴 로워 회로 의 구성 을 나타내 는 회로도 이 다 . 도 7 을 참조 하 면 , PMOS 부하 트랜지스터 들 ( P 1 , P 2 ) 의 소스 ( Source ) 는 모두 전원 ( VDD ) 에 접속 된다 . 그리고 PMOS 부하 트랜지스터 ( P 1 ) 의 드레 인 ( Drain ) 이 NMOS 구동 트랜지스터 ( N 1 ) 의 드레 인 ( Drain ) 과 PMOS 부하 트랜지스터 들 ( P 1 , P 2 ) 의 게이트 ( Gate ) 에 접속 된다 . NMOS 구동 트랜지스터 ( N 1 ) 의 게이트 ( Gate ) 에 는 입력단 ( Vin ) 이 접속 된다 . PMOS 부하 트랜지스터 ( P 2 ) 의 드레 인 ( Drain ) 은 NMOS 구동 트랜지스터 ( N 2 ) 의 드레 인 ( Drain ) 에 접속 된다 . NMOS 구동 트랜지스터 ( N 2 ) 의 게이트 ( Gate ) 는 PMOS 부하 트랜지스터 ( P 2 ) 의 드레 인 ( Drain ) 및 출력 단 ( Vout ) 에 접속 된다 . 그리고 NMOS 구동 트랜지스터 들 ( N 1 , N 2 ) 의 소스 ( Source ) 는 정전 류 원 ( Current source ) 의 일단 에 접속 된다 . 정전 류 원 ( Current source ) 의 타단 은 접지 ( GND ) 에 접속 된다 .