도시 된 바 와 같이 , 비트 라인 콘 택 플러그 영역 을 가지 며 , 게이트 ( 210 ) 들 이 구비 된 반도체 기판 ( 200 ) 상 에 상기 게이트 ( 210 ) 들 을 덮 도록 제 1 층간 절 연막 ( 214 ) 이 형성 된다 . 상기 게이트 ( 210 ) 는 게이트 절 연막 ( 204 ) 과 게이트 도전 막 ( 206 ) 및 게이트 하드 마스크 막 ( 208 ) 으로 이루어지 며 , 상기 게이트 ( 210 ) 의 양측 벽 에 는 게이트 스 페이서 막 ( 212 ) 이 형성 된다 .