도 2 에 도시 된 바 와 같이 , 리세 스 된 표면 ( 27 A , 27 B ) ) 이 형성 되 는 표면 을 갖 는 기판 ( 21 ) , 기판 ( 21 ) 상 에 게이트 절 연막 ( 22 ) , 게이트 전극 ( 23 ) 및 게이트 하드 마스크 층 ( 24 ) 의 순서 로 적층 되 어 형성 된 게이트 패턴 , 게이트 패턴 양측 의 산화 막 ( 25 ) 및 질화 막 ( 26 ) 이중 구조 로 형성 된 게이트 스 페이서 , 게이트 패턴 양측 의 리세 스 된 표면 ( 27 A , 27 B ) 상 에 소스 영역 과 드레 인 영역 이 형성 된다 . 여기 서 , 소스 영역 과 드레 인 영역 은 에피 탁 셜 층 적층 구조 를 포함 하 는데 , 에피 탁 셜 층 적층 구조 는 에피 탁 셜 실리콘 층 ( 28 ) 과 에피 탁 셜 실리콘 저마늄 층 ( 29 ) 이 다 . 그리고 , 기판 ( 21 ) 상 에 층간 절 연막 ( 30 ) 이 형성 되 고 층간 절 연막 ( 30 ) 을 관통 하 는 콘 택 홀 내 에 에피 탁 셜 실리콘 저마늄 층 ( 29 ) 에 연결 되 는 콘 택 플러그 ( 31 ) 가 형성 되 어 있 다 .