다 이 는 반복 메모리 패턴 과 달리 로직 패턴 을 포함 할 수 있 지만 , 다 이 는 서로 동일 하 게 설계 된다 . 따라서 , " 두 레티 클 중 하나 로부터 특정 다이 의 각각 의 다이 부분 ( "" 패치 "" 로 지칭 됨 ) 은 두 레티 클 각각 의 다른 다이 각각 으로부터 의 적어도 하나 의 다른 패치 와 동일 할 것 으로 예상 된다 . 동일 하 게 설계 된 "," 동일 하 거나 상이 한 레티 클 내 의 상이 한 다이 로부터 의 상이 한 패치 는 본 명세서 에서 "" 다이 - 등가 ( die - equivalent ) "" 로 지칭 된다 . 예 를 들 어 ", 레티 클 ( 500 ) 의 다이 ( 502 b ) 의 패치 ( 504 b ) 는 레티 클 ( 500 ) 로부터 의 다른 다이 ( 예 를 들 어 , 502 a , 502 c , 502 d , 502 e , 및 502 f ) 에서 다이 - 등 가 패치 ( 504 a , 504 c , 504 d , 504 e 및 504 f ) 를 가지 며 , 레티 클 ( 520 ) 로부터 의 다른 다이 ( 예 를 들 어 , 522 a , 522 c , 522 d , 522 e , 및 522 f ) 에서 다이 - 등 가 패치 ( 524 a , 524 b , 524 c , 524 d , 524 e , 524 f ) 를 가진다 .