제 2 TFT ( T 2 ) 가 N 타입 MOS - FET 로 구현 되 고 그 게이트 전압 이 문턱 전압 이상 의 정극성 전압 이 지속 적 으로 공급 되 면 도 3 의 화살표 와 같이 문턱 전압 이 더 높 은 전압 쪽 으로 쉬프 트 된다 . 즉 , 제 2 TFT ( T 2 ) 는 포 지트 브 스트레스 ( Positive stress ) 에 의해 문턱 전압 이 쉬프 트 되 는 것 이 다 . 회복 회로 ( 42 ) 는 비 스캔 기간 동안 제 2 TFT ( T 2 ) 의 게이트 전극 에 접속 된 제 2 노드 ( n 2 ) 에 제 2 TFT 의 문턱 전압 보다 낮 은 로우 논리 전압 을 공급 하 여 즉 , 네 가티 브 바이어스 전압 을 제 2 TFT ( T 2 ) 의 게이트 전극 에 인가 하 여 제 2 TFT ( T 2 ) 의 게이트 - 소스 간 전압 이 마이너스 값 이 되 도록 함 으로써 제 2 TFT ( T 2 ) 의 문턱 전압 특성 을 도 9 와 같이 회복 시킨다 .