반도체 소자 의 동작 시 , 핀 들 ( 11 a , 11 b ) 의 폭 이 얇 을수록 공핍 영역 은 제한 될 수 있 다 . 따라서 , 핀 들 ( 11 a , 11 b ) 이 반도체 기판 ( 10 ) 에 연결 되 어 있 음 에 도 불구 하 고 , 반도체 기판 ( 10 ) 은 SOI 구조 와 유사 한 즉 , SOI - 유사 구조 가 된다 . 이 에 따라 , 공핍 영역 의 확장 에 의해서 발생 할 수 있 는 오프 - 전류 , 접합 누설 전류 , 접합 커패시턴스 가 감소 될 수 있 다 . 접합 누설 전류 의 감소 는 반도체 소자 , 예컨대 메모리 소자 의 센싱 마진 을 개선 시킬 수 있 고 파워 소비 를 감소 시킬 수 있 다 . 또한 , 반도체 소자 의 집적도 가 높 아 질수록 문제 가 될 수 있 는 단채 널 효과 ( short channel effect ) 도 억제 될 수 있 다 . 그러나 , 반도체 기판 ( 10 ) 에 전압 을 인가 함 으로써 핀 들 ( 11 a , 11 b ) 에 바디 - 바이어스 를 인가 할 수 있 는 장점 은 유지 된다 . 이 에 따라 , 반도체 소자 , 예컨대 CMOS 핀 - 펫 의 문턱 전압 을 용이 하 게 조절 할 수 있 다 . 예 를 들 어 , NMOS 핀 - 펫 과 PMOS 핀 - 펫 의 바디 - 바이어스 를 조절 하 여 두 핀 - 펫 들 의 문턱 전압 을 비슷 하 게 조절 할 수 있 다 .