또한 , 본 발명 의 일 형태 는 , m×n 개 의 메모리 셀 로 이루어지 는 메모리 셀 어레이 와 , 판독 회로 를 갖 는 제 1 구동 회로 와 , 제 2 구동 회로 를 갖 고 , 메모리 셀 의 하나 는 , 제 1 게이트 전극 , 제 1 소스 전극 , 제 1 드레 인 전극 및 제 1 채널 형성 영역 을 포함 하 는 제 1 트랜지스터 와 , 제 2 게이트 전극 , 제 2 소스 전극 , 제 2 드레 인 전극 , 및 제 2 채널 형성 영역 을 포함 하 는 제 2 트랜지스터 와 , 용량 소자 를 갖 고 , 제 1 채널 형성 영역 은 , 제 2 채널 형성 영역 과 는 다른 반도체 재료 를 포함 하 여 구성 되 고 , 판독 회로 는 , 부하 와 , 클록 드 인버터 와 , 제 3 게이트 전극 , 제 3 소스 전극 , 제 3 드레 인 전극 , 및 제 3 채널 형성 영역 을 포함 하 는 제 3 트랜지스터 를 갖 고 , 클록 드 인버터 의 출력 단자 는 , 제 3 트랜지스터 의 제 3 소스 전극 또는 제 3 드레 인 전극 과 접속 되 는 반도체 장치 이 다 .