화소 회로 ( 144 ) 는 해당 화소 ( PXL ) 의 스캔 라인 ( Si ) 및 데이터 라인 ( Dj ) 에 접속 될 수 있 다 . 일 예 로 , 화소 ( PXL ) 가 표시 영역 ( DA ) 의 i ( i 는 자연수 ) 번 째 행 및 j ( j 는 자연수 ) 번 째 열 에 배치 되 었 다고 할 때 , 상기 화소 ( PXL ) 의 화소 회로 ( 144 ) 는 표시 영역 ( DA ) 의 i 번 째 스캔 라인 ( Si ) 및 j 번 째 데이터 라인 ( Dj ) 에 접속 될 수 있 다 . 실시 예 에 따라 , 화소 회로 ( 144 ) 는 도 3 a 및 도 3 b 에 도시 된 바 와 같이 제 1 및 제 2 트랜지스터 ( T 1 , T 2 ) 와 제 1 및 제 2 커패시터 ( C 1 , C 2 ) 를 포함 할 수 있 다 . 다만 , 화소 회로 ( 144 ) 의 구조 가 도 3 a 및 도 3 b 에 도시 된 실시 예 에 한정 되 지 는 않 는다 .