도 6 에 도시 된 실시 예 에서 는 4 뱅크 반도체 메모리 장치 의 경우 가 도시 되 어 있 고 , 이 경우 에 는 상기 두 개 의 뱅크 는 뱅크 0 , 3 이 된다 . 또한 , 상기 리 프레쉬 와 관련 있 는 신호 로 는 해당 뱅크 가 액티브 되 고 일정 시간 후 에 인 에 이 블 되 는 내부 로우 어드레스 스트로브 신호 ( IRAS < 0 : 3 >) 를 사용 하 고 있 다 .