상기 기술 적 과제 를 달성 하 기 위한 본 발명 의 몇몇 실시 예 에 따른 저항성 메모리 장치 는 , 복수 의 비트 라인 및 복수 의 워드 라인 과 연결 되 며 , 제 1 문턱 전압 을 갖 는 억세 스 소자 를 포함 하 는 저항성 메모리 셀 , 제 1 시점 부터 제 2 시점 까지 턴 온 되 어 , 저항성 메모리 셀 과 연결 된 로컬 워드 라인 노드 를 통해 , 워드 라인 을 프리 차지 전압 으로 프리 차지 하 는 로컬 워드 라인 트랜지스터 , 로컬 워드 라인 트랜지스터 와 글로벌 워드 라인 노드 를 공유 하 는 글로벌 워드 라인 트랜지스터 , 프리 차지 전압 을 생성 하 여 , 센싱 노드 를 통해 글로벌 워드 라인 트랜지스터 에 프리 차지 전압 을 공급 하 는 워드 라인 프리 차지 부 를 포함 하 되 , 제 2 시점 이후 에 , 글로벌 워드 라인 트랜지스터 가 글로벌 워드 라인 노드 의 전압 을 센싱 노드 에 전달 하 는 동안 , 로컬 워드 라인 트랜지스터 는 턴 오프 를 유지 한다 .