먼저 도 2 a 를 참조 하 면 , 반도체 기판 ( 200 ) 위 에 패드 산화 막 ( 202 ) 및 패드 질화 막 ( 204 ) 을 순차 적 으로 적층 하 고 , 상기 패드 질화 막 ( 204 ) 및 패드 산화 막 ( 202 ) 을 선택 적 으로 제거 하 여 반도체 기판 ( 200 ) 의 소자 분리 영역 을 노출 시킨다 . 여기 서 패드 산화 막 ( 202 ) 은 대략 50 - 150 Å 의 두께 로 형성 하 고 , 패드 질화 막 ( 204 ) 은 1000 - 1500 Å 의 두께 ( d 1 ) 를 갖 도록 형성 한다 . 이때 , 패드 산화 막 ( 202 ) 은 패드 질화 막 ( 204 ) 의 인력 에 의한 반도체 기판 ( 200 ) 의 스트레스 를 완화 하 는 역할 을 한다 . 패드 질화 막 ( 204 ) 은 종래 의 경우 에서 대략 600 Å 의 두께 를 갖 는 경우 와 비교 해 보 면 , 상대 적 으로 두꺼운 두께 ( d 1 ) 로 형성 하 며 , 이후 리세 스 채널 용 트렌치 를 위한 식각 공정 및 이 온주 입공 정시 배리 어막 역할 을 한다 .