도 1 은 본 발명 의 일 실시 예 에 따른 반도체 패키지 의 단면도 이 다 . 도 1 에 도시 된 것 과 같이 , 본 발명 의 일 실시 예 에 따른 반도체 패키지 는 상면 에 칩 단자 ( 202 ) 가 구비 된 반도체 칩 ( 200 ) 과 기판 단자 ( 106 ) 가 존재 하 는 일면 과 이 에 대향 하 는 타면 및 상기 칩 단자 에 대응 하 는 위치 의 비 아홀 ( V ) 을 포함 하 며 타 면 이 반도체 칩 의 상면 에 부착 되 는 기판 ( 100 ) 과 비 아홀 ( V ) 에 매립 되 어 칩 단자 ( 202 ) 와 기판 단자 ( 106 ) 를 전기 적 으로 연결 해 주 는 시드 금속 층 ( 112 ) 과 , 그리고 시드 금속 층 ( 112 ) 의 상부 에 적층 되 는 회로 층 ( 114 ) 을 포함 한다 .