도 8 은 2 개 의 메모리 어레이 들 ( 718 , 720 ) 을 포함 하 는 회로 ( 700 ) 의 블록 도 이 다 . 이중 행 디코더 들 ( 702 , 704 ) 은 어레이 를 위한 행 선택 라인 을 발생 하 며 , 각각 은 메모리 어레이 들 ( 718 , 720 ) 을 횡단 한다 . 이 실시 예 에서 , 워드 라인 드라이버 회로 들 ( 도시 되 지 않 음 ) 은 메모리 어레이 아래 공간 적 으로 분산 되 고 개개 의 메모리 어레이 블록 들 ( 이 들 중 2 개 가 706 , 708 로 표기 되 었 다 ) 의 양측 에서 하나 걸러 수직 접속 들 ( 이 들 중 하나 가 710 으로 표기 되 었 다 ) 에 의해 워드 라인 에 접속 한다 . 회 로 ( 700 ) 는 회로 의 상측 , 상측 중간 , 하측 중간 , 및 하측 에 각각 4 개 의 컬럼 디코더 와 , 비트 라인 과 I / O 회로 블록 들 ( 712 , 714 , 715 , 716 ) 을 더 포함 한다 . 추가 의 어 레이 들 이 더 포함 될 수 도 있 다 . 각각 의 메모리 어레이 블록 내 비트 라인 들 은 컬럼 에 관계 된 회로 의 피치 요건 들 을 완화 시키 기 위해서 2 : 1 로 인터 리빙 될 수 도 있 다 . 예 로서 , 비트 라인 ( 722 ) 은 상측 에 컬럼 회로 블록 ( 712 ) 에 연관 되 고 비트 라인 ( 724 ) 는 상측 중간 의 컬럼 회로 블록 ( 714 ) 에 연관 된다 .