상기 와 같 은 목적 을 달성 하 기 위한 본 발명 에 따른 반도체 소자 의 게이트 형성 방법 의 일 특징 은 , N - Gate 및 P - Gate 액티브 영역 이 형성 된 반도체 기판 상 에 게이트 산화 막 과 게이트 실리콘 막 을 차례 로 형성 하 는 단계 , 상기 게이트 실리콘 막 상 에 추가 증착 방지 막 을 형성 한 후 , 상기 N - Gate 및 P - Gate 영역 을 구분 하 는 감광막 패턴 을 형성 하 는 단계 , 상기 감광막 패턴 을 이용 하 여 상기 N - Gate 영역 의 추가 증착 방지 막 을 제거 하 는 단계 , 상기 추가 증착 방지 막 이 제거 된 N - Gate 영역 에 게이트 실리콘 을 추가 증착 하 는 단계 , 상기 P - Gate 영역 에 잔존 하 는 감광막 패턴 및 추가 증착 방지 막 을 제거 하 는 단계 , 및 상기 추가 증착 된 게이트 실리콘 을 포함 한 상기 게이트 실리콘 막 을 부분 식각 하 는 단계 를 포함 하 여 이루어지 는 것 이 다 .