메모리 트랜지스터 층 ( 30 ) 은 각각 의 백 게이트 도전 층 ( 22 ) 상 에 교대 로 적층 된 제 1 내지 제 4 워드 선간 절연 층 ( 31 a 내지 31 d ) 및 제 1 내지 제 4 워드 선 도전 층 ( 32 a 내지 32 d ) 을 갖 는다 . 또한 , 메모리 트랜지스터 층 ( 30 ) 은 제 4 워드 선 도전 층 ( 32 d ) 위 에 피착 된 제 1 분리 / 절연 층 ( 33 a ) 을 갖 는다 . 또한 , 메모리 트랜지스터 층 ( 30 ) 은 제 1 분리 / 절연 층 ( 33 a ) 상 에 교대 로 적층 된 제 5 내지 제 8 워드 선간 절연 층 ( 31 e 내지 31 h ) 및 제 5 내지 제 8 워드 선 도전 층 ( 32 e 내지 32 h ) 을 갖 는다 . 또한 , 메모리 트랜지스터 층 ( 30 ) 은 제 8 워드 선 도전 층 ( 32 h ) 위 에 순차 적 으로 피착 된 제 2 분리 / 절연 층 ( 33 b ) 및 메모리 보호 / 절연 층 ( 34 ) 을 갖 는다 .