이 이후 에 는 , 예 를 들 면 통상 의 CMOS 프로세스 를 이용 하 여 , SOI 층 ( 13 ) 과 , 벌 크 영역 의 Si 기판 ( 1 ) 에 각각 MOS 트랜지스터 를 형성 한다 . 즉 , SOI 층 ( 13 ) 의 표면 및 벌크 영역 의 Si 기판 ( 1 ) 표면 에 각각 Vth 조정 용 의 이온 주입 을 행한다 ( 이 이온 주입 은 필수 는 아니 고 , 필요 에 따라서 행하 는 것 이 다 ) . 다음 으로 , 이 들 각 표면 을 열 산화 하 여 , SOI 영역 과 벌크 영역 에 각각 게이트 산화 막 ( 도시 하 지 않 음 ) 을 형성 한다 . 그리고 , CVD 등 의 방법 에 의해 , SOI 층 ( 13 ) 위 및 벌크 영역 의 Si 기판 ( 1 ) 위 에 폴리 실리콘 등 을 형성 하 고 , 이 를 포토 리소그래피 및 드라이 에칭 기술 로 패 터닝 한다 . 이 에 의해 , 도 10 의 ( a ) 및 ( b ) 에 도시 한 바 와 같이 , SOI 층 ( 13 ) 위 에 게이트 산화 막 을 개재 하 여 게이트 전극 ( 53 ) 을 형성 함 과 함께 , 벌크 영역 의 Si 기판 ( 1 ) 위 에 게이트 산화 막 을 개재 하 여 게이트 전극 ( 54 ) 을 형성 한다 .