도 4 는 상기 PHY 블록 ( 214 ) ( 도 2 ) 에 사용 된 것 과 같 은 , 모듈 , 서브시스템 또는 장치 들 의 수신기 사슬 ( 400 ) 을 도시 하 는 기능 블록 도 이 다 . 상기 수신기 사슬 ( 400 ) 은 일반 적 으로 도 3 의 전송기 사슬 ( 300 ) 의 역 과정 을 수행 한다 . 상기 수신기 ( 400 ) 는 상기 전송기 사슬 ( 300 ) 의 전송 안테나 ( 365 ) 로부터 수신 안테나 ( 410 ) 에서 의 무선 채널 ( 201 ) ( 도 2 ) 를 통하 여 RF 신호 를 수신 한다 . 다운 컨버터 ( downconverter ) ( 415 ) 는 프로세싱 에 적합 한 주파수 의 신호 또는 기저 대역 신호 로 RF 신호 를 다운 컨 버팅 하 며 , 이 는 간편 한 디지털 신호 처리 를 위한 디지털 도메인 에 서 이미 존재 한다 . 프리 앰 블 파인더 ( preamble finder ) ( 420 ) 는 그 후 디지털 신호 의 프리 앰 블 부분 을 위치 시키 며 심볼 스타팅 타이밍 을 탐색 하 고 , 채널 계수 를 추정 하 고 , 반송 주파수 오프셋 을 추정 하 며 로컬 프로세싱 을 통하 여 그것 을 보상 하 려고 한다 . 특정 실시 예 들 에서 , 상기 프리 앰 블 파인더 ( 420 ) 는 코 릴 레이터 ( correlator ) 및 상기 프리 앰 블 ( 도 4 와 7 ) 의 단기 트레이닝 시퀀스 에 대해 작동 할 수 있 는 패킷 스타트 파인 딩 알고리즘 을 포함 한다 . 상기 프리 앰 블 이 상기 파인더 ( 420 ) 에 의해 식별 된 이후 , 현재 신호 패킷 의 프리 앰 블 부분 은 채널 추정 , 동기 화 및 타이밍 복구 컴포넌트 ( 425 ) 로 전송 되 며 , 이 는 하 기 에 더 설명 될 것 이 다 . 순환 전위 제 거기 ( cyclic prefix remover ) ( 430 ) 는 상기 신호 로부터 순환 전위 를 제거 한다 . 다음 , 고속 푸리에 변환 ( FFT ) 모듈 ( 435 ) 은 상기 신호 ( 시간 - 도메인 신호 ) 를 주파수 - 도메인 신호 로 변환 한다 . 상기 FFT ( 435 ) 의 출력 은 디 맵 퍼 ( 445 ) 에 대한 FFT 출력 을 재 배열 하 는 심볼 디 인터 리버 ( deinterleaver ) ( 440 ) 에 의해 사용 된다 . 상기 디 맵 퍼 ( 445 ) 는 상기 주파수 - 도메인 신호 ( 복잡 한 신호 ) 를 시간 도메인 의 비트 스트림 으로 전환 시킨다 . 비트 디 인터 리버 ( 450 ) 는 도 3 의 상기 비트 인터 리버 ( 325 ) 와 같이 원시 비트 스트림 시퀀스 의 비트 스트림 을 재 배열 한다 .