상술 한 바 와 같이 , 상기 제 1 도전 성 패턴 ( 110 a ) , 즉 부유 게이트 를 형성 하 기 위해 고온 공정 을 사용 하 지 않 는다 . 따라서 , 상기 부유 게이트 ( 110 a ) 를 형성 하 는 과정 에서 , 저 전력 트랜지스터 의 채널 영역 에 가해 지 는 열 손상 을 방지 할 수 있 다 . 따라서 , 본 실시 예 에 의한 부유 게이트 를 채택 하 는 플 래쉬 메모리 소자 를 저 전력 트랜지스터 를 포함 하 는 로직 소자 와 용이 하 게 통합 할 수 있 다 .