일부 실시 예 에서 , 도 4 에 도시 된 바 와 같이 , 디바이스 유닛 ( DU ) 각각 의 내부 에 는 화소 영역 ( A ) 및 주변 영역 ( B ) 이 있 다 . 도 3 a 에 도시 된 스테이지 에서 , 반도체 기판 ( 100 ) 은 어레이 로 배열 된 복수 의 화소 영역 ( A ) 을 가질 수 있 다 . 화소 영역 ( A ) 및 주변 영역 ( B ) 의 세부 사항 은 전술 하 였 고 , 반복 하 여 설명 되 지 않 을 것 이 다 . 일부 실시 예 에서 , 도 3 a 에 도시 된 바 와 같이 , 디바이스 유닛 ( DU ) 각각 은 기판 ( 102 ) , 구동 요소 층 ( 104 ) , 상호 연결 구조물 ( 106 ) , 제 1 전극 ( 108 a ) 및 공통 전극 ( 108 b ) 을 포함 할 수 있 다 . 일부 실시 예 에서 , 도 3 의 스테이지 에서 , 디바이스 유닛 ( DU ) 의 기판 들 ( 102 ) 은 서로 연결 된다 . 유사 하 게 , 일부 실시 예 에서 , 도 3 a 의 스테이지 에서 , 디바이스 유닛 ( DU ) 의 구동 요소 층 들 ( 104 ) 은 서로 연결 되 고 , 디바이스 유닛 ( DU ) 의 상호 연결 구조물 들 ( 106 ) 은 서로 연결 된다 . 기판 ( 102 ) , 구동 요소 층 ( 104 ) , 상호 연결 구조물 ( 106 ) , 제 1 전극 ( 108 a ) 및 공통 전극 ( 108 b ) 의 세부 사항 은 전술 하 였 고 , 반복 하 여 설명 되 지 않 을 것 이 다 .