도 2 를 참조 하 여 살펴보 면 , 본 실시 예 에 따른 반도체 메모리 장치 는 퓨즈 와 , 제 어 신호 에 응답 하 여 구동 전압 을 퓨즈 의 일 측 에 제공 하 기 위한 제 1 스위치 와 , 퓨즈 와 상기 제 1 스위치 사이 에 배치 되 어 상기 구동 전압 을 감압 시켜 퓨즈 에 제공 하 기 위한 저 항부 와 , 제 어 신호 에 응답 하 여 접 지 전압 을 상기 퓨즈 의 타 측 에 제공 하 기 위한 제 2 스위치 를 구비 한다 . 도 2 에서 피 모스 트랜지스터 ( P 2 ) 가 제 1 스위치 의 역할 을 하 고 , 앤 모스 트랜지스터 ( N 3 ) 가 제 2 스위치 의 역할 을 한다 . 모스 트랜지스터 ( T 1 ) 가 저 항부 의 역할 을 하 여 , 전원 전압 ( VDD ) 의 전압 레벨 이 퓨즈 ( F 3 ) 에 전달 될 때 에 일정 한 레벨 을 감압 시킨다 . 즉 , 퓨즈 전압 에 전 워 전압 레벨 이 걸리 던 것 을 모스 트랜지스터 ( T 1 ) 에 의한 전원 전압 레벨 에서 문턱 전압 만큼 감압 된 전압 이 걸리 게 되 는 것 이 다 .