그러나 , 상기 리세 스 채널 을 갖 는 트랜지스터 를 형성 하 는 경우 에 는 , 도 1 a 에 도시 된 바 와 같이 , 채널 길이 를 확보 하 기 위한 반도체 기판 ( 100 ) 의 식각 공정 시 , 즉 , 리세 스 게이트 용 홈 ( H ) 을 형성 하 기 위한 반도체 기판 ( 100 ) 의 식각 공정 시 , 소자 분리 막 ( 102 ) 의 일부 , 예컨데 , 상기 홈 ( H ) 이 식각 되 는 깊이 의 1 / 3 ∼ 1 / 2 정도 깊이 의 소자 분리 막 ( 102 ) 이 함께 식각 된다 .