도 19 는 도 18 A - 18 E 에 도시 된 바 와 같 은 소스 동기 클록 구조 에 대한 여러 신호 및 데이터 를 도시 한 것 이 다 . 도 18 A - 18 E 및 도 19 를 참조 하 면 , 각 디바이스 는 SCLKOi , / SCLKOi 신호 와 출력 데이터 DQi [ 0 : 3 ] 간 에 90 ° 위상차 를 확립 하 는 PLL 을 포함 하 고 , SCSOi 및 SDSOi 신호 는 다음 디바이스 에 대한 센터 된 클록 을 제공 한다 . 도 19 에 도시 된 바 와 같이 , 출력 데이터 DQi [ 0 : 3 ] 와 SCLKOi , / SCLKOi 신호 간 에 90 ° 위상차 가 존재 한다 .