본 발명 의 목적 은 상기 한 문제점 을 감안 하 여 안출 한 것 으로서 , CMP 공정 에서 사용 되 는 슬러리 ( slurry ) 의 식각 선택 비 를 이용 하 여 , 콘 택 홀 상단 면 과 금속 배선 층 의 접촉면 적 을 증가 시킴 으로써 , 상기 접촉면 적 에 따른 저항 특성 을 향상 시키 는 반도체 소자 의 금속 배선 형성 방법 을 제공 하 는 것 이 다 .