도 2 는 본 발명 의 실시 예 에 따른 메모리 시스템 에서 메모리 장치 의 일 예 를 개략 적 으로 도시 한 도면 이 고 , 도 3 은 본 발명 의 실시 예 에 따른 메모리 장치 에서 메모리 블록 들 의 메모리 셀 어레이 회로 를 개략 적 으로 도시 한 도면 이 며 , 도 4 는 본 발명 의 실시 예 에 따른 메모리 시스템 에서 메모리 장치 구조 를 개략 적 으로 도시 한 도면 으로 , 메모리 장치 가 3 차원 비휘발성 메모리 장치 로 구현 될 경우 의 구조 를 개략 적 으로 도시 한 도면 이 다 .