도 8 a 및 도 8 b 에 도시 된 그래프 의 조건 은 입력 전압 을 90 V , 115 V 및 220 V 로 각각 설정 하 고 이때 의 출력 전력 을 0 W 부터 1300 W 까지 각각 다르 게 하 여 설정 하 고 , 도시 된 그래프 는 상술 한 조건 에서 측정 한 종래 의 브리지 리스 역률 개선 회로 와 본 발명 의 브리지 리스 역률 개선 회로 의 비교 그래프 이 다 . 도 8 a 및 도 8 b 에서 보 면 알 수 있 듯이 상술 한 조건 에서 본 발명 의 브리지 리스 역률 개선 회로 는 종래 보다 0 . 1 % ~ 0 . 2 % 의 높 은 효율 을 얻 을 수 있 음 을 알 수 있 다 . 이 는 입력 교류 전원 의 위상 에 따라 스위치 를 교번 스위칭 하 도록 제어 함 으로써 입력 전류 의 왜곡 을 억제 하 여 발생 된 효과 임 을 알 수 있 다 .