도 3 은 도 2 의 메모리 컨트롤러 의 전력 소모량 연산 로직 의 일 예 를 나타내 보인 로직 회로도 이 다 . 그리고 도 4 는 도 3 의 파이프라인 들 을 구현 하 기 위한 상변화 메모리 셀 의 쓰 기 동작 과정 에서 의 전력 소모량 변화 의 일 예 를 나타내 보인 그래프 이 다 . 도 3 을 참조 하 면 , 전력 소모량 연산 로직 ( 400 ) 은 , 파이프라인 부 ( 410 ) 및 연산 로 직부 ( 420 ) 를 포함 하 여 구성 될 수 있 다 . 파이프라인 부 ( 410 ) 는 복수 개 의 파이프라인 들 ( pipelines ) ( 411 - 414 ) 을 갖 는다 . 연산 로 직부 ( 420 ) 는 복수 개 의 멀티플렉서 들 ( 421 - 423 ) , 복수 개 의 풀 애 더 들 ( full adders ) ( 424 - 426 ) , 및 레지스터 ( 427 ) 를 갖 는다 . 파이프라인 부 ( 410 ) 를 구성 하 는 복수 개 의 파이프라인 들 ( 411 - 414 ) 은 상변화 메모리 ( PCM ) 셀 의 쓰 기 동작 과정 에서 의 전력 소모량 변화 에 따라 적절 하 게 구성 될 수 있 다 . 이 를 위해 , 상변화 메모리 ( PCM ) 셀 의 쓰 기 동작 과정 에서 의 전력 소모량 변화 를 미리 측정 하 여 시간 에 따른 전력 소모량 변화 값 을 정량 화 할 필요 가 있 다 .