도 8 에 도시 된 로직 표 8 - 1 은 844 에서 칼럼 A 에 도시 된 2 차 래치 와 같 은 , 컴퓨팅 구성 요소 ( 731 ) 에 저장 된 시작 데이터 값 과 , 845 에서 칼럼 B 에 도시 된 1 차 래치 와 같 은 , 감지 증폭기 ( 706 ) 에 저장 된 시작 데이터 값 을 도시 한다 . 논리 표 8 - 1 의 다른 3 개 의 칼럼 머리말 은 각각 패스 게이트 ( 707 - 1 및 707 - 2 ) 와 스왑 트랜지스터 ( 742 ) 의 연속 성 을 나타내 며 , 이 는 상보 적 공유 I / O 라인 ( 755 - 1 , 755 - 2 ) 쌍 에 존재 하 는 특정 데이터 값 과 연계 하 여 4 개 의 로직 선택 제어 신호 ( 가령 , TF , TT , FT , " FF ) 의 상태 에 따라 각각 오픈 또는 클로즈 상태 로 제어 될 수 있 다 . "" 낫 오픈 "" 칼럼 은 패스 게이트 ( 707 - 1 및 707 - 2 ) 및 스왑 트랜지스터 ( 742 ) 가 모두 비전 도 상태 에 있 음 에 해당 하 고 "," "" 오픈 트루 ""( Open True ) 는 패스 게이트 ( 707 - 1 ", 707 - 2 ) 가 전 도 상태 임 에 대응 하 며 , " "" 오픈 인 버트 ""( Open Invert ) 는 스왑 트랜지스터 ( 742 ) 가 전 도 상태 임 에 대응 한다 . 패스 게이트 ( 707 - 1 및 707 - 2 ) 및 스왑 트랜지스터 ( 742 ) 에 모두 전도 조건 에 있 는 구성 은 감지 라인 들 이 함께 단락 되 기 때문 에 로직 표 8 - 1 에 반영 되 지 않 는다 . "