개시 하 는 실시 형태 에 대한 변형 도 가능 하 며 , 이것 은 본 개시 내용 의 범주 에 포함 되 는 것 이 전적 으로 의도 된다 . 예 를 들 어 , FinFET 디바이스 내 의 핀 의 수 및 / 또는 게이트 구조 의 수 는 본 개시 내용 의 범주 에서 이탈 하 지 않 으면서 , 설명 한 예 와 다를 수 도 있 다 . 다른 예 로 , 게이트 트렌치 ( 69 ) ( 예컨대 , 69 A , 69 B , 69 C ) 가 동일 한 단면 을 따라 동일 핀 내 에 배치 되 는 것 으로 도시 되 지만 , 게이트 트렌치 ( 69 ) 각각 은 FinFET 디바이스 의 설계 에 따라 상이 한 핀 내 에 그리고 상이 한 단면 을 따라 배치 될 수 도 있 다 . 또 다른 예 로 , 상이 한 일함수 층 스택 으로 FinFET 디바이스 를 형성 하 기 위해 , 상이 한 실시 형태 의 FinFET 디바이스 의 P 타입 일함수 층 을 N 타입 일함수 층 으로 변경 할 수 도 또는 그 반대 로 할 수 도 있 다 .