다음 에 , 서브 필드 SF 3 의 제 3 선택 기입 어드레스 행정 W 3 w 에서 는 , Y 전극 드라이버 ( 53 ) 가 , 도 28 에 나타낸 바 와 같 은 부극 성 의 소정 베이스 전위 를 갖 는 베이스 펄스 BP - 를 행전 극 Y 1 ∼ Yn 에 동시 에 인가 하 면서 , 부극 성 의 피크 전위 를 갖 는 기입 주사 펄스 SPW 를 행전 극 Y 1 ∼ Yn 각각 에 순차 적 으로 택일 적 으로 인가 한다 . X 전극 드라이버 ( 51 ) 는 , 제 3 리셋 행정 R 3 에 있 어서 행전 극 X 1 ∼ Xn 에 인가 된 베이스 펄스 BP + 을 이 제 3 선택 기입 어드레스 행정 W 3 w 에 있 어서 도 계속 행전 극 X 1 ∼ Xn 각각 에 인가 한다 . 또한 , 상기 베이스 펄스 BP - 및 베이스 펄스 BP + 각각 의 전위 는 , 기입 주사 펄스 SPW 의 비 인가 기간 중 에 있 어서 의 행전 극 X 및 Y 사이 의 전압 이 방전 셀 PC 의 방전 개시 전압 보다 도 낮 아 지 도록 한 전위 로 설정 되 어 있 다 . 또한 , 제 3 선택 기입 어드레스 행정 W 3 w 에서 는 , 어 드레스 드라이버 ( 55 ) 가 , 우선 , 서브 필드 SF 3 에 대응 한 화소 구동 데이터 비트 를 그 논리 레벨 에 따른 펄스 전압 을 갖 는 화소 데이터 펄스 DP 로 변환 한다 . 예 를 들 면 , 어 드레스 드라이버 ( 55 ) 는 , 방전 셀 PC 를 점 등 모드 로 설정 시켜야 할 논리 레벨 1 의 화소 구동 데이터 비트 가 공급 된 경우 에 는 이 를 정극 성 의 피크 전위 를 갖 는 화소 데이터 펄스 DP 로 변환 한다 . 한편 , 방전 셀 PC 를 소 등 모드 로 설정 시켜야 할 논리 레벨 0 의 화소 구동 데이터 비트 에 대해서 는 이 를 저전압 ( 0 V ) 의 화소 데이터 펄스 DP 로 변환 한다 . 그리고 , 어 드레스 드라이버 ( 55 ) 는 , 이러 한 화소 데이터 펄스 DP 를 1 표시 라인 분 ( m 개 ) 씩 , 각 기입 주사 펄스 SPW 의 인가 타이밍 에 동기 하 여 열 전극 D 1 ∼ Dm 에 인가 한다 . 이때 , 상기 기입 주사 펄스 SPW 와 동시 에 , 점 등 모드 로 설정 시켜야 할 고전압 의 화소 데이터 펄스 DP 가 인가 된 방전 셀 PC 내 의 열 전극 D 및 행전 극 Y 사이 에 는 선택 기입 어드레스 방전 이 야기 된다 . 또한 , 이러 한 선택 기입 어드레스 방전 직후 , 이 방전 셀 PC 내 의 행전 극 X 및 Y 사이 에 도 미약 한 방전 이 야기 된다 . 즉 , 기입 주사 펄스 SPW 가 인가 된 후 , 행전 극 X 및 Y 사이 에 는 베이스 펄스 BP - 및 베이스 펄스 BP + 에 따른 전압 이 인가 되 지만 , 이 전압 은 각 방전 셀 PC 의 방전 개시 전압 보다 도 낮 은 전압 으로 설정 되 기 때문 에 , 이러 한 전압 의 인가 만 으로 는 방전 셀 PC 내 에 방전 이 야기 되 지 않 는다 . 그런데 , 상기 선택 기입 어드레스 방전 이 야기 되 면 , 이 선택 기입 어드레스 방전 에 유발 되 어 베이스 펄스 BP - 및 베이스 펄스 BP + 에 기초 하 는 전압 인가 만 으로 행전 극 X 및 Y 사이 에 방전 이 야기 되 는 것 이 다 . 이 와 같 은 방전 은 , 베이스 펄스 BP + 가 행전 극 X 에 인가 되 지 않 는 제 1 선택 기입 어드레스 행정 W 1 w 에서 는 야기 되 지 않 는다 . 이러 한 방전 및 상기 선택 기입 어드레스 방전 에 의해 이 방전 셀 PC 는 , 그 행전 극 Y 근방 에 정극 성 의 벽전 하 , 행전 극 X 근방 에 부극 성 의 벽전 하 , 열 전극 D 근방 에 부극 성 의 벽 전하 가 각각 형성 된 상태 , 즉 , 점 등 모드 로 설정 된다 . 한편 , 상기 기입 주사 펄스 SPW 와 동시 에 , 소 등 모드 로 설정 시켜야 할 저전압 ( 0 V ) 의 화소 데이터 펄스 DP 가 인가 된 방전 셀 PC 내 의 열 전극 D 및 행전 극 Y 사이 에 는 상술 한 바 와 같 은 선택 기입 어드레스 방전 은 야기 되 지 않 고 , 이 때문 에 행전 극 X 및 Y 간 에 도 방전 이 일어나 지 않 는다 . 따라서 , 이 방전 셀 PC 는 , 그 직전 까지 의 상태 , 즉 , 제 3 리셋 행정 R 3 에 있 어서 초기 화 된 소 등 모드 의 상태 를 유지 한다 .