따라서 , 도 6 및 도 8 에 도시 한 바 와 같이 , 센스 앰프 대신 에 클록 드 인버터 ( 326 ) 를 적용 함 으로써 , 관통 전류 의 저감 을 도모 할 수 있 다 . 이것 에 의해 , 메모리 셀 ( 170 ) 의 판독 동작 에서 , 판독 회로 에 관통 전류 가 흐르 는 것 을 억제 할 수 있 다 . 또한 , 복수 의 비트 를 동시 에 판독 하 는 경우 이 어도 , 소비 전력 의 저감 을 도모 할 수 있 다 . 또한 , 적 은 회로 구성 으로 , 메모리 판독 회로 를 실현 할 수 있 다 . 판독 회로 의 소형 화 를 도모 할 수 있 다 . 이 들 에 의해 , 메모리 주변 회로 의 공간 절약 화 와 , 소비 전류 의 삭감 을 도모 할 수 있 다 .