제 1 전달 부 ( 100 ) 는 PMOS 트랜지스터 와 NMOS 트랜지스터 가 한 쌍 을 이루 는 제 1 트랜스퍼 게이트 ( TG 1 ) 로 클럭 ( CLK ) 의 폴링 에지 에서 활성 화 ( enable ) 되 고 클럭 ( CLK ) 의 라이징 에지 에서 비 활성 화 ( disable ) 된다 . 제 1 래 칭 부 ( 120 ) 는 두 개 의 인버터 ( INV 1 , INV 2 ) 를 구비 하 여 제 1 전달 부 ( 100 ) 의 활성 화 시점 에서 전달 된 신호 를 래 칭한다 . 제 2 전달 부 ( 140 ) 는 제 1 전달 부 ( 100 ) 와 동일 한 PMOS 트랜지스터 와 NMOS 트랜지스터 가 한 쌍 을 이루 는 제 2 트랜스퍼 게이트 ( TG 2 ) 이 지만 제 1 트랜스퍼 게이트 ( TG 1 ) 와 반 대로 클럭 ( CLK ) 의 라이징 에지 에서 활성 화 되 고 클럭 ( CLK ) 의 폴링 에지 에서 비 활성 화 된다 . 제 2 래 칭 부 ( 160 ) 는 제 1 래 칭 부 ( 120 ) 와 동일 한 두 개 의 인버터 ( INV 3 , INV 4 ) 를 구비 하 여 제 2 전달 부 ( 140 ) 의 활성 화 시점 에서 전달 된 신호 를 래 칭 하 고 출력 신호 ( DAT _ OUT ) 를 출력 한다 . 때문 에 , 입력 신호 ( DAT _ IN ) 는 클럭 ( CLK ) 에 맞추 어 출력 신호 ( DAT _ OUT ) 로서 출력 된다 .