상술 한 바 와 같이 , 본 발명 에 따른 반도체 소자 및 반도체 소자 의 형성 방법 은 주변 회로 영역 에 형성 되 는 게이트 들 의 채널 길이 가 각각 상이 하 여 게이트 의 크기 도 각각 상이 하 게 형성 하 여야 하 는 문제 를 해결 하 기 위하 여 리 세스 게이트 영역 의 깊이 를 상이 하 게 형성 함 으로써 게이트 의 크기 를 균일 하 게 형성 하 면서 반도체 소자 의 전체 크기 를 감소 시킬 수 있 는 반도체 소자 의 구조 를 제공 한다 . 여기 서 , 서로 다른 깊이 의 리세 스 게이트 영역 을 용이 하 게 형성 하 기 위하 여 반도체 기판 상 에 리 세스 게이트 영역 의 깊이 와 반비례 하 는 두께 를 갖 는 제 1 하드 마스크 층 을 형성 한 후 에 리 세스 게이트 영역 을 식각 하 는 공정 을 수행 한다 . 따라서 한 번 의 식각 공정 으로 이종 깊이 를 갖 는 리 세스 게이트 영역 을 형성 할 수 있 다 .