이어서 , 도 1 b 에 도시 한 바 와 같이 , 게이트 전극 ( 1 a ) 을 포함 하 는 기판 전면 에 절 연막 , 비정질 실리콘 및 n + 비정질 실리콘 막 을 순차 적 으로 적층 한 다음 , 제 2 마스크 공정 을 통해 이 를 패 터닝 함 으로써 , 게이트 절 연막 ( 2 ) , 액티브 층 ( 5 a ) 및 n + 층 ( 5 b ') 을 형성 한다 .