계속 해서 , 도 1 e 에 나타낸 바 와 같이 실리콘 산질 화 막 ( 15 ) 위 에 , TEOS 을 채용 한 플 라즈 마 CVD 법 등 에 의해 , 두께 가 100 nm 정도 인 NSG 막 ( 16 ) 을 형성 하 고 , 그 탈수 처리 를 행한다 . 탈수 처리 ( dehydration treatment ) 에서 는 , 예 를 들 면 반도체 기판 ( 1 ) 의 온도 를 650 ℃ 로 하 고 , 처리 시간 을 30 분 간 으로 하 고 , 질소 가스 의 공급량 을 2 l ( liter ) / 분 으로 한다 . 다음 , NSG 막 ( 16 ) 위 에 PVD 법 등 에 의해 , 두께 가 20 nm 정도 인 알루미늄 산화 막 ( 17 ) 을 형성 하 고 , 열처리 를 행한다 . 열처리 에서 는 , 예 를 들 면 반도체 기판 ( 1 ) 의 온도 를 650 ℃ 로 하 고 , 처리 시간 을 60 초간 으로 하 고 , 산소 가스 의 공급량 을 2 l ( liter ) / 분 으로 한 RTA 를 행한다 . 본 실시 예 에서 는 실리콘 산질 화 막 ( 15 ) , NSG 막 ( 16 ) 및 알루미늄 산화 막 ( 17 ) 으로 제 4 산화 막 이 구성 되 어 있 다 .