한편 , 소자 가 수용 가능 한 전력 을 갖 고 , 절연 층 이 전류 통과 를 허용 하 지 않 으면서 매우 얇 게 되 도록 , 실리콘 산화물 이 매우 낮 은 유전율 을 갖 고 , 3 . 9 의 유전 상수 K 를 갖 는 것 이 요구 된다 . 그러나 , 예 를 들 어 , 50 nm 이하 의 두께 를 갖 는 이러 한 층 의 구현 은 비교 적 복잡 하 며 , 그 이유 는 전류 의 상당 한 손실 을 방지 하 기 위해 실리콘 표면 이 완전히 덮여 지 기 때문 이 다 . 그러므로 , 극도 로 정밀 하 고 정확 한 제조 를 진행할 필요 가 있 다 .