도 2 a 를 참조 하 면 , 제 1 트랜지스터 영역 ( 50 ) , 제 2 트랜지스터 영역 ( 60 ) 및 수동 소자 영역 ( 70 ) 을 포함 하 는 기판 ( 100 ) 을 준비 한다 . 상기 기판 ( 100 ) 에 소자 분리 패턴 ( 102 ) 을 형성 하 여 , 상기 제 1 트랜지스터 영역 ( 50 ) 내 의 제 1 활 성부 ( 105 a ) 및 상기 제 2 트랜지스터 영역 ( 60 ) 내 의 제 2 활 성부 ( 105 b ) 를 정의 할 수 있 다 . 상기 수동 소자 영역 ( 70 ) 의 일부분 또는 전체 에 상기 소자 분리 패턴 ( 102 ) 이 형성 될 수 있 다 . 상기 소자 분리 패턴 ( 102 ) 은 트렌치 소자 분리 법 으로 형성 될 수 있 다 . 예컨대 , 상기 소자 분리 패턴 ( 102 ) 은 상기 기판 ( 100 ) 에 형성 된 트렌치 를 채울 수 있 다 . 상기 제 1 활 성부 ( 105 a ) 는 제 1 도전 형 의 도 펀트 로 도핑 되 고 , 상기 제 2 활 성부 ( 105 b ) 는 제 2 도전 형 의 도 펀트 로 도핑 될 수 있 다 .