도 8 을 참조 하 면 , 본 발명 의 플래시 기억 소자 에 상태 ' 3 ' 을 기억 ( 쓰 기 ) 시키 기 위해 게이트 전극 ( 150 ) 과 반도체 기판 ( 110 ) 간 에 양 의 값 을 갖 는 소정 크기 의 게이트 전압 ( 즉 , 제 3 쓰기 전압 ( VW ( 3 ) ) ) 을 인가 한다 . 이 와 같이 제 3 쓰기 전압 ( VW ( 3 ) ) 이 인가 되 면 소자 의 에너지 대역 이 더욱 기울어져 반도체 기판 ( 110 ) 쪽 이 상태 ' 2 ' 의 경우 보다 보다 많이 올라가 게 된다 . 따라서 , 전자 ( 20 ) 는 반도체 기판 ( 110 ) 으로부터 제 1 절연성 반도체 박막 ( 120 - 1 ) 및 제 2 절연성 반도체 박막 ( 120 - 2 ) 은 물론 제 3 절연성 반도체 박막 ( 120 - 3 ) 까지 터널 링 하 여 제 1 양자 점층 ( 132 ) 내지 제 3 양자 점층 ( 136 ) 을 구성 하 는 모든 반도체 양자 점 ( 130 ) 에 포획 될 수 있 게 된다 . 이 를 위해 제 3 쓰기 전압 ( VW ( 3 ) ) 은 제 2 쓰기 전압 ( VW ( 2 ) ) 보다 큰 값 을 갖 도록 설정 될 수 있 으며 , 제 3 쓰기 전압 ( VW ( 3 ) ) 은 전자 ( 20 ) 가 제 1 절연성 반도체 박막 ( 120 - 1 ) 내지 제 3 절연성 반도체 박막 ( 120 - 3 ) 을 터널 링 할 수 있 고 , 제 4 절연성 반도체 박막 ( 120 - 4 ) 은 터널 링 할 수 없 을 정도 의 크기 를 갖 도록 설정 될 수 있 다 . 이 와 같이 전자 ( 20 ) 가 제 1 양자 점층 ( 132 ) 내지 제 3 양자 점층 ( 136 ) 을 구성 하 는 모든 반도체 양자 점 ( 130 ) 에 포획 되 도록 게이트 전압 을 인가 하 는 것 이 본 발명 의 플래시 기억 소자 에서 의 상태 ' 3 ' 의 쓰 기 동작 에 해당 한다 .