또한 , 도 7 에 있 어서 , 금속 화합물 영역 ( 124 ) 과 소스 전극 또는 드레 인 전극 ( 142 b ) 을 접속 하 는 전극 ( 126 ) 과 , 소스 전극 또는 드레 인 전극 ( 142 b ) 과 배선 ( 156 ) 을 접속 하 는 전극 ( 154 ) 은 중첩 되 어 배치 되 어 있 다 . 즉 , 트랜지스터 ( 160 ) 의 소스 전극 이나 드레 인 전극 으로서 기능 하 는 전극 ( 126 ) 과 , 트랜지스터 ( 162 ) 의 소스 전극 또는 드레 인 전극 ( 142 b ) 이 접하 는 영역 은 , 트랜지스터 ( 162 ) 의 소스 전극 또는 드레 인 전극 ( 142 b ) 과 , 전극 ( 154 ) 이 접하 는 영역 과 중첩 되 어 있 다 . 이러 한 평면 레이아웃 을 채용 함 으로써 , 콘택트 영역 에 기인 하 는 소자 면적 의 증대 를 억제 할 수 있 다 . 즉 , 반도체 장치 의 집적도 를 높일 수 있 다 .