도 5 b 는 도 5 a 에 도시 된 바 와 같이 NAND 스트링 ( 50 ) 으로 구성 된 메모리 셀 의 NAND 어레이 ( 200 ) 의 예 를 나타낸다 . NAND 스트링 의 각 행 을 따라 , 비트 라인 ( 36 ) 과 같 은 비트 라인 이 각 NAND 스트링 의 드레 인 터미널 ( 56 ) 에 결합 된다 . NAND 스트링 의 각 뱅크 를 따라 , 소스 라인 ( 34 ) 과 같 은 소스 라인 을 각 NAND 스트링 의 소스 터미널 ( 54 ) 에 결합 된다 . 또한 , NAND 스트링 의 뱅크 에서 메모리 셀 의 열 을 따라 제어 게이트 가 워드 라인 ( 42 ) 과 같 은 워드 라인 에 연결 된다 . NAND 스트링 의 뱅크 에서 선택 트랜지스터 의 열 을 따라 제어 게이트 는 선택 라인 ( 44 ) 와 같 은 선택 라인 에 연결 된다 . NAND 스트링 의 뱅크 에서 메모리 셀 의 전체 열 은 NAND 스트링 의 뱅크 의 워드 라인 및 선택 라인 에서 적당 한 전압 에 의해 어드레스 될 수 있 다 . NAND 스트링 내 메모리 트랜지스터 가 읽혀 지 고 있 는 경우 , 스트링 에서 남 아 있 는 메모리 트랜지스터 는 이 들 의 조합 된 워드 라인 을 통해 하드 에서 턴 온 되 어 스트링 을 통한 전류 플로 잉 은 기본 적 으로 읽혀질 셀 내 저장 된 전하 레벨 에 의존 한다 .