본 발명 에 따른 TFT 어레이 기판 의 제조 방법 은 기판 상 에 박막 트랜지스터 의 게이트 전극 을 포함 한 게이트 도전 패턴 군 을 형성 하 는 단계 ; 상기 기판 상 에 상기 게이트 도전 패턴 군 을 덮 도록 게이트 절 연막 을 형성 하 는 단계 ; 상기 게이트 절 연막 상 에 비정질 실리콘 층 , 불순물 이 도핑 된 비정질 실리콘 층 , 및 구리 를 포함 하 는 소스 / 드레 인 금속 층 을 형성 하 는 단계 ; 상기 소스 / 드레 인 금속 층 상 에 부분 적 으로 높이 가 다른 포토레지스트 패턴 을 형성 하 는 단계 ; 상기 포토레지스트 패턴 을 이용 하 여 상기 소스 / 드레 인 금속 층 , 불순물 이 도핑 된 비정질 실리콘 층 , 및 비정질 실리콘 층 을 식각 하 여 활성 층 및 오 믹 접촉 층 을 포함 하 는 반도체 패턴 을 형성 하 는 단계 ; 상기 포토레지스트 패턴 을 애 싱하 는 단계 ; 상기 애 싱 된 포토레지스트 패턴 을 이용 하 여 상기 소스 / 드레 인 금속 층 을 습식 식각 하 여 상기 박막 트랜지스터 의 소스 전극 및 드레 인 전극 을 포함 하 는 소스 / 드레 인 도전 패턴 군 을 형성 하 는 단계 ; 상기 소스 전극 과 상기 드레 인 전극 사이 에 상기 오 믹 접촉 층 이 잔류 하 는 상태 에서 상기 포토레지스트 패턴 을 스트립 하 는 단계 ; 및 상기 소스 / 드레 인 도전 패턴 군 을 이용 한 건 식식 각 으로 활성 층 이 노출 된 반도체 채널 부 를 형성 하 는 단계 를 포함 한다 .