따라서 , 상기 제 1 스테이지 ( ST 1 ) 의 제 1 풀 업 스위칭 소자 ( Trpu 1 ) 의 드레 인 단자 에 인가 된 제 1 클럭 펄스 ( CLK 1 ) 는 소스 단자 ( 제 1 출력 단자 ( 111 a ) ) 를 통해 안정 적 으로 출력 된다 . 여기 서 , 상기 제 1 풀 업 스위칭 소자 ( Trpu 1 ) 를 통해 출력 된 제 1 클럭 펄스 ( CLK 1 ) 가 제 1 스캔 펄스 ( Vout 1 ) 이 다 . 상기 제 1 스캔 펄스 ( Vout 1 ) 는 제 1 게이트 라인 , 제 2 스테이지 ( ST 2 ) , 및 상단 더미 스테이지 ( ST 0 ) 에 공급 된다 . 이 에 따라 , 이 제 1 기간 ( T 1 ) 에 제 1 게이트 라인 이 구동 되 고 , 제 2 스테이지 ( ST 2 ) 는 인 에 이 블 되 고 , 상단 더미 스테이지 ( ST 0 ) 는 디스 에 이 블 된다 .