또한 , 도 4 에 도시 된 바 와 같이 , 난수 생성 메모리 ( 100 ) 는 제 1 방향 으로 연장 형성 된 N 개 ( N 은 자연수 ) 의 수직 비트 라인 , 상기 각 수직 비트 라인 의 양 측면 에 상기 제 1 방향 을 따라 적층 된 저항성 물질 층 , 제 1 방향 과 교차 되 는 제 2 방향 을 따라 연장 형성 되 고 , 수직 비트 라인 의 일 측 에 적층 된 제 1 저항성 물질 층 과 접촉 하 도록 배치 되 며 , 제 1 방향 을 따라 서로 나란 하 게 이격 되 어 배치 된 M 개 ( M 은 자연수 ) 의 일 측 워드 라인 들 , 일 측 워드 라인 들 과 대향 하 도록 배치 되 고 , 수직 비트 라인 의 타 측 에 적층 된 제 2 저항성 물질 층 과 접촉 하 도록 배치 되 며 , 제 1 방향 을 따라 서로 나란 하 게 이격 되 어 배치 된 M 개 의 타 측 워드 라인 들 및 수직 비트 라인 의 단부 에 접촉 되 며 , 제 1 방향 및 제 2 방향 과 교차 되 는 제 3 방향 을 따라 연장 형성 된 N 개 의 출력 비트 라인 들 을 포함 하 는 형태 를 가질 수 있 다 .