요약 하 면 , 제 1 모드 ( 예 를 들 어 , LVDS ) 중 에 , 전류 소스 제어 신호 ( 512 ) 는 플로팅 전압 레벨 ( 즉 , 고 임피던스 ( Z ) 값 ) 을 가진다 . 이 는 트랜지스터 - 구현 전류 소스 들 ( I 4 , I 5 ) 의 쌍 의 PMOS 트랜지스터 들 ( MP 7 , MP 9 ) 이 , 기준 전류 소스 ( I 6 ) 또한 ON 인한 , 턴 온 될 수 있 게 해준다 . 제 2 모드 ( 예 를 들 어 , TMDS ) 중 에 , 전류 소스 제어 신호 ( 512 ) 는 더 높 은 전압 ( 예 를 들 어 , 2 . 7 V ) 을 가지 며 트랜지스터 - 구현 전류 소스 들 ( I 4 , I 5 ) 의 쌍 의 PMOS 트랜지스터 들 ( MP 7 - MP 9 ) 을 턴 오프 하 도록 동작 한다 .