도 3 a 에 도시 한 바 와 같이 , 먼저 기판 ( 10 ) 상 에 제 1 금속 막 을 형성 한 후 , 제 1 마스크 를 이용 하 여 상기 제 1 금속 막 을 패 터닝 하 여 , 제 1 및 제 2 게이트 라인 ( 11 a , 11 b ) , 게이트 전극 ( 15 ) 및 제 1 및 제 2 공통 라인 ( 13 a , 13 b ) 을 형성 한다 . 상기 제 1 및 제 2 게이트 라인 ( 11 a , 11 b ) 은 제 1 방향 을 따라 형성 되 고 , 상기 게이트 전극 ( 15 ) 은 박막 트랜지스터 영역 ( 8 ) 에 상기 제 1 및 제 2 게이트 라인 ( 11 a , 11 b ) 으로부터 연장 형성 될 수 있 다 . 상기 제 1 공통 라인 ( 13 a ) 은 상기 제 1 방향 으로 인접 한 제 1 및 제 3 화소 영역 ( 1 , 5 ) 의 각 에지 영역 을 따라 형성 되 고 , 상기 인접 한 제 1 및 제 3 화소 영역 ( 1 , 5 ) 사이 에 도 일체 로 형성 될 수 있 다 . 상기 제 2 공통 라인 ( 13 b ) 은 상기 제 1 방향 으로 인접 한 제 2 및 제 4 화소 영역 ( 3 , 7 ) 의 각 에지 영역 을 따라 형성 되 고 , 상기 인접 한 제 2 및 제 4 화소 영역 ( 3 , 7 ) 사이 에 도 일체 로 형성 될 수 있 다 .