도 23 a 와 23 b 는 다양 한 이유 로 바람직 할 수 있 는 , 예컨대 집 적 회로 내 에서 밀접 하 게 이격 된 금속 성 특성 부 ( 예 : 금속 라인 ) 사이 의 기생 정전 용량 을 감소 시키 는 공극 ( air - gaps ) 을 갖 는 , 일부 구 현예 에서 의 장치 및 장치 의 생성 방법 을 도시 한다 . 도 23 a 는 도 21 a 에서 앞서 도시 된 장치 와 유사 하 며 , 일부 구 현예 의 부분 적 으로 제조 된 집 적 회로 의 편평 한 표면 을 도시 한다 . 초기 구조물 은 유전체 재료 ( 2608 ) ( 예 : 저 유전율 ILD ) 에 의해 정의 된 제 2 표면 으로 둘러싸인 금속 성 특징 부 ( 2706 ) ( 예 : 유전체 라이너 및 배리어 라이너 를 갖 는 Cu 라인 ) 에 의해 정의 된 제 1 표면 일 수 있 다 . 패 시베이 션 층 ( 2704 ) 은 제 1 표면 상 에 선택 적 으로 증착 되 고 , 에치 백 이 수행 되 어 패 시베이 션 층 ( 2704 ) 을 제 1 표면 상 에 남기 고 제 2 표면 상 에 부분 적 으로 남기 는 방식 으로 제 2 표면 을 노출 시킨다 . 유전체 ( 2702 ) 는 제 2 표면 상 에 선택 적 으로 증착 되 며 , 여기 서 유전체 층 에지 는 제 1 및 제 2 표면 경계 로부터 제 2 표면 상 으로 이격 된다 . 도 23 b 는 패 시베이 션 층 ( 2704 ) 을 제거 하 여 , 선택 적 으로 증착 된 유전체 재료 와 제 1 표면 ( 금속 성 특징 부 ( 2706 ) ) 사이 에 갭 ( 2710 ) 을 남기 면서 제 1 표면 을 노출 시키 고 , 이전 에 제 1 재료 로 덮여 있 던 제 2 표면 을 부분 적 으로 노출 시킨 후 의 도 23 a 의 장치 를 도시 한다 . 이어서 , 노출 된 제 2 재료 를 선택 적 으로 식각 하 여 금속 성 특징 부 에 인접 한 갭 ( 2710 ) 내 에 공동 ( 2712 ) 을 형성 한다 . 일부 구 현예 에서 , 선택 적 으로 식각 되 는 제 2 재료 는 SiO 이 다 . 일부 구 현예 에서 , 선택 적 식각 은 HBr 건식 식각 이 다 . HBr 건식 식각 은 6 ~ 8 nm / 분 의 속도 로 실리콘 산화물 을 선택 적 으로 식각 할 수 있 는 반면 , 실리콘 질화물 ( < 0 . 3 nm / 분 ) 및 지르코늄 산화물 ( < 0 . 3 nm / 분 ) 과 같 은 특정 다른 재료 들 은 낮 은 속도 로 식각 되 며 , 염화물 ( 예 : Cl 2 ) 이나 황 6 불화물 ( 예 : SF 6 ) 이 없 는 텅스텐 은 식각 하 지 않 을 가능 성 이 있 다 . 등각 성 ( conformality ) 이 충분히 낮 은 , 표준 저 유전율 재료 와 같 은 제 3 재료 ( 2714 ) 를 증착 하 면 금속 성 특징 부 ( 2706 ) 의 측면 에 인접 한 저 유전율 재료 ( 2708 ) 내 에 공극 ( 2716 ) 이 남 는다 . 당업 계 에 공지 된 바 와 같이 , 공기 공동 은 ILD 의 전반 적 인 유전율 값 을 낮추 고 금속 성 특징 부 사이 의 기생 정전 용량 을 감소 시킨다 .