또한 , 종래 의 고속 수정 유클리드 알고리즘 연산 회로 는 도 4 b 에 도시 된 것 처럼 2 개 의 레지스터 , 2 개 의 4 - 입력 멀티플렉서 , 2 개 의 2 - 입력 멀티플렉서 , 2 개 의 유한체 곱셈 기 , 1 개 의 유한체 덧셈 기 로 구성 된 4 t + 3 개 의 기본 셀 로 구성 된다 . 따라서 4 - 입력 멀티플렉서 를 2 - 입력 멀티플렉서 3 개 로 환산 하 여 계산 할 경우 전체 8 t + 6 개 의 레지스터 , 32 t + 24 개 의 2 - 입력 멀티플렉서 , 8 t + 6 개 의 유한체 곱셈 기 , 4 t + 3 개 의 유한체 덧셈 기 로 구성 되 고 , 종래 의 RiBM 알고리즘 연산 회로 는 도 5 b 에 도시 된 것 처럼 2 개 의 레지스터 , 1 개 의 2 - 입력 멀티플렉서 , 2 개 의 유한체 곱셈 기 , 1 개 의 유한체 덧셈 기 로 구성 된 3 t + 1 개 의 기본 셀 로 구성 된다 . 따라서 RiBM 알고리즘 연산 회로 는 전체 6 t + 2 개 의 레지스터 , 3 t + 1 개 의 2 - 입력 멀티플렉서 , 6 t + 2 개 의 유한체 곱셈 기 , 3 t + 1 개 의 유한체 덧셈 기 로 구성 되 는 반면 에 , 본 발명 의 S - DCME 알고리즘 연산 회로 는 도 8 에 도시 된 것 처럼 2 t - 1 개 의 상위 기본 셀 과 t + 1 개 의 하위 기본 셀 로 구성 되 며 , 전체 6 t 개 의 레지스터 , 2 t - 1 개 의 2 - 입력 멀티플렉서 , 6 t 개 의 유한체 곱셈 기 , 3 t 개 의 유한체 덧셈 기 로 구성 된다 .