상기 비 메모리 소자 ( 3 ) 는 게이트 절 연막 ( 6 b ) 및 일반 게이트 ( 9 a ) 가 형성 되 고 , 상기 일반 게이트 ( 9 a ) 의 양측 영역 에 소오 스 영역 ( 5 a ) 과 드레 인 영역 ( 5 b ) 이 형성 되 어 있 다 . 상기 일반 게이트 ( 9 a ) 는 소오 스 영역 ( 5 a ) 과 드레 인 영역 ( 5 b ) 간 의 채널 영역 을 도통 및 차단 시켜 주 어 , 소오 스 영역 ( 5 a ) 과 드레 인 영역 ( 5 b ) 간 에 신호 가 전달 될 수 있 도록 한다 .