도 1 및 도 6 을 참조 하 면 , 3 차원 반도체 메모리 장치 의 동작 방법 은 제 1 셀 스트링 ( CS 1 ) 의 제 2 스트링 선택 트랜지스터 ( SST 2 ) 를 프로그램 하 는 제 1 단계 ( S 10 ) , 제 2 셀 스트링 ( CS 2 ) 의 제 1 스트링 선택 트랜지스터 ( SST 1 ) 를 프로그램 하 는 제 2 단계 ( S 20 ) , 및 메모리 셀 트랜지스터 들 ( MCT ) 에 대한 프로그램 동작 , 읽 기 동작 , 및 소거 동작 중 적어도 어느 하나 를 수행 하 는 제 3 단계 ( S 30 ) 를 포함 할 수 있 다 . 여기 서 , 제 1 내지 제 3 단계 ( S 30 ) 들 은 순차 적 으로 수행 될 수 있 다 .