제 2 래치 ( 93 ) 는 제 1 래치 ( 91 ) 로부터 입력 되 는 데이터 ( RGB ) 를 래치 한 다음 , 타이밍 콘트 롤러 ( 60 ) 로부터 의 소스 출력 신호 ( SOE ) 에 응답 하 여 다른 집적회로 내 의 제 2 래치 ( 93 ) 와 함께 래치 된 1 수평 라인 분 의 디지털 데이터 를 동시 에 출력 한다 . 이 제 2 래치 ( 93 ) 는 도 8 과 같 은 SOE 발생 회로 ( 65 ) 로부터 의 소스 출력 인 에이블 신호 ( SOE ) 의 폴링 에지 에서 데이터 를 출력 시키 고 , 그 소스 출력 인 에이블 신호 ( SOE ) 의 라이징 에지 에서 데이터 의 출력 을 정지 한다 . 따라서 , 제 2 래치 ( 93 ) 는 펄스폭 이 넓 은 우수 소스 출력 인 에이블 신호 ( SOE ) 에 의해 우수 데이터 의 출력 시간 을 기수 데이터 에 비하 여 더 길 게 한다 .