상술 한 바 와 같 은 목적 을 달성 하 기 위한 본 발명 의 바람직 한 실시 예 에 따른 메모리 장치 는 , 비트 라인 디코더 ; 복수 의 출력 들 을 가진 비트 라인 바이어스 발생기 회로 ; 워드 라인 디코더 ; 복수 의 출력 들 을 가진 워드 라인 바이어스 발생기 회로 ; 복수 의 비트 라인 들 ; 복수 의 워드 라인 들 ; 복수 의 메모리 셀 들 로서 , 각 메모리 셀 은 저항률 전환 저장 소자 와 직렬 의 다이오드 스티어링 소자 를 포함 하 고 , 각 메모리 셀 은 상기 복수 의 비트 라인 들 중 하나 와 상기 복수 의 워드 라인 들 중 하나 사이 에 결합 된 것 인 , 상기 복수 의 메모리 셀 들 ; 각각 이 동일 비트 라인 디코더 제어 리드 에 결합 된 게이트 , 상기 복수 의 비트 라인 바이어스 발생기 회로 출력 들 ( 804 , Selbl 내지 Selbl 6 ) 중 다른 하나 에 결합 된 소스 또는 드레 인 중 하나 , 및 상기 복수 의 비트 라인 들 중 다른 하나 에 결합 된 상기 소스 또는 상기 드레 인 중 다른 하나 를 가진 , 복수 의 PMOS 단일 장치 비트 라인 측 드라이버 들 ; 각각 이 동일 워드 라인 디코더 제어 리드 에 결합 된 게이트 , 상기 복수 의 워드 라인 바이어스 발생기 회로 출력 들 중 다른 하나 에 결합 된 소스 또는 드레 인 중 하나 , 및 상기 복수 의 워드 라인 들 중 다른 하나 에 결합 된 상기 소스 또는 상기 드레 인 중 다른 하나 를 가진 , 복수 의 NMOS 단일 장치 워드 라인 측 드라이버 들 ; 상기 복수 의 비트 라인 들 의 제 1 비트 라인 에 결합 된 제 1 단자 를 가진 비트 라인 블 리더 다이오드 ; 상기 복수 의 워드 라인 들 의 제 1 워드 라인 에 결합 된 제 1 단자 를 가진 워드 라인 블 리더 다이오드 ; 제어 입력 리드 , 소스 리드 , 및 출력 리드 를 가진 비트 라인 블 리더 다이오드 제어기 로서 , 상기 출력 리드 는 상기 블 리더 다이오드 의 제 2 단자 에 결합 되 고 , 상기 소스 리드 는 바이어스 전압 원 에 결합 되 고 , 상기 제어 입력 리드 는 비트 라인 디코더 제어 리드 에 결합 된 , 상기 비트 라인 블 리더 다이오드 제어기 ; 및 제 어 입력 리드 , 소스 리드 , 및 출력 리드 를 가진 워드 라인 블 리더 다이오드 제어기 로서 , 상기 출력 리드 는 상기 블 리더 다이오드 의 제 2 단자 에 결합 되 고 , 상기 소스 리드 는 바이어스 전압 원 에 결합 되 고 , 상기 제어 입력 리드 는 워드 라인 디코더 제어 리드 에 결합 된 , 상기 워드 트 라인 블 리더 다이오드 제어기 를 포함 한다 .