도 1 a 및 1 b 를 참조 하 면 , 반도체 메모리 소자 ( 1 ) 는 기판 ( 101 ) 상 에 수직 방향 ( Z 방향 ) 으로 연장 된 복수 개 의 수직 채널 ( 140 ) 과 , 그 수직 채널 들 ( 140 ) 의 연장 방향 을 따라 적층 되 어 워드 라인 ( WL ) 및 선택 라인 ( SSL , GSL ) 을 구성 하 는 제 1 수평 방향 ( X 방향 ) 으로 연장 된 복수 개 의 게이트 ( 165 ) 와 , 그 수직 채널 들 ( 140 ) 과 전기 적 으로 연결 된 제 2 수평 방향 ( Y 방향 ) 으로 연장 된 복수 개 의 비트 라인 ( 145 ) 을 포함 할 수 있 다 .