게이트 도체 ( 12 ) 에 문턱 전압 이상 의 바이어스 전압 ( NMOS 트랜지스터 일 때 는 양 ( +) 의 전압 , PMOS 트랜지스터 일 때 는 음 ( -) 의 전압 ) 을 가하 면 게이트 도체 ( 12 ) 를 중심 으로 전기장 이 형성 되 고 , 이 전기장 의 영향 을 받 아 게이트 절 연막 아래 에 채널 ( 도시 하 지 않 음 ) 이 형성 된다 . 게이트 전압 에 의해 채널 이 형성 되 면 소스 영역 과 드레 인 영역 사이 에 전류 가 흐르 게 되 고 , 바이어스 전압 을 제거 하 면 채널 을 통한 전류 흐름 이 없 어 지 므로 트랜지스터 동작 을 구현 할 수 있 고 , 이 트랜지스터 는 반도체 기판 , 게이트 절 연막 , 게이트 도체 로 구성 되 므로 이 를 MOS 트랜지스터 라 한다 .