적층 메모리 셀 군 MB 00 ∼ MB ( 212 - 1 ) 0 과 멀티플렉서 MUX 10 은 P 형 실리콘 기판 ( 100 ) 상 에 형성 된 P 웰 영역 ( 101 ) 내 에 형성 된다 . 참조 부호 103 은 , 멀티플렉서 MUX 10 이 갖 는 NMOS 트랜지스터 의 게이트 전극 으로 되 는 폴리 실리콘 층 이 다 . 괄호 안 의 기호 는 메모리 층 선택 신호 LS [ 3 : 0 ] 이 다 . 참조 부호 104 는 , NMOS 트랜지스터 의 소스 전극 또는 드레 인 전극 으로 되 는 N + 확산 층 영역 이 다 . 참조 부호 105 는 , 트랜지스터 간 의 통전 을 차단 하 기 위한 소자 분리 용 의 산화물 이 다 .