그리고 , 이웃 하 는 트랜지스터 들 ( TR 1 내지 TR 7 ) 사이 의 이격 거리 ( TD 2 또는 TD 3 ) 가 디자인 룰 에 따른 트랜지스터 간 의 최소 이격 거리 ( TD 1 ) 보다 큰 경우 , 다시 말 해 , 트랜지스터 ( < TR 3 , TR 4 >, < TR 5 , TR 6 >, < TR 6 , TR 7 >) 사이 에 배치 되 는 더미 게이트 들 ( DG 4 , DG 6 , DG 7 ) 은 인접 하 는 각 트랜지스터 ( < TR 3 , TR 4 >, < TR 5 , TR 6 >, < TR 6 , TR 7 >) 에 대응 되 는 바 형태 의 더미 게이트 가 형성 되 고 , 이 들 바 형태 의 더미 게이트 를 끝단 을 서로 연결 하 는 연결 패턴 ( DD ) 을 추가 함 으로써 사각 형태 로 배치 된다 . 이러 한 사각 형태 의 더미 게이트 ( DG 6 ) 는 사각형 내부 를 게이트 의 길이 ( L ) 방향 으로 수직 분할 하 는 바 형태 의 더미 게이트 를 더 포함 하 는 형태 로 배치 될 수 있 다 .