즉 , PMOS 트랜지스터 ( P 1 ) 의 드레 인 영역 ( D _ P ) 은 배선 ( M 01 ) 을 통하 여 NMOS 트랜지스터 ( N 1 , N 2 ) 의 공통 드레 인 영역 ( D _ N ) 과 전기 적 으로 연결 되 고 , 마찬가지 로 나머지 PMOS 트랜지스터 ( P 2 ~ P 4 ) 의 드레 인 영역 ( D _ P ) 은 배선 ( M 02 ~ M 04 ) 을 통하 여 NMOS 트랜지스터 ( N 3 ~ N 8 ) 의 공통 드레 인 영역 ( D _ N ) 에 각각 일 대 일 대 응 되게 전기 적 으로 연결 된다 . 이러 한 배선 들 ( M 01 ~ M 04 ) 을 통해 서브 워드 라인 신호 SWL 1 ~ SWL 4 가 각각 출력 된다 .