계속 해서 , 전체 면 에 예 를 들 면 PVD 법 에 의해 두께 가 70 nm 정도 인 배리어 메탈 막 ( 미 도시 ) 을 형성 하 고 , 그 위 에 예 를 들 면 CVD 법 에 의해 두께 가 500 nm 정도 인 텅스텐 막 ( 미 도시 ) 를 형성 한다 . 배리 어 메탈 막 의 형성 에서 는 , 예 를 들 면 두께 가 20 nm 정도 인 티 탄막 을 형성 한 후 , 두께 가 50 nm 정도 인 티탄 질화 막 을 형성 한다 . 그리고 , 텅스텐 막 및 배리어 메탈 막 을 산화 방지 막 ( 55 ) 이 노출 될 때 까지 , 예 를 들 면 CMP 법 에 의해 연마 한다 . 그 결과 , 도 5 g 에 나타낸 바 와 같이 콘택트 홀 ( 56 d ) 내 에 콘택트 플러그 ( 57 d ) 가 형성 된다 . 산화 방지 막 ( 55 ) 이 형성 되 어 있 지 않 은 경우 , 다음 으로 , 질소 분위기 중 에서 플라 즈 마 어닐링 을 행함 으로써 NSG 막 ( 54 ) 의 표면 을 질화 한다 . 플 라즈 마 어닐링 에서 는 , 예 를 들 면 반도체 기판 ( 1 ) 의 온도 를 350 ℃ 로 하 고 , 처리 시간 을 2 분 간 으로 해서 N 2 O 플 라즈 마 를 발생 시킨다 .