다음 으로 , 도 21 에 도시 하 는 바 와 같이 , 포토 리소그래피 법 에 의해 , 제 5 레지스 트 패턴 ( P 5 ) 을 형성 한다 . 제 5 레지스 트 패턴 ( P 5 ) 은 n - MOS 트랜지스터 가 형성 되 는 제 1 영역 ( R 1 ) 을 노출 시키 고 , p - MOS 트랜지스터 가 형성 되 는 제 2 영역 ( R 2 ) 을 피복 한다 . 계속 해서 , 게이트 전극 ( 13 ) , 측벽 절 연막 ( 15 ) , 및 제 5 레지스 트 패턴 ( P 5 ) 을 마스크 로 해서 , 이온 주입 을 행하 여 , 제 1 영역 ( R 1 ) 에 형성 된 소자 영역 ( 1 A ) 에 , 각각 소스 영역 ( 1 c ) 및 드레 인 영역 ( 1 d ) 을 형성 한다 .