제 1 타일 ( Tile 1 ) 및 제 2 타일 ( Tile 2 ) 각각 에 포함 된 다수 의 비트 라인 들 ( BL 1 내지 BLm ) 은 그 에 대응 하 는 다수 의 워드 라인 들 ( WL 1 내지 WLn ) 에 교차 될 수 있 다 . 다수 의 워드 라인 들 ( WL 1 내지 WLn ) 양측 에 제 1 로우 선택 회로 ( LXSW 1 ) 및 제 2 로우 선택 회로 ( LXSW 2 ) 가 배치 될 수 있 다 . 즉 , 제 1 타일 ( Tile 1 ) 및 제 2 타일 ( Tile ) 각각 은 그 에 대응 하 는 제 1 로우 선택 회로 ( LXSW 1 ) 및 제 2 로우 선택 회로 ( LXSW 2 ) 사이 에 배치 될 수 있 다 .