도 6 에 는 , 보텀 게이트 형 박막 트랜지스터 를 본 발명 의 방법 을 이용 하 여 형성 했 을 때 의 전류 - 전압 특성 으로부터 측정 한 문턱 전위 의 동작 시간 에 대한 시프트 량 을 나타낸다 . 장치 의 구조 는 , 게이트 전극 ( 2 ) 에 전자 빔 증착 에 의해 형성 된 Al 과 Mo 의 적층 막 , 게이트 절 연막 ( 3 ) 에 는 플 라즈 마 CVD 법 에 의해 형성 된 질화 실리콘 막 , 산화 물 반도체 채널 층 ( 7 ) 으로서 는 유기 금속 CVD 법 에 의해 형성 된 산화아연 산화물 반도체 막 , 소스 · 드레 인 전극 ( 4 ) 에 는 DC 스퍼터 법 에 의해 형성 된 산화 인듐 주석 투명 도 전막 을 , 또한 패 시베이 션 막 ( 8 ) 으로서 플라 즈 마 CVD 법 에 의해 성막 된 질화 실리콘 막 을 전체 에 피복 하 고 있 다 . 표면 처리 방법 ( 5 ) 으로서 는 , 황화암모늄 의 5 wt % 용액 과 셀렌산 의 2 wt % 용액 의 각각 을 이용 하 여 상기 처리 방법 a ) 의 순서 에 의해 행하 고 , 표면 처리 조건 은 50 ℃ 에서 30 초간 침지 처리 로 했 다 . 이 들 의 표면 처리 를 행한 박막 트랜지스터 와 표면 처리 를 하 지 않 은 경우 를 200 시간 의 연속 동작 시험 으로 예측 한 500 시간 후 의 Vth 시프트 량 으로서 비교 했 다 . 표면 처리 를 하 지 않 은 Vth 시프트 량 이 15 V 인 것 에 대해 , 황화암모늄 으로 표면 처리 를 행한 것 은 0 . 2 V , 셀렌산 용액 으로 표면 처리 를 행한 것 은 0 . 5 V 로 모두 양호 한 결과 를 나타냈 다 . 또 , 전류 온 - 오프 비 로서 는 105 이상 의 충분 한 값 이 얻 어 지 고 있 고 , 본 발명 에 의한 산화아연 박막 트랜지스터 가 액정 디스플레이 의 스위칭 용도 나 유기 EL 디스플레이 의 전류 구동 장치 로서 유효 하 게 동작 하 는 것 을 확인 할 수 있 었 다 . 도 7 에 는 액정 디스플레이 ( a ) 와 유기 EL 디스플레이 ( b ) 에 이용 되 는 경우 의 간단 한 회로 구성 을 기재 했 다 .