도 3 c 를 참조 하 면 , 상술 한 구조물 전체 표면 에 배리 어 막 ( 198 ) 을 형성 하 고 셀 영역 저장 전극 ( 205 ) , 유전 층 ( 215 ) 및 상부 전극 층 ( 225 ) 으로 구비 되 는 캐 패 시터 ( 235 ) 형성 공정 을 수행 한다 . 이 를 이용 하 여 주변 회로 영역 에 는 저장 캐 패 시터 ( 230 ) 를 형성 한다 .