먼저 , 제 1 액정 패널 ( 150 ) 은 복수 의 제 1 게이트 라인 들 ( Ga 1 내지 Gan ) , 복수 의 제 1 데이터 라인 들 ( Da 1 내지 Dam ) 및 이 들 과 각각 연결 된 복수 의 서브 화소 ( SP ) 들 을 포함 한다 . 복수 의 제 1 게이트 라인 들 ( Ga 1 내지 Gan ) 과 복수 의 제 1 데이터 라인 들 ( Da 1 내지 Dam ) 은 서로 교차 하 며 , 복수 의 제 1 게이트 라인 들 ( Ga 1 내지 Gan ) 과 복수 의 제 1 데이터 라인 들 ( Da 1 내지 Dam ) 이 교차 하 는 각각 의 영역 에 서브 화소 ( SP ) 들 이 배치 된다 . 구체 적 으로 , 제 1 액정 패널 ( 150 ) 은 n 개 의 제 1 게이트 라인 들 ( Ga 1 내지 Gan ) 과 m 개 의 제 1 데이터 라인 들 ( Da 1 내지 Dam ) 의 교차 구조 에 의해 매트릭스 형태 로 n×m ( m , n 은 양 의 정수 ) 개 의 서브 화소 ( SP ) 들 이 배치 된다 . 서브 화소 ( SP ) 들 각각 은 제 1 게이트 라인 과 제 1 데이터 라인 에 연결 된 박막 트랜지스터 ( TFT ) 및 제 1 화소 전극 ( 155 a ) 을 포함 한다 .