상기 제 1 식각 저 지막 ( 13 ) 은 상기 더미 게이트 패턴 ( 15 n , 15 p ) 에 대해 선택 적 으로 제거 될 수 있 는 절연 물질 , 바람직 하 게 는 실리콘 질화물 을 약 100 ∼ 200 Å 의 두께 로 증착 하 여 형성 한다 . 상기 제 1 식각 저 지막 ( 13 ) 은 후속 공정 에서 상기 더미 게이트 패턴 ( 15 n , 15 p ) 형성 시 에 그 하부 의 채널 층 ( 5 b ) 이 식각 되 는 것 을 방지 한다 . 상기 더미 게이트 패턴 ( 15 n , 15 p ) 은 각각 NMOS 영역 및 PMOS 영역 의 게이트 영 역 을 한정 하 기 위한 것 으로 , 실리콘 산화물 을 약 1000 ~ 3000 Å 의 두께 로 형성 한다 .