도 3 은 본 발명 의 또 다른 실시 형태 에 따른 아노 다 이징 을 이용 한 칩 온 보드 패키지 의 단면도 이 다 . 도 3 을 참조 하 면 , 금속 기판 ( 210 ) , 아노 다 이징 된 절연 층 ( 220 ) , 회로 패턴 층 ( 230 ) 은 도 2 의 구조 와 동일 하 다 . 그러나 본 실시 형태 에서 는 , 칩 ( 160 ) 이 범프 ( 190 ) 를 이용 하 여 회로 패턴 층 ( 230 ) 과 전기 적 으로 연결 된다 . 구체 적 으로 는 , 회로 패턴 층 ( 230 ) 상 에 형성 되 며 , 도전 성 재료 로 구성 된 범프 ( 190 ) 상 에 칩 ( 160 ) 이 실장 된다 . 본 실시 형태 는 와이어 ( 170 ) 가 필요 하 지 않 으며 , 칩 ( 160 ) 이 절연 층 ( 220 ) 이 아닌 범프 ( 190 ) 상 에 실장 된다는 점 에서 도 2 의 구조 와 상이 하 다 . 한편 , 도 2 와 도 3 에 도시 된 칩 온 보드 패키지 는 또 다른 형태 로 설계 변경 이 이루어질 수 도 있 다 . 예 를 들 어 , 금속 기판 ( 210 ) 의 양면 에 회로 패턴 층 ( 220 ) 이 형성 되 고 , 양면 의 회로 패턴 층 ( 220 ) 은 금속 기판 ( 210 ) 에 형성 된 비 아홀 ( 10 도 4 참조 ) 에 의해 전기 적 으로 연결 될 수 있 다 . 이 와 같이 변경 된 실시 형태 를 도 4 에서 그 제조 방법 과 함께 상세히 설명 한다 .