반도체 소자 의 고집 적 화 로 인하 여 소자 의 디자인 룰 ( design rule ) 이 작 아 짐 에 따라 , 셀 트랜지스터 의 크기 가 감소 하 고 , 또한 트랜지스터 의 채널 길이 가 짧 아 지 고 있 다 . 트랜지스터 의 채널 길이 가 짧 아 지 면서 문턱 전압 의 감소 , 누설 전류 의 증가 등 을 유발 하 는 단채 널 효과 ( short channel effect ) 가 발생 하 여 소자 의 특성 이 저하 될 수 있 다 . 따라서 , 제한 된 면적 내 에서 채널 의 길이 를 보다 더 증가 시키 기 위해 반도체 기판 에 트렌치 를 형성 한 다음 , 트렌치 내 에 게이트 를 형성 하 는 방법 이 제시 되 고 있 다 .