한편 , N 타입 의 웰 영역 ( 20 ) 과 P 타입 의 웰 영역 ( 22 ) 사이 ( 또는 , N 타입 의 웰 영역 ( 20 ) 의 일부 와 P 타입 의 웰 영역 ( 22 ) 의 일부 를 포함 하 는 영역 ) 에 는 배선 영역 ( 24 ) 이 배치 되 며 , 배선 영역 ( 24 ) 에 는 네 PMOS 트랜지스터 ( P 1 ~ P 4 ) 와 네 NMOS 트랜지스터 ( N 1 , N 3 , N 5 , N 7 ) 의 공통 게이트 ( CG ) 에 연결 되 는 게이트 패드 ( GP ) 가 배치 된다 .