상기 메모리 셀 ( MC ) 의 구조 를 도 2 를 통해 살펴보 면 , 플로팅 게이트 ( 12 ) 와 반도체 기판 ( 10 ) 사이 에 100 Å 정도 의 두께 로 터널 산화 막 ( 11 ) 이 형성 되 고 , 상기 플로팅 게이트 ( 12 ) 와 워드 라인 ( W / L ) 으로 제공 되 는 콘트롤 게이트 ( 14 ) 사이 에 고유 전 율 을 가지 는 산화 막 / 질화 막 / 산화 막 ( oxide / nitride / oxide ; ONO ) 구조 를 가진 층간 유전 막 ( 13 ) 이 형성 된다 .