도 18 에서 트랜지스터 ( 30 ) 는 기판 ( 14 ) 위 에 제공 되 어 있 다 . 도 18 에서 의 트랜지스터 ( 30 ) 에 포함 되 는 반도체 층 ( 32 ) 은 기판 ( 14 ) 위 에 제공 되 어 있 다 . 반도체 층 ( 32 ) 은 소스 영역 ( 32 s ) , 드레 인 영역 ( 32 d ) , 및 채널 형성 영역 ( 32 c ) 을 포함 한다 . 반도체 층 ( 32 ) 의 채널 형성 영역 ( 32 c ) 위 에 는 , 절연 층 ( 34 ) 을 개재 하 여 도전 층 ( 31 ) 이 제공 되 어 있 다 . 채널 형성 영역 ( 32 c ) 및 도전 층 ( 31 ) 은 , 이 들 이 절연 층 ( 34 ) 을 개재 하 여 서로 중첩 되 는 영역 을 포함 한다 . 도전 층 ( 31 ) 은 게이트 로서 기능 할 수 있 다 . 절연 층 ( 34 ) 은 게이트 절연 층 으로서 기능 할 수 있 다 .