본 발명 의 실시 예 들 에 따른 3 차원 반도체 메모리 장치 는 기판 의 상면 에 대해 수직 으로 제공 되 며 , 직렬 연결 된 m 개 의 제 1 스트링 선택 트랜지스터 들 을 포함 하 는 제 1 셀 스트링 , 상기 기판 상면 에 대해 수직 으로 제공 되 며 , 직렬 연결 된 n 개 의 제 2 스트링 선택 트랜지스터 들 을 포함 하 는 제 2 셀 스트링 , 및 상기 제 1 및 제 2 셀 스트링 들 에 공통 으로 연결 된 비트 라인 을 포함 하 되 , 상기 m 은 상기 n 보다 큰 자연수 일 수 있 다 .