참고 로 , 도 5 에서 는 메모리 장치 ( 150 ) 에 2 개 의 메모리 다이 ( DIE 0 , DIE 1 ) 가 포함 되 고 , 각각 의 메모리 다이 ( DIE 0 , DIE 1 ) 마다 2 개 의 플 래인 ( PLANE 00 , PLANE 01 / PLANE 10 , PLANE 11 ) 이 포함 되 며 , 각각 의 플 래인 ( PLANE 00 , PLANE 01 / PLANE 10 , PLANE 11 ) 마다 예정 된 개수 의 메모리 블록 ( BLOCK 000 , BLOCK 001 , BLOCK 002 , ..., BLCOK 00 N / BLOCK 010 , BLOCK 011 , BLOCK 012 , ..., BLCOK 01 N / BLOCK 100 , BLOCK 101 , BLOCK 102 , ..., BLCOK 10 N / BLOCK 110 , BLOCK 111 , BLOCK 112 , ..., BLCOK 11 N ) 이 포함 되 는 것 으로 예시 되 어 있 는데 , 이 는 어디 까지 나 하나 의 실시 예 일 뿐 이 다 . 실제로 는 , 설계자 의 선택 에 따라 메모리 장치 ( 150 ) 에 2 개 보다 더 많 거나 더 적 은 개수 의 메모리 다이 가 포함 될 수 있 고 , 각각 의 메모리 다이 에 도 2 개 보다 더 많 거나 더 적 은 개수 의 플 래인 이 포함 될 수 있 다 . 물론 , 각각 의 플 래인 에 포함 되 는 메모리 블록 의 개수 인 ' 예정 된 개수 ' 도 설계자 의 선택 에 따라 얼마 든지 조정 가능 하 다 .