이상 설명 한 바 와 같이 본 발명 은 , 반도체 소자 의 제조 과정 에서 웨이퍼 에지 영역 을 제외 한 영역 에서 만 사진 식각 공정 을 수행 하 는 종래 방법 과 는 달리 , 반도체 소자 의 제조 과정 에서 웨이퍼 상 에 제 1 포토레지스트 를 도포 한 후 이 를 패 터닝 하 여 제 1 포토레지스트 패턴 을 형성 하 고 , 제 1 포토레지스트 패턴 이 형성 된 웨이퍼 상부 전면 에 제 2 포토레지스트 를 도포 한 후 에 , 제 2 포토레지스트 가 도포 된 웨이퍼 상부 를 패 터닝 하 여 에지 영역 을 제외 한 영역 의 제 2 포토레지스트 를 제거 하 고 , 웨이퍼 상부 전면 을 식각 하 여 제 1 포토레지스트 패턴 에 따라 콘 택 홀 을 형성 함 으로써 , 반도체 소자 의 제조 과정 에서 웨이퍼 에지 영역 을 포함 한 상부 전면 에 대한 사진 식각 공정 을 수행 할 수 있 어 일정 한 패턴 밀도 를 유지 할 수 있 다 .