도 8 은 도 5 에 도시 된 3 차원 메모리 장치 ( 200 ) 의 프로그램 동작 시 타이밍 에 대한 실시 예 이 다 . 도 5 내지 도 8 을 참조 하 면 , 3 차원 메모리 장치 ( 200 ) 의 프로그램 동작 은 아래 와 같이 진행 된다 . 아래 에서 는 설명 의 편의 를 위하 여 , 제 1 층 ( 210 ) 에 프로그램 이 진행 된다고 가정 하 겠 다 .