도 10 f 를 참조 하 면 , 반도체 패턴 ( SCP ) 상 에 제 1 절 연막 ( 130 ) 을 형성 한다 . 일 실시 예 에서 , 제 1 절 연막 ( 130 ) 은 균일 한 두께 를 가질 수 있 다 . 다만 , 본 발명 이 이 에 한정 되 지 는 않 는다 . 예 를 들 어 , 다른 실시 예 에서 는 제 1 구동 트랜지스터 ( T 1 _ 1 ) 의 활성 층 패턴 ( 일 예 로 , 도 5 의 제 1 활성 층 패턴 ( 120 _ 1 ) ) 이 형성 될 영역 과 제 2 구동 트랜지스터 ( T 1 _ 2 ) 의 활성 층 패턴 ( 일 예 로 , 도 5 의 제 2 활성 층 패턴 ( 120 _ 2 ) ) 이 형성 될 영역 에 대응 하 여 , 반도체 패턴 ( SCP ) 및 제 1 절 연막 ( 130 ) 각각 의 두께 를 차등 화 할 수 도 있 다 .