도 5 는 본 발명 의 제 3 실시 예 에 따른 플 라즈 마 손상 방지 용 정 션 다이오드 의 배치 방법 을 설명 하 는 도면 이 다 . 도 5 의 배치 방법 은 , 도 3 의 배치 방법 에서 플라 즈 마 손상 방지 용 정 션 다이오드 ( 350 ) 가 NP 다이오드 인 데 대하 여 , 플라 즈 마 손상 방지 용 정 션 다이오드 ( 550 ) 가 PN 다이오드 인 점 에서 차이 가 있 다 . 플 라즈 마 손상 방지 용 정 션 다이오드 ( 550 ) 는 , PMOS 트랜지스터 ( 510 ) 의 게이트 폴리 레이어 ( 316 a ) 와 NMOS 트랜지스터 ( 530 ) 의 게이트 폴리 레이어 ( 316 b ) 와 연결 되 는 콘 택 레이어 ( 320 e ) 를 통해 비트 폴리 레이어 ( 322 c ) 와 연결 되 고 , 비트 폴리 레이어 ( 322 c ) 는 콘 택 레이어 ( 320 d ) 를 통해 P - 액티브 레이어 ( 314 c ) 와 연결 되 는 구조 를 갖 는다 .