제 1 절연 층 ( 10 ) 상 에 제 1 배리어 패턴 ( BR 1 ) 및 제 1 제어 전극 ( GE 1 ) 이 배치 된다 . 제 1 배리어 패턴 ( BR 1 ) 및 제 1 제어 전극 ( GE 1 ) 은 제 1 반도체 패턴 ( PS 1 ) 의 채널 영역 에 중첩 할 수 있 다 . 제 1 절연 층 ( 10 ) 은 제 1 반도체 패턴 ( PS 1 ) 에 접하 고 , 제 1 배리어 패턴 ( BR 1 ) 은 제 1 절연 층 ( 10 ) 에 접하 고 , 제 1 제어 전극 ( GE 1 ) 은 제 1 배리어 패턴 ( BR 1 ) 에 접하 도록 배치 될 수 있 다 .