그 다음 , 후속 공정 에서 모스 트랜지스터 ( MOS transistor ) ( 3 , 4 ) 의 전극 연결 을 위해 형성 되 는 금속 막 과 폴리 실리콘 ( 또는 소스 / 드레 인 영역 ) 과 의 절연 을 위한 절 연막 형성 을 위하 여 PMD 라이너 막 ( 5 ) 이 형성 된 실리콘 웨이퍼 ( 1 ) 상 에 도 1 b 와 같이 적층 된 구조 의 BPSG 막 ( 6 ) 이 형성 된다 . 상기 BPSG 막 ( 6 ) 은 SA CVD ( Sub Atmosphere Chemical Vapor Deposition ) 이나 AP CVD ( ( Atmosphere Chemical Vapor Deposition ) 에 의해 형성 될 수 있 다 . 이후 , 절연 특성 향상 을 위하 여 적층 구조 로 증착 된 BPSG 막 ( 6 ) 을 치밀 화 하 고 , 어느 정도 의 평탄 화 를 얻 기 위해 열처리 공정 을 통해 고 밀도 화 한다 .