이어서 , 리 세스 ( 34 , 36 ) 를 포함 한 반도체 기판 ( 31 ) 상 에 게이트 절 연막 ( 37 ) 을 형성 한다 . 이어서 , 게이트 절 연막 ( 37 ) 상 에 리세 스 ( 34 , 36 ) 에 일부 가 매립 되 고 , 나머지 는 반도체 기판 ( 31 ) 의 상부 로 노출 된 게이트 패턴 ( 38 ) 을 형성 한다 . 여기 서 , 게이트 패턴 ( 38 ) 은 폴리 실리콘 막 ( 38 a ) , 게이트 전극 ( 39 b ) 과 게이트 하드 마스크 ( 39 c ) 가 순차 로 적층 된 구조 를 갖 는다 .