제 2 전압 분배 부 에서 하나 의 저항 열 은 2 개 의 트랜지스터 와 2 개 의 저항 으로 이루어지 며 , 제 31 NAND 게이트 에서 출력 되 는 제 2 선택 신호 에 대응 하 여 데이터 전압 을 생성 하 며 , 나머지 하나 의 저항 열 은 3 개 의 트랜지스터 와 1 개 의 저항 으로 이루 어 지 며 , 2 개 의 트랜지스터 는 제 32 NAND 게이트 에서 출력 되 는 제 2 부 선택 신호 에 대응 하 여 동작 하 고 , 나머지 하나 의 트랜지스터 는 디지털 데이터 신호 의 최 하위 비트 에 대응 하 여 동작 하 여 제 2 기준 전압 을 차단 하 여 저 항비 에 의해 전압 이 분배 되 지 않 은 제 1 기준 전압 을 데이터 전압 으로 출력 한다 .