워드 라인 WL 0 내지 WLn 은 제 3 단위 로 NAND 스트링 사이 에 접속 되 어 , 메모리 셀 트랜지스터 ( MT ) 내 의 제어 게이트 전극 을 공유 한다 . 즉 , 제 3 단위 로 동일 한 라인 상 에 있 는 메모리 셀 트랜지스터 ( MT ) 내 의 제어 게이트 전극 은 동일 한 워드 라인 WL 에 접속 된다 . 동일 한 워드 라인 WL 에 접속 된 ( m + 1 ) 개 의 메모리 셀 트랜지스터 ( MT ) 는 페이지 로서 처리 되 고 , 데이터 기입 및 데이터 판독 은 페이지 단위 로 행해진다 .