각 스트링 의 제 1 내지 제 n 메모리 셀 들 ( MC 1 ~ MCn ) 은 소스 선택 트랜지스터 ( SST ) 와 드레 인 선택 트랜지스터 ( DST ) 사이 에서 서로 직렬 로 연결 될 수 있 다 . 제 1 내지 제 n 메모리 셀 들 ( MC 1 ~ MCn ) 의 게이트 들 은 각각 제 1 내지 제 n 워드 라인 들 ( WL 1 ~ WLn ) 에 연결 될 수 있 다 .