상술 한 바 와 같이 , 종래 의 기술 에 따른 반도체 메모리 장치 는 소 영역 별로 신호 라인 및 컬럼 제 어부 등 의 구성 이 별도 로 구비 되 어야 하 므로 회로 설계 및 레이아웃 설계 를 매우 어렵 게 한다 . 또한 반도체 메모리 기술 의 발전 에 따라 동일 하 거나 더욱 작 은 면적 에서 기존 에 비해 큰 메모리 용량 과 뛰어나 데이터 처리 능력 이 요구 되 므로 상술 한 회로 설계 및 레이아웃 설계 문제 는 더욱 심화 될 것 이 다 .