본 출원 의 설명 과 유사 하 게 , 코어 부분 의 메모리 타일 들 ( 430 ) 각각 에서 , 로우 라인 들 은 메모리 어레이 내 의 메모리 셀 들 에 결합 될 수 있 다 . 특정 로우 라인 은 메모리 셀 의 특정 데크 에 전용 될 수 있 다 . 로우 라인 은 또한 개별 데크 에 대한 로우 라인 디코더 와 관련 될 수 있 다 . 활성 경계 타일 들 ( 915 ) 에서 , 각각 의 데크 에 대한 로우 디코더 들 은 코어 부분 의 메모리 타일 들 의 로우 디코더 들 과 관련 되 지 않 을 수 있 는 어레이 의 대응 하 는 로우 라인 들 과 관련 될 수 있 다 . 이러 한 구성 은 본 출원 에 설명 된 바 와 같이 증가 된 수 의 메모리 셀 을 액세스 하 게 할 수 있 다 .