도 31 은 부하 저항 모델 에 의한 제어 를 이용 하 는 리세트 전류 / 전압 바이어스 회로 ( 21 D ) 를 도시 한다 . 리세트 전류 / 전압 바이어스 회로 ( 21 D ) 는 리세트 전류 IRES 를 공급 하 도록 동작 하 는 정전 류 원 으로서 기능 하 는 전류 미러 회로 ( 21 g ) 및 가변 저항기 VR 상 의 전압 을 부하 저항 모델 의 전위 와 비교 하 여 리세트 전류 IRES 의 공급 을 중단 하 도록 동작 하 는 모니터 회로 를 포함 한다 . 모니터 회로 는 연산 증폭기 ( OP 9 ) , 인버터 ( IV 7 ) 및 게이트 회로 ( G 4 ) 를 포함 한다 . 전류 미러 회로 ( 21 g ) 는 각 게이트 들 이 공통 접속 된 전류 공급 PMOS 트랜지스터 들 ( Q 124 , Q 125 ) , PMOS 트랜지스터 들 ( Q 124 , Q 125 ) 에 직렬 접속 된 PMOS 트랜지스터 들 ( Q 126 , Q 127 ) , 부하 저항 모델 ( 21 f ) 및 트랜지스터 ( Q 126 ) 에 직렬 접속 된 NMOS 트랜지스터 ( Q 128 ) 를 포함 한다 .