마찬가지 로 제 2 구 동부 ( sub 2 - SRn ) 에서 제 2 입력 신호 ( flmdn ) 와 제 1 클럭 신호 ( clk ) 가 동기 되 어 로우 레벨 펄스 로 입력 되 면 , 제 4 커패시터 ( C 4 ) 가 저전압 으로 충전 되 어 트랜지스터 M 7 이 턴 온 되 고 , 트랜지스터 M 8 이 턴 온 되 어 하이 레벨 의 제 1 전원 전압 ( VGH ) 을 트랜지스터 M 6 에 전달 하 여 오프 시킨다 . 따라서 제 2 클럭 신호 ( clkb ) 의 전압 레벨 이 로우 가 되 면 제 2 중간 출력 신호 ( DN [ n ] ) 가 로우 레벨 이 되 고 , 그 후 에 제 2 클럭 신호 ( clkb ) 의 전압 레벨 이 하이 가 되 면 제 4 커패시터 ( C 4 ) 가 방전 되 어 제 2 클럭 신호 ( clkb ) 의 영향 없이 하이 레벨 로 출력 된다 . 그 후 다음 과정 에서 트랜지스터 M 6 이 턴 온 되 면 제 2 중간 출력 신호 ( DN [ n ] ) 의 출력 은 계속 하이 로 유지 된다 .