제 1 내지 제 4 D 플립 플 롭 ( 110 a 내지 110 d ) 은 클럭 신호 에 응답 하 여 제 1 게이트 스타트 펄스 ( GSP 1 ) 가 순차 적 으로 쉬프 트 된 형태 의 제 1 내지 제 4 게이트 쉬프 트 클럭 신호 ( GSC 1 내지 GSC 4 ) 를 생성 하 여 출력 한다 . 제 1 내지 제 4 D 플립 플 롭 ( 110 a 내지 110 d ) 각각 은 클럭 신호 ( RCLK ) 가 하이 논리 인 경우 입력 신호 ( GSP 1 내지 GSP 4 ) 를 그대로 출력 하 고 , 클럭 신호 ( RCLK ) 가 로우 논리 인 경우 , 입력 신호 와 관계없이 이전 출력 을 유지 한다 .