이상 과 같이 , 실시 형태 3 의 증폭 회로 ( 120 ) 에서 는 , 상위 3 비트 를 이용 하 여 입력 전압 에 대한 전류 공급 비 의 절환 을 4 단계 로 제어 하 고 있 고 , 실시 형태 2 의 회로 ( 110 ) 보다 도 더 세밀 한 조정 을 하 고 있 으며 , 예 를 들 면 DAC 가 10 비트 디지털 데이터 를 변환 하 는 경우 에 도 , 전류 공급 비 의 절환 영역 에서 의 미분 직선 성 오차 의 증대 를 억제 하 여 , 충분 한 변환 정밀도 를 유지 할 수 있 다 . 또한 , 로직 회로 L 14 의 구성 을 변경 함 으로써 , 상위 3 비트 를 이용 해서 , Pin : Nin = 2 : 2 의 전류 공급 비 를 더 실행 할 수 있 으며 , 이 경우 에 는 , 절환 은 5 단계 로 되 어 , 미분 직선 성 오차 의 저감 을 더욱 도모 하 는 것 이 가능 해진다 .