본 발명 은 웨이퍼 전 영역 에서 EFH ( Effective Field oxide Height ) 의 불 균일 성 을 최소 화 할 수 있 는 반도체 소자 의 제조 방법 을 제공 하 기 위한 것 으로 , 이 를 위해 본 발명 은 기판 상 에 제 1 절 연막 및 도전 막 을 형성 하 는 단계 와 , 상기 도전 막 상 에 완충 막 을 형성 하 는 단계 와 , 상기 완충 막 상 에 폴리 실리콘 막 으로 이루어진 희생 막 을 형성 하 는 단계 와 , 상기 희생 막 , 상기 완충 막 , 상기 도전 막 , 상기 제 1 절 연막 및 상기 기판 을 식각 하 여 트렌치 를 형성 하 는 단계 와 , 상기 트렌치 가 매립 되 도록 제 2 절 연막 을 증착 하 는 단계 와 , 상기 희생 막 을 연마 정지 막 으로 상기 제 2 절 연막 을 평탄 화 하 는 단계 와 , 상기 희생 막 을 산화 시키 는 단계 와 , 산화 된 희생 막 을 제거 하 는 단계 를 포함 하 는 반도체 소자 의 제조 방법 을 제공 한다 .