상기 하드 마스크 막 패턴 을 형성 하 는 단계 는 , 상기 컨트롤 게이트 전극 층 상 에 실리콘 산화 질화 막 을 형성 하 는 단계 ; 상기 실리콘 산화 질화 막 상 에 TEOS 막 을 형성 하 는 단계 ; 상기 TEOS 막 상 에 비정질 카본 막 을 형성 하 는 단계 ; 상기 비정질 카본 막 을 선택 적 으로 식각 하 여 비정질 카본 막 패턴 을 형성 하 는 단계 ; 상기 비정질 카본 막 패턴 을 식각 마스크 로 상기 TEOS 막 및 실리콘 산화 질화 막 을 식각 하 여 TEOS 막 패턴 및 실리콘 산화 질화 막 패턴 을 형성 하 는 단계 ; 및 상기 비정질 카본 막 패턴 을 제거 하 는 단계 를 더 포함 할 수 있 다 .