한편 , 본 발명 에서 는 반도체 패키지 의 설계 조건 에 맞추 어 선택 적 으로 진행 되 는 후처리 공정 들 도 고려 하 는데 , 예 를 들 면 , 다 이 패드 ( 210 ) 상 에 안착 될 반도체 칩 과 , 각 리드 ( 220 ) 간 의 양호 한 전기 접속 을 위해 , 다 이 패드 ( 210 ) 와 리드 ( 220 ) 가 서로 수직 으로 단 차진 위치 에 배치 되 도록 다 이 패드 ( 210 ) 에 대한 업 - 셋 ( up - set ) 포 밍 이나 다운 - 셋 ( down - set ) 포 밍 이 진행 될 수 있 다 . 이때 , 업 - 셋 이나 다운 셋 포 밍 을 통하 여 , 반도체 칩 의 안착 위치 가 형상 자체 로 정의 될 수 있 어 , 반도체 칩 의 얼라인 이 보다 용이 해질 수 있 을 것 이 다 .