도 2 , 도 3 a 내지 도 3 g 및 도 4 a 내지 도 4 g 는 본 발명 의 실시 예 에 따른 핀 트랜지스터 제조 방법 을 설명 하 기 위한 도면 들 이 다 . 여기 서 , 도 2 는 게이트 형성 영역 을 포함 하 는 액티브 영역 및 필드 영역 을 갖 는 반도체 기판 을 도시 한 평면도 이 고 , 도 3 a 내지 도 3 g 는 도 2 의 X - X ' 선 에 따른 공정 별 단면도 이 며 , 도 4 a 내지 도 4 g 는 도 2 의 Y - Y ' 선 에 따른 공정 별 단면도 이 다 . 도 2 에 대한 설명 은 생략 하 며 , 도 2 에서 의 도면 부호 200 은 반도체 기판 을 , A / R 은 액티브 영역 을 , F / R 은 필드 영역 을 , 그리고 , G / R 은 게이트 형성 영역 을 각각 나타낸다 .