P 타입 의 웰 영역 ( 42 ) 에 는 배선 영역 ( 44 ) 의 반대쪽 측면 에서부터 배선 영역 ( 44 ) 방향 으로 각 NMOS 트랜지스터 ( N 1 ~ N 8 ) 에 대응 되 는 액티브 영역 ( A _ N ) 이 소정 간격 을 두 고 순서 대로 형성 된다 . 그리고 , 각 액티브 영역 ( A _ N ) 의 일 측 상부 에 는 공통 게이트 ( CG ) 가 형성 되 고 , 각 액티브 영역 ( A _ N ) 의 타 측 상부 에 는 게이트 ( G _ D ) 가 형성 된다 . 또한 , 액티브 영역 ( A _ N ) 에 는 게이트 ( CG ) 와 게이트 ( G _ D ) 를 사이 에 두 고 소스 및 드레 인 영역 ( S _ N , D _ N ) 이 교대 로 형성 된다 .