본 발명 은 메모리 소자 의 제조 방법 에 관한 것 으로 , 반도체 기판 상부 에 다수 의 게이트 를 형성 하 는 단계 와 , 상기 게이트 를 포함 한 상기 반도체 기판 상부 에 제 1 절 연막 으로 질화 막 을 형성 하 는 단계 와 , 상기 게이트 상부 와 상기 게이트 사이 의 반도체 기판 상부 에서 보다 상기 게이트 의 측벽 에서 더 얇 은 두께 를 가지 도록 상기 제 1 절 연막 의 상부 에 제 2 절 연막 을 증착 하 는 단계 와 , 상기 제 2 절 연막 을 식각 하 는 단계 와 , 상기 게이트 사이 가 채워 지 도록 상기 제 2 절 연막 상부 에 제 3 절 연막 을 형성 하 는 단계 를 포함 한다 .