도 1 a 및 1 b 는 본 기술 의 실시 예 에 따라 구성 된 전기 기능 열 전달 구조 를 갖 는 반도체 디바이스 조립 체 ( 100 ) 를 보여 주 는 단면 도 및 부분 확대 단면도 이 다 . 구체 적 으로 , 도 1 a 는 제조 가 완료 된 후 의 조립 체 ( 100 ) 를 나타내 는 단면도 이 고 , 도 1 b 는 조립 체 ( 100 ) 에 대한 제조 공정 의 일부분 을 나타내 는 부분 확대도 이 다 . 도 1 a 를 참조 하 면 , 조립 체 ( 100 ) 는 패키지 지지 기판 ( 102 ) ( 가령 , 인터 포저 ) , 지지 기판 ( 102 ) 에 장착 되 는 제 1 반도체 다이 ( 104 ) , " 및 제 1 다이 ( 104 ) 에 장착 된 ( 도면 부호 ( 106 a - d ) 로 개별 적 으로 식별 된 ) 복수 의 제 2 반도체 다이 ( 106 ) 를 포함 한다 . 제 1 다이 ( 104 ) 는 베이스 영역 ( 108 ) 및 주변 영역 ( 110 ) ( 해당 분야 의 통상 의 기술자 에게 "" 포치 ( porch ) "" 또는 "" 쉘 프 ( shelf ) 라고 알려짐 ) 을 갖 는 장착 표면 ( 107 ) 을 포함 한다 . 제 2 다이 ( 106 ) 는 제 1 다이 ( 104 ) 의 베이스 영역 ( 108 ) 상 에 스택 ( 112 ) ( "" 다 이 스택 ( 112 ) "") 으로 배열 된다 . "