제 2 서브 칩 ( CH 2 ) 은 서로 이격 된 제 1 영역 ( RG 1 ) 및 제 2 영역 ( RG 2 ) 을 포함 할 수 있 다 . 제 2 서브 칩 ( CH 2 ) 의 제 1 영역 ( RG 1 ) 은 제 1 서브 칩 ( CH 1 ) 의 제 1 영역 ( RG 1 ) 상 에 제공 될 수 있 고 , 제 2 서브 칩 ( CH 2 ) 의 제 2 영역 ( RG 2 ) 은 제 1 서브 칩 ( CH 1 ) 의 제 2 영역 ( RG 2 ) 상 에 제공 될 수 있 다 .