상기 제 2 지연 모드 판단 신호 ( COARSE _ LOCK _ NEW ) 가 비활성 화 되 었 으므로 제 어부 ( 500 ) 는 위상 검출 신호 ( POUT ) 에 따라 지연 제어 신호 ( CCDL ) 펄스 를 발생 시킨다 . 커스 듀얼 딜레이 라인 ( 210 ) 은 상기 지연 제어 신호 ( CCDL ) 펄스 가 발생 되 면 그 에 맞 도록 변화 된 지연 시간 만큼 기준 클럭 신호 ( REFCLK ) 를 지연 시켜 출력 한다 .