데이터 IC 들 ( D - IC 1 내지 D - IC 8 ) 각각 은 타이밍 컨트롤러 ( 10 ) 로부터 해당 데이터 전 송라 인 쌍 ( DLP ) 을 경유 하 여 독립 적 으로 수신 된 차동 신호 의 전압 극성 에 따라 원래 의 전송 데이터 로 복원 하 고 , 복원 된 전송 데이터 에서 제 1 클럭 과 데이터 를 분리 하 여 검출 한다 . 그리고 , 검출 된 제 1 클럭 의 주파수 를 체배 하 여 제 2 클럭 을 복원 하 고 , 복원 된 제 2 클럭 을 이용 하 여 데이터 를 샘플링 하 여 래치 한 다음 , 래치 된 데이터 를 이용 하 여 표시 패널 의 데이터 라인 을 구동 한다 . 특히 , 데이터 IC 들 ( D - IC 1 내지 D - IC 8 ) 각각 은 타이밍 컨트롤러 ( 10 ) 로부터 의 클럭 이 네이블 신호 에 응답 하 여 수신 된 데이터 에서 클럭 을 개별 적 으로 검출 하 여 이용 한다 . 따라서 , 데이터 IC 들 ( D - IC 1 내지 D - IC 8 ) 에서 클럭 미 검출 , 클럭 지연 또는 데이터 전송 주파수 증가 로 인한 데이터 의 샘플링 오류 를 방지 할 수 있 다 .