예 를 들 어 , 쓰 기 동작 시 에 , 어 드레스 디코더 회로 ( 113 ) 는 , 제 1 어드레스 ( ADDR 1 ) 가 가리키 는 선택 된 메모리 블록 의 선택 된 워드 라인 에 프로그램 전압 ( VGPM ) 을 인가 하 고 , 선택 된 메모리 블록 의 비 선택 된 워드 라인 들 에 패스 전압 ( VPASS ) 을 인가 할 수 있 다 . 읽 기 시 에 , 어 드레스 디코더 회로 ( 113 ) 는 제 1 어드레스 ( ADDR 1 ) 가 가리키 는 선택 된 메모리 블록 의 선택 된 워드 라인 에 선택 읽 기 전압 ( VRD ) 을 인가 하 고 , 선택 된 메모리 블록 의 비 선택 된 워드 라인 들 에 비 선택 읽 기 전압 ( VREAD ) 을 인가 할 수 있 다 . 소거 시 에 , 어 드레스 디코더 회로 ( 113 ) 는 제 1 어드레스 ( ADDR 1 ) 가 가리키 는 선택 된 메모리 블록 의 워드 라인 들 에 소거 전압 ( 예 를 들 어 , 접지 전압 ) 을 인가 할 수 있 다 .