시냅스 회로 들 ( 311 ~ 318 ) 은 제 1 승수 를 수신 할 수 있 다 . 또는 , 제 1 승수 는 각각 의 시냅스 회로 에 미리 저장 되 어 있 을 수 있 다 . 다만 , 각각 의 시냅스 회로 는 제 1 승수 중 하나 의 비트 만 을 수신 할 수 있 다 . 예 를 들 어 , 제 1 승수 가 8 비트 의 바이너리 입력 이 라고 가정 하 면 , 시냅스 회로 ( 311 ) 는 제 1 승수 의 MSB ( Most Significant Bit ) 를 저장 할 수 있 으며 , 시냅스 회로 ( 318 ) 는 제 1 승수 의 LSB ( Least Significant Bit ) 를 저장 할 수 있 다 . 시냅스 회로 들 ( 312 ~ 317 ) 은 제 1 승수 의 MSB 와 LSB 사이 의 나머지 비트 들 을 순차 적 으로 저장 할 수 있 다 .