도 1 에 도시 된 실시 예 에서 , 트래킹 하이 회로 ( 131 ) 는 2 개 의 PMOS 트랜지스터 ( MP 4 및 MP 5 ) 를 포함 한다 . PMOS 트랜지스터 ( MP 4 ) 의 소스 단자 는 PMOS 트랜지스터 ( MP 1 ) 의 게이트 단자 에 결합 된다 . PMOS 트랜지스터 ( MP 4 ) 의 게이트 단자 는 입력 단자 ( N 0 ) 에 결합 된다 . PMOS 트랜지스터 ( MP 4 ) 의 드레 인 단자 는 기준 레벨 ( VDDL ) 에 결합 된다 . PMOS 트랜지스터 ( MP 5 ) 의 소스 단자 는 PMOS 트랜지스터 ( MP 1 ) 의 게이트 단자 에 결합 된다 . PMOS 트랜지스터 ( MP 5 ) 의 게이트 단자 는 기준 레벨 ( VDDL ) 에 결합 된다 . PMOS 트랜지스터 ( MP 5 ) 의 드레 인 단자 는 제 1 단자 ( N 0 ) 에 결합 된다 . 입력 신호 ( SIN ) 가 하이 일 때 , PMOS 트랜지스터 ( MP 4 ) 는 턴 오프 되 고 PMOS 트랜지스터 ( MP 5 ) 는 턴 온 되 어 , 입력 신호 ( SIN ) 를 제 1 입력 트랙 킹 신호 ( INH ) 로서 복제 한다 . 입력 신호 ( SIN ) 가 로우 일 때 , PMOS 트랜지스터 ( MP 4 ) 는 턴 온 되 고 , PMOS 트랜지스터 ( MP 4 ) 는 제 1 입력 트랙 킹 신호 ( INH ) 를 기준 레벨 ( VDDL ) 로 풀 로우 한다 .