산화물 반도체 층 ( 403 ) 으로서 본 실시 형태 의 산화물 반도체 적층 을 이용 한 실시 형태 2 에서 의 트랜지스터 ( 162 ) 에서 는 , 산화물 반도체 층 의 한쪽 면 으로부터 다른 쪽 의 면 에 전계 가 인가 되 지 않 고 , 전류 가 산화물 반도체 적층 의 두께 방향 ( 한쪽 면 으로부터 다른 쪽 의 면 으로 흐르 는 방향 , 구체 적 으로 도 17 a 및 17 b 에 도시 하 는 트랜지스터 ( 162 ) 에서 는 상하 방향 ) 에 흐르 지 않 는다 . 전류 는 주로 산화물 반도체 적층 의 계면 을 흐르 는 트랜지스터 구조 이 기 때문 에 , 트랜지스터 에 광 조사 가 행해져 도 또는 트랜지스터 에 BT 스트레스 가 부여 되 어도 , 트랜지스터 특성 의 열화 가 억제 되 거나 저감 된다 .