한편 , 데이터 도전 층 ( 170 ) 은 제 1 방향 ( d 1 ) 일 측 또는 타 측 으로 도 시프트 될 수 있 는데 , 제 1 및 제 2 반도체 패턴 ( 151 , 152 ) 이 평면 도 상 에서 제 1 방향 ( d 1 ) 으로 제 1 내지 제 2 스위칭 소자 들 ( TR 1 , TR 2 ) 의 소스 전극 들 ( SE 1 , SE 2 ) 및 드레 인 전극 들 ( DE 1 , DE 2 ) 을 충분 한 마진 으로 완전히 커버 할 수 있 다 . 따라서 , 제 1 반도체 패턴 ( 151 ) 및 제 2 반도체 패턴 ( 152 ) 과 데이터 도전 층 ( 170 ) 간 의 얼라인 이 제 1 방향 ( d 1 ) 일 측 또는 타 측 으로 변화 하 거나 오 차 가 발생 하 더라도 , 제 1 내지 제 2 스위칭 소자 들 ( TR 1 , TR 2 ) 각각 의 채널 폭 및 채널 길이 는 변화 하 지 않 을 수 있 다 .