즉 , 본 발명 의 유닛 딜레이 셀 의 정상 동작 시 전원 전압 라인 ( VDD ) 과 각 낸드 게이트 ( 30 , 32 ) 의 출력 단 사이 에 형성 되 는 전류 패스 는 단 하나 이 므로 , 전원 전압 변화 에 대응 하 여 지연 값 을 안정 화 시키 기 위한 목적 으로 사용 되 는 외부 저항 ( R 3 ) 이 각 낸드 게이트 ( 30 , 32 ) 당 하나 씩 만 연결 되 는 것 이 가능 하 다 .