도 8 및 도 9 는 도 5 의 ECC 디코더 ( 442 ) 의 동작 과정 의 일 예 로서 싱글 에러 를 갖 는 데이터 ( < C >) 에 대한 처리 과정 을 설명 하 기 위해 나타내 보인 블록 도 및 타이밍 도 이 다 . 도 8 에서 도 5 와 동일 한 참조 부호 는 동일 한 구성 요소 를 나타낸다 . 도 8 및 도 9 를 참조 하 면 , 메모리 미디어 로부터 액세스 한 코드 워드 가 예컨대 176 바이트 ( Byte ) 크기 의 < C > 인 경우 를 예 로 들 기 로 한다 . 버스트 랭크 ( burst length ) 가 4 인 경우 각각 이 44 바이트 ( Byte ) 크기 를 갖 는 < C 0 >, < C 1 >, < C 2 >, < C 3 > 의 순서 대로 신드롬 연산 블록 ( 410 ) 및 패스트 패스 컨트롤러 ( 610 ) 에 입력 된다 . 신드롬 연산 블록 ( 410 ) 은 , 입력 되 는 코드 워드 인 < C > 에 대해 신드롬 ( SC ) 을 연산 하 여 출력 시킨다 . 신드롬 ( SC ) 연산 과정 에서 , " 에러 가 존재 하 는 경우 신드롬 연산 블록 ( 410 ) 은 제 1 제어 신호 ( CS 1 ) 로서 이진 값 "" 1 "" 을 패스트 패스 컨트롤러 ( 610 ) 로 입력 시킨다 . 제 1 제어 신호 ( CS 1 ) 로서 이진 값 "" 1 "" 을 입력 받 은 패스트 패스 컨트롤러 ( 610 ) 는 ", KES 블록 ( 510 ) 으로부터 의 ECC 디 코딩 된 데이터 입력 을 기다린다 .