상기 제 2 신호 생 성부 ( 120 ) 는 상기 어드레스 10 번 ( A 10 ) 이 인 에 이 블 되 면 상기 출력 제어 신호 ( out _ ctrl < 0 : 3 >) 에 따라 지연 값 을 갖 는 신호 를 출력 하 는 지연 출력 부 ( 124 ) , 및 상기 지연 출력 부 ( 124 ) 의 출력 신호 의 인 에 이 블 구간 에서 상기 클럭 ( CLK ) 의 로우 구간 을 출력 하 는 펄스 생 성부 ( 123 ) 를 포함 한다 .