한편 , 워드 라인 이나 선택 라인 은 게이트 절 연막 ( 104 ) , 플로팅 게이트 용 도전 막 ( 106 ) , 유전체 막 ( 108 ) , 콘트롤 게이트 용 도전 막 ( 110 ) , 도전 층 ( 112 ) 을 포함 하 는 적 층막 구조 의 게이트 ( gate ) 로 형성 된다 . 바람직 하 게 는 , 플로팅 게이트 용 도전 막 ( 106 ) 및 콘트롤 게이트 용 도전 막 ( 110 ) 은 폴리 실리콘 ( poly silicon ) 을 사용 하 여 형성 할 수 있 으며 , 유전체 막 ( 108 ) 은 산화 막 , 질화 막 및 산화 막 이 적층 된 ONO ( Oxide / Nitride / Oxide ) 구조 로 형성 할 수 있 다 . 또한 , 도전 층 ( 112 ) 은 반도체 제조 공정 에서 통상 적 으로 사용 되 는 도전 물질 인 금속 등 을 사용 하 여 형성 할 수 있 다 .