여기 서 , 박막 트랜지스터 기판 ( 1 ) 은 , 도 1 a 및 도 1 b 에 도시 된 바 와 같이 , 절여 기판 ( 2 ) 상 에 상호 교차 하 도록 형성 되 어 있 는 게이트 배선 ( 3 ) 과 데이터 배선 ( 4 ) 을 포함 한다 . 게이트 배선 ( 3 ) 은 통상 가로 방향 으로 연장 되 어 있 는 게이트 선 ( 3 a ) 과 , 게이트 선 ( 3 a ) 의 단부 에 형성 되 어 있 는 게이트 패드 ( 미 도시 ) 및 게이트 선 ( 3 a ) 의 일부 로 박막 트랜지스터 ( TFT ) 를 구성 하 는 게이트 전극 ( 3 b ) 을 포함 한다 . 게이트 전극 ( 3 b ) 은 게이트 선 ( 3 a ) 보다 더 큰 폭 을 가지 도록 마련 될 수 있 다 . 그리고 , 데이터 배선 ( 4 ) 은 통상 세로 방향 으로 연장 되 어 있 는 데이터 선 ( 4 a ) 과 , 데이터 선 ( 4 a ) 의 단부 에 형성 되 어 있 는 데이터 패드 ( 4 b ) 를 포함 한다 . 그리고 , 게이트 배선 ( 3 ) 및 공통 전압 선 ( 8 ) 과 데이터 배선 ( 4 ) 사이 에 는 게이트 절 연막 ( 9 ) 이 개재 되 어 있 으며 , 게이트 선 ( 3 a ) 과 데이터 선 ( 4 a ) 이 교차 하 여 형성 된 영역 은 화소 영역 ( pixel area ) 으로 정의 된다 . 게이트 배선 ( 3 ) 과 데이터 배선 ( 4 ) 상 에 는 보호막 ( 5 ) 이 형성 되 어 있 다 . 그리고 , 보호막 ( 5 ) 상 에 는 , IPS ( In Plane Switching ) 구조 의 화소 ( Pixel ) 의 경우 , 상호 반복 하 여 교대 로 형성 되 어 있 는 화소 전극 ( 6 ) 과 공통 전극 ( 7 ) 이 형성 되 어 있 다 . 화소 전극 ( 6 ) 과 공통 전극 ( 7 ) 은 일반 적 으로 ITO ( indium tin oxide ) 또는 IZO ( indium zinc oxide ) 를 포함 하 여 제조 된다 . 그리고 , 공통 전극 ( 7 ) 에 공통 전압 ( Vcom ) 을 인가 하 기 위한 공통 전압선 ( 8 ) 이 화소 영역 ( pixel area ) 의 가장자리 를 따라 마련 되 어 있 다 .