본 발명 의 또 다른 개념 에 따른 , 반도체 소자 의 제조 방법 은 , 제 1 기판 및 상기 제 1 기판 상 의 배선 들 을 포함 하 는 제 1 서브 칩 을 형성 하 는 것 ; 제 2 기판 및 상기 제 2 기판 상 의 배선 들 을 포함 하 는 제 2 서브 칩 을 형성 하 는 것 ; 상기 제 1 서브 칩 과 상기 제 2 서브 칩 을 서로 마주 보 도록 적층 하 는 것 ; 상기 제 2 서브 칩 을 관통 하 여 상기 제 1 서브 칩 의 상기 배선 들 중 최 상부 의 배선 을 노출 하 는 관통 콘 택 홀 을 형성 하 는 것 ; 및 상기 관통 콘 택 홀 을 채우 는 관통 콘 택 을 형성 하 는 것 을 포함 할 수 있 다 . 상기 제 2 서브 칩 을 형성 하 는 것 은 : 상기 배선 들 중 제 1 개 구부 를 갖 는 제 1 배선 을 형성 하 는 것 ; 및 상기 제 1 배선 상 에 상기 제 1 개 구부 와 수평 적 으로 오프셋 된 제 2 개 구부 를 갖 는 제 2 배선 을 형성 하 는 것 을 포함 하 고 , 상기 관통 콘 택 홀 을 형성 하 는 것 은 , 상기 제 1 개 구부 와 상기 제 2 개 구부 를 통과 하 는 보조 콘 택 홀 을 형성 하 는 것 을 포함 하 며 , 상기 보조 콘 택 홀 의 바닥 면 의 레벨 은 , 상기 제 1 서브 칩 의 상기 최 상부 의 배선 의 상면 의 레벨 보다 높 을 수 있 다 .