본 발명 의 다른 특징 에 따른 메모리 시스템 은 : ( n / 2 ) + 1 클록 사이클 로 구성 된 데이터 스트로브 신호 를 생성 하 고 , 상기 생성 된 데이터 스트로브 신호 를 출력 하 며 , 상기 데이터 스트로브 신호 에 동기 되 어 n 개 의 데이터 를 출력 하 는 메모리 ; 및 상기 메모리 로부터 상기 데이터 스트로브 신호 및 상기 데이터 를 제공 받 는 메모리 컨트롤러 를 포함 하 고 , 상기 메모리 는 딜레이 잠금 루프 를 포함 하 고 , 상기 딜레이 잠금 루프 는 상기 데이터 스트로브 신호 의 생성 시점 을 외부 로부터 제공 된 클록 신호 의 라이징 엣지 에 맞추 며 , 상기 메모리 컨트롤러 는 상기 제공 받 은 데이터 스트로브 신호 에 소정 의 딜레이 를 주 고 , 상기 소정 의 딜레이 를 갖 는 데이터 스트로브 신호 에 동기 되 어 상기 제공 받 은 데이터 를 각각 샘플링 하 고 , 상기 클록 신호 의 주기 에 상관없이 상기 소정 의 딜레이 를 갖 는 데이터 스트로브 신호 에 동기 되 어 상기 샘플링 된 데이터 를 각각 외부 로 출력 한다 .