도 5 는 16 개 의 MAU ( 피 봇 MAU 를 포함 ) 를 포함 하 는 NPU - 0 의 MAA 를 도시 하 며 , 여기 서 누산기 들 은 실시 예 에 따라 비트 분할 아키텍처 를 갖 는다 . 도 5 에 도시 된 바 와 같이 , MAA 는 최소 화 된 계산 비용 , 지연 시간 , 및 전력 소비 로 16 개 의 채널 들 을 갖 는 출력 피쳐 맵 을 생성 할 수 있 다 . 피 봇 커널 과 비 - 피 봇 커널 의 가중치 들 간 의 유사 성 에 기반 하 여 비 - 피 봇 커널 에 희소성 을 도입 함 으로써 , 계산 비용 이 최소 화 될 수 있 다 . 비 - 피 봇 커널 들 에서 수행 될 곱셈 연산 을 비 - 피 봇 커널 들 에 대응 하 는 인코딩 된 I - IKW 스트림 들 에 기초 한 누적 연산 으로 변환 함 으로써 , 계산 비용 이 최소 화 될 수 있 다 . 계산 비용 이 최소 화 되 면 지연 시간 과 전력 소비 가 줄어들 수 있 다 . 피 봇 및 비 - 피 봇 커널 들 의 누산기 들 을 2 개 의 상위 비트 및 하위 비트 누산기 로 분할 함 으로써 , 전력 소비 를 더욱 줄일 수 있 다 .