도 5 를 참조 하 면 , 일 예 로서 설계 하 고자 하 는 하드웨어 기술 언어 파일 의 인스트 럭 션 디코드 ( ID ) 제어 모듈 에서 , 입력 변수 및 출력 변수 를 나타내 는 입력 신호 ( [ 31 : 0 ] inst ) 및 출력 신호 ( cEX _ sel _ ALU _ add _ in 1 , cEX _ sel _ ALU _ add _ in 2 등 ) 를 ( A ) 영역 및 ( B ) 영역 에 선언 한다 . 도 3 의 cEX _ sel _ ALU _ add _ in 1 , cEX _ sel _ ALU _ add _ in 2 등 의 출력 신호 들 은 도 5 에서 ( B ) 영역 의 출력 변수 로 선언 된 cEX _ sel _ ALU _ add _ in 1 , cEX _ sel _ ALU _ add _ in 2 등 을 나타낸다 . ( C ) 영역 에서 출력 신호 의 값 을 임시 로 보존 하 기 위한 reg 변수 를 나타내 는 outReg 를 선언 한다 . ( D ) 영역 의 always @( inst ) 라는 구문 에 의해 입력 신호 ( [ 31 : 0 ] inst ) 의 입력 값 이 바뀔 때 마다 ( E ) 영역 의 casex ( inst ) 가 실행 되 어 해당 출력 값 이 outReg 에 새롭 게 대입 된다 . 이 예 에서 는 , 특정 명령어 포맷 이 입력 값 으로서 들어올 때 마다 그 에 해당 하 는 출력 값 을 선언 된 outReg 에 갱신 하 는 것 이 다 . ( F ) 영역 에서 , 예 를 들 어 JMP 명령어 포맷 이 입력 값 으로 들어오 면 5 비트 의 xxxxx 의 값 을 갖 는 제어 신호 가 출력 되 어 outReg 에 갱신 된다 . 이때 , " x 는 casex 에 의해 "" don ' t care "" 로 해석 된다 . "