이상 과 같이 , 검사 행렬 ( 원래 의 검사 행렬 ) 에 대하 여 , 행 치환 과 열 치환 중 한 쪽 또는 양쪽 을 실시 하 고 , P×P 의 단위 행렬 , 그 요소 인 1 중 1 개 이상 이 0 으로 된 준 단위 행렬 , 단위 행렬 혹은 준 단위 행렬 을 사이 클릭 시프트 시킨 시프트 행렬 , 단위 행렬 , 준 단위 행렬 , 혹은 시프트 행렬 의 복수 의 합인 합 행렬 , P×P 의 0 행렬 의 조합 , 즉 구성 행렬 의 조합 으로 나타낼 수 있 는 검사 행렬 ( 변환 검사 행렬 ) 로 변환 함 으로써 , LDPC 부호 의 복호 를 , 체크 노드 연산 과 변수 노드 연산 을 , 검사 행렬 의 행수 나 열수 보다 작 은 수인 P 개 동시 에 행하 는 아키텍처 를 채용 하 는 것 이 가능 하 게 된다 . 노드 연산 ( 체크 노드 연산 과 변수 노드 연산 ) 을 , 검사 행렬 의 행수 나 열수 보다 작 은 수 의 P 개 동시 에 행하 는 아키텍처 를 채용 하 는 경우 , 노드 연산 을 , 검사 행렬 의 행수 나 열수 와 동등 한 수 만큼 동시 에 행하 는 경우 에 비하 여 , 동작 주파수 를 실현 가능 한 범위 로 억제 하 여 , 다수 의 반복 복호 를 행할 수 있 다 .