본 발명 은 반도체 소자 및 그 의 형성 방법 에 관한 것 으로 , 반도체 소자 가 고집 적 화 되 면서 게이트 문턱 전압 이 감소 하 고 , 핀 셀 형성 을 위한 공정 마진 이 감소 되 어 게이트 의 전기 적 특성 이 저하 되 는 문제 를 해결 하 기 위하 여 , P 형 불순물 이온 이 주입 된 폴리 실리콘 층 을 포함 하 는 게이트 를 형성 하 되 , 채널 이 형성 되 는 부분 의 활성 영역 이 돌출 되 도록 형성 하 고 , 상기 돌출부 를 이용 하 여 소스 / 드레 인 영역 과 게이트 가 중첩 되 는 부분 의 게이트 산화 막 두께 를 증가 시킴 으로써 , 게이트 문턱 전압 을 높이 면서 게이트 누설 전류 를 감소 시켜 리프 레 쉬 특성 을 향상 시킬 수 있 도록 하 는 발명 에 관한 것 이 다 .