본 명세서 의 실시 예 에 따른 표시 장치 는 , 폴리 실리콘 물질 로 이루어진 제 1 액티브 층 , 제 1 게이트 절연 층 을 사이 에 두 고 제 1 액티브 층 과 중첩 하 는 제 1 게이트 전극 , 및 제 1 액티브 층 과 연결 되 는 제 1 소스 전극 및 제 1 드레 인 전극 을 포함 하 는 제 1 박막 트랜지스터 , 폴리 실리콘 물질 로 이루어진 제 2 액티브 층 , 제 1 게이트 절연 층 을 사이 에 두 고 제 2 액티브 층 과 중첩 하 는 제 2 게이트 전극 , 및 제 2 액티브 층 과 연결 되 는 제 2 소스 전극 및 제 2 드레 인 전극 을 포함 하 는 제 2 박막 트랜지스터 , 산화 믈 반도체 로 이루어진 제 3 액티브 층 , 제 2 게이트 절연 층 을 사이 에 두 고 제 3 액티브 층 과 중첩 하 는 제 3 게이트 전극 , 및 제 3 액티브 층 과 연결 되 는 제 3 소스 전극 및 제 3 드레 인 전극 을 포함 하 는 제 3 박막 트랜지스터 , 및 제 1 게이트 전극 및 제 2 게이트 전극 과 동일 한 층 에 배치 된 제 1 커패시터 전극 , 및 제 1 층간 상부 절연 층 및 제 1 층간 하부 절연 층 을 포함 하 는 제 1 층간 절연 층 을 사이 에 두 고 제 1 커패시터 전극 과 중첩 하 는 제 2 커패시터 전극 을 포함 하 는 스토리지 커패시터 를 포함 할 수 있 다 . 그리고 , 제 2 게이트 전극 의 상부 면은 제 1 층간 절연 층 의 제 1 층간 상부 절연 층 과 접촉 하 며 , 제 1 게이트 전극 의 상부 면은 제 1 층간 절연 층 의 제 1 층간 하부 절연 층 과 접촉 할 수 있 다 .