캐리 로직 부 ( LOGIC _ CR ) 는 제 1 기준 캐리 클럭 신호 ( GCLK _ CR ) 및 제 2 기준 캐리 클럭 신호 ( MCLK _ CR ) 를 입력 받 고 , 제 1 기준 캐리 클럭 신호 ( GCLK _ CR ) 의 라이징 타이밍 에 라이징 되 고 , 제 2 기준 캐리 클럭 신호 ( MCLK _ CR ) 의 폴링 타이밍 에 폴링 되 는 다수 의 캐리 클럭 신호 ( CR _ CLK 1 ~ CR _ CLK 8 ) 을 생성 할 수 있 다 . 여기 서 , 다수 의 캐리 클럭 신호 ( CR _ CLK 1 ~ CR _ CLK 8 ) 은 다수 의 스캔 클럭 신호 ( SC _ CLK 1 ~ SC _ CLK 8 ) 와 동일 한 파형 을 가질 수 있 다 .