상기 목적 을 달성 하 기 위하 여 , 본 발명 의 특징 은 모니터링 패턴 을 위한 반도체 소자 의 제조 방법 에 있 어서 , 반도체 기판 위 에 커패시터 ( capacitor ) 하부 절 연막 , 로직 ( logic ) 부 메탈 ( metal ) 및 커패시터 하부 메탈 을 형성 하 는 단계 ; 제 1 커패시터 절 연막 , 커패시터 중앙부 메탈 , 제 2 커패시터 절 연막 , 커패시터 상부 메탈 및 질화 막 을 차례 로 형성 하 는 단계 ; 상기 커패시터 상부 메탈 , 상기 질화 막 , 상기 커패시터 중앙부 메탈 및 상기 제 2 커패시터 절 연막 을 추후 의 콘 택 배선 을 위해 선택 적 으로 제거 하 는 단계 ; 상기 반도체 기판 의 전면 에 다 층절 연막 을 형성 하 고 평탄 화 하 는 단계 ; 상기 로직 부 메탈 의 영역 의 상기 제 1 커패시터 절 연막 , 상기 커패시터 하부 메탈 의 영역 의 상기 제 1 커패시터 절 연막 , 상기 선택 적 으로 제거 된 제 2 커패시터 절 연막 및 상기 선택 적 으로 제거 된 질화 막 이 노출 되 게 하 는 트렌치 ( trench ) 들 을 형성 하 는 단계 ; 콘 택 들 이 전도체 층 을 통해 선택 적 으로 배선 될 수 있 도록 상기 트렌치 들 을 희생 포토레지스트 로 메우 고 상기 다 층절 연막 을 패 터닝 하 는 단계 ; 전면 식각 공정 을 통해 상기 트렌치 들 하부 의 로직 부 메탈 , 커패시터 하 부 메탈 , 커패시터 중앙부 메탈 및 커패시터 상부 메탈 이 노출 되 도록 하 는 단계 ; 및 상기 반도체 기판 의 전면 에 상기 전도체 층 을 형성 하 고 평탄 화 하 는 단계 를 포함 하 는 것 을 특징 으로 한다 .