상기 한 목적 을 달성 하 기 위한 일 측면 에 따른 본 발명 의 반도체 소자 의 제조 방법 은 게이트 절 연막 이 형성 된 반도체 기판 상 에 게이트 도전 막 을 형성 하 는 단계 ; 상기 게이트 도 전막 의 일부 를 식각 하 여 상기 게이트 도전 막 표면 에 홈 을 형성 하 는 단계 ; 상기 홈 을 매립 하 면서 표면 이 평탄 해진 게이트 하드 마스크 막 을 형성 하 는 단계 ; 상기 게이트 하드 마스크 막 , 게이트 도전 막 및 게이트 절 연막 을 패 터닝 하 여 복수 의 게이트 패턴 을 형성 하 는 단계 ; 상기 게이트 패턴 사이 의 반도체 기판 상 에 랜딩 플러그 콘 택 을 형성 하 는 단계 ; 상기 랜딩 플러그 콘 택 을 포함 한 전면 에 층간 절 연막 을 형성 하 는 단계 ; 상기 층간 절 연막 을 식각 하 여 상기 랜딩 플러그 콘 택 을 오픈 시키 는 비트 라인 콘 택 홀 을 형성 하 는 단계 ; 및 상기 비트 라인 콘 택 홀 을 매립 하 는 비트 라인 콘 택 과 비트 라인 을 동시 에 형성 하 는 단계 를 포함 하 고 , 상기 홈 은 상기 비트 라인 이 지나가 는 부분 의 아래 에 형성 하 고 , 상기 게이트 하드 마스크 막 은 상기 비트 라인 콘 택 홀 이 형성 되 는 영역 에서 다른 영역 에 비해 더 두껍 게 형성 되 는 것 을 특징 으로 한다 .