도 3 a 를 참조 하 면 , 본 응용 예의 반도체 패키지 ( 100 A ) 는 도 2 a 에서 설명 한 바 와 같이 기판 ( 110 ) 상 에 제 1 접착 층 ( 120 ) 을 매개 로 제 1 반도체 칩 ( 130 ) 이 탑재 되 고 , 제 1 반도체 칩 ( 130 ) 상 에 는 제 2 접착 층 ( 140 ) 을 매개 로 제 2 반도체 칩 ( 150 ) 이 적층 된다 . 제 2 반도체 칩 ( 150 ) 에 는 홈 ( 155 ) 이 형성 되 어 있 어 제 1 반도체 칩 ( 130 ) 이 홈 ( 155 ) 에 삽입 되 는 형태 로 제 1 및 제 2 반도체 칩 ( 130 , 150 ) 이 도 2 a 에 도시 된 바 와 같 은 오버행 구조 를 이루 도록 적층 된다 . 제 2 반도체 칩 ( 150 ) 에 형성 된 제 2 칩 패드 ( 152 ) 와 기판 ( 110 ) 에 형성 된 제 2 기판 패드 ( 114 ) 가 제 2 와이어 ( 170 ) 에 의해 전기 적 으로 연결 되 므로써 제 2 반도체 칩 ( 150 ) 은 기판 ( 110 ) 과 전기 적 으로 연결 된다 . 제 1 반도체 칩 ( 120 ) 과 기판 ( 110 ) 은 도 1 에 도시 된 바 와 마찬가지 로 제 1 와이어 ( 도 1 의 160 ) 에 의해 전기 적 으로 연결 된다 .