도 1 은 플래시 메모리 장치 의 메모리 셀 을 보여 주 는 단면도 이 다 . 도 1 을 참 조 하 면 , 소오 스 ( S ) 및 드레 인 ( D ) 은 채널 영역 을 사이 에 두 고 반도체 기판 ( substrate ) 에 형성 된다 . 플로팅 게이트 ( floating gate ) 는 얇 은 절 연막 을 사이 에 두 고 채널 ( channel ) 영역 위 에 형성 된다 . 컨트롤 게이트 ( control gate ) 는 절 연막 을 사이 에 두 고 플로팅 게이트 위 에 형성 된다 . 상기 소오 스 ( S ) , 드레 인 ( D ) , 플로팅 게이트 , 컨트롤 게이트 , 그리고 반도체 기판 에 는 프로그램 ( program ) , 소거 ( erase ) 및 읽 기 ( read ) 동작 에 필요 한 전압 들 을 인가 하 기 위한 단자 들 이 연결 된다 .