도 14 는 예시 적 인 백 - 엔드 ( back - end ) 회로 를 도식 적 으로 보여준다 . 상보 ASP 들 은 감산 되 고 프로그램 가능 이득 증폭기 ( programmable gain amplifier ) 를 통하 여 버퍼링 된다 . 만일 그 결과 로 나오 는 출력 이 제로 에 가까우 면 , 이것 이 검출 되 고 제로 로서 디지털 화 되 며 , 그렇 지 않 으면 ADC 가 그 출력 을 디지털 화 한다 ( 그리고 그렇게 라운 딩 ( rounding ) 한다 ) .