본 발명 의 하나 는 , 제 1 도 전막 , 절 연막 , 반도체 막 , 불순물 반도체 막 및 제 2 도 전막 을 순차 로 적층 하 여 형성 하 고 , 상기 제 2 도 전막 위 에 오 목부 를 가지 는 제 1 레지스 트 마스크 를 형성 하 고 , 상기 제 1 레지스 트 마스크 를 이용 하 여 , 상기 절 연막 , 상기 반도체 막 , 상기 불순물 반도체 막 및 상기 제 2 도 전막 에 제 1 에칭 을 행하 여 상기 제 1 도 전막 의 적어도 표면 을 노출 시키 고 , 상기 제 1 레지스 트 마스크 를 후퇴 시킴 으로써 상기 제 1 레지스 트 마스크 의 오 목부 와 중첩 하 는 상기 제 2 도 전막 을 노출 시키 면서 제 2 레지스 트 마스크 를 형성 하 고 , 상기 제 1 도 전막 의 일부 에 사이드 에칭 을 수반 하 는 제 2 에칭 을 행하 여 게이트 전극 층 을 형성 하 고 , 상기 제 2 레지스 트 마스크 를 이용 하 여 상기 제 2 도 전막 , 상기 불순물 반도체 막 및 상기 반도체 막 의 일부 에 제 3 에칭 을 행하 여 소스 전극 및 드레 인 전극 층 , 소스 영역 및 드레 인 영역 층 및 반도체 층 을 형성 하 는 것 을 특징 으로 하 는 박막 트랜지스터 의 제작 방법 이 다 .