본 발명 은 10 Å 이하 의 EOT 를 갖 고 누설 전류 특성 이 우수 한 유전 막 의 제조 방법 , 유전 막 을 구비 한 반도체 소자 및 그 의 제조 방법 을 제공 하 기 위한 것 으로 , 본 발명 의 유전 막 의 제조 방법 은 원자 층 증착 법 ( ALD ) 을 이용 하 여 ZrO 2 과 Nb 2 O 5 가 나노 스케일 단위 로 혼합 된 [ ZrO 2 ] x [ Nb 2 O 5 ] ( 1 - x ) 구조 를 형성 하 여 유전 막 을 형성 하 고 , 상술 한 본 발명 은 Al 2 O 3 , ZrO 2 , Ta 2 O 5 , TiO 2 보다 전기 적 특성 이 우수 한 비정질 [ ZrO 2 ] x [ Nb 2 O 5 ] ( 1 - x ) 유전 막 을 단원자 증착 법 에 의해 형성 함 으로써 EOT 가 10 Å 미만 의 값 을 요구 하 는 65 nm 급 이하 의 DRAM 캐 패 시터 의 형성 이 가능 하 다 .