도 1 에 예시 적 으로 도시 된 바 와 같이 , NMOS 트랜지스터 ( MN 2 ) 의 드레 인 단자 는 제 1 노드 ( N 1 ) 에 결합 된다 . NMOS 트랜지스터 의 게이트 단자 는 제 2 포지티브 공급 레벨 ( VDDM ) 에 의해 바이어스 된다 . NMOS 트랜지스터 ( MN 2 ) 의 소스 단자 는 NMOS 트랜지스터 ( MN 1 ) 의 드레 인 단자 에 결합 된다 . NMOS 트랜지스터 ( MN 1 ) 의 게이트 단자 는 입력 신호 로부터 제 2 트래킹 회로 ( 132 ) 에 의해 생성 된 제 2 입력 트래킹 신호 ( INL ) 에 의해 바이어스 된다 . MOS 트랜지스터 ( MN 1 ) 의 소스 단자 는 네거티브 공급 레벨 ( VSS ) 에 결합 된다 .