플래시 ( 476 ; Flash ) 로부터 작 은 클라이언트 제어 어플리케이션 을 실행 시키 는 제어 CPU ( 483 ) ( 임베디드 RAM 을 가진 100 MHz 에서 MIPS R 4000 CPU 시리즈 와 같 은 어떤 작 은 CPU 가 대체로 적당 하 다 ) 는 네트워크 를 위해 프로토콜 스택 을 실행 하 고 또한 호스팅 서비스 ( 210 ) 와 통신 하 며 , 클라이언트 ( 465 ) 에서 모든 장치 를 구성 한다 . 이 는 또한 입력 장치 ( 469 ) 와 인터페이스 를 다루 고 , 만약 필요 하 면 포워드 에러 보정 에 의해서 보호 되 는 사용 자 컨트롤러 데이터 를 갖 는 호스팅 서비스 ( 210 ) 로 패킷 을 되돌려 보낸다 . 또한 , 제어 CPU ( 483 ) 는 패킷 트래픽 을 감시 한다 ( 예컨대 , 만약 패킷 들 이 손실 되 거나 지연 되 면 또 한 패킷 은 그 들 의 도착 을 타임스탬프 ( timestamp ) 한다 ) . 이 정보 는 호스팅 서비스 ( 210 ) 으로 되돌려 보내 져서 일정 하 게 네트워크 연결 을 감시 하 고 그 에 맞춰 보낸 것 을 조정 한다 . 플래시 메모리 ( 476 ) 는 처음 에 제어 CPU ( 483 ) 를 위한 제어 프로그램 및 특정 클라이언트 ( 465 ) 유닛 에게 고유 한 시리얼 넘버 를 초반 에 로드 한다 . 이 시리얼 넘버 는 클라이언트 ( 465 ) 유닛 을 유일 하 게 식별 하 기 위해 허용 된다 .