반면 , 도 3 을 참조 하 면 , 본 발명 의 실시 예 에서 는 도 2 의 가산기 ( 26 ) 를 제거 하 고 , 비례 파트 ( 22 B ) 용 제 1 파워 트랜지스터 어레이 부 ( 16 A ) 와 적분 파트 ( 24 B ) 용 제 2 파워 트랜지스터 어레이 부 ( 16 B ) 를 별도 로 구비 함 으로써 디지털 LDO 레 귤 레이터 의 비례 파트 ( 22 B ) 와 적분 파트 ( 24 B ) 를 병렬 스킴 으로 구현 하 였 다 . 즉 , 비례 파트 ( 22 B ) 의 처리 결과 에 따라 제 1 파워 트랜지스터 어레이 부 ( 16 A ) 를 제어 한 결과 와 , 적분 파트 ( 24 B ) 의 처리 결과 에 따라 제 2 파워 트랜지스터 어레이 부 ( 16 B ) 를 제어 한 결과 를 전류 도메인 에서 전류 형태 ( 즉 , IPWR . P , IPWR . I ) 로 가산 함 으로써 디지털 LDO 레 귤 레이터 의 제 어 루프 레이턴 시 를 줄이 고 레귤레이션 성능 을 향상 시킬 수 있 다 . 특히 , 도 3 을 참조 하 면 비례 파트 ( 22 B ) 의 제 어 루프 레이턴 시 의 경우 획기적으로 감소 된 것 을 볼 수 있 다 . 따라서 , 비례 파트 ( 22 B ) 는 초기 상태 에서 빠른 레귤레이션 을 담당 할 수 있 다 .