도 1 ∼ 도 10 은 본 발명 의 제 1 실시 형태 에 따른 반도체 장치 의 제조 방법 을 도시 하 는 도면 이 며 , 도 1 의 ( a ) ∼ 도 10 의 ( a ) 는 반도체 장치 의 제조 방법 을 도시 하 는 평면도 , 도 1 의 ( b ) ∼ 도 10 의 ( b ) 는 도 1 의 ( a ) ∼ 도 10 의 ( a ) 을 X 1 - X ' 1 선 ∼ X 10 - X ' 10 선 으로 각각 절단 했 을 때 의 단면도 이 다 . 또한 , 도 10 의 ( a ) 에서 는 , 도면 의 복잡화 를 회피 하 기 위해 , 절연 층 ( 33 ) 의 기재 를 생략 하 고 있 다 .