상기 제 1 및 제 2 계면 층 들 ( 107 a , 107 b ) 및 리세 스 영역 ( 122 ) 을 갖 는 기판 ( 100 ) 전면 상 에 고유 전막 ( 110 ) , 금속 함 유막 ( 115 ) 및 더미 층 ( 128 ) 을 차례 로 형성 할 수 있 다 . 상기 더미 층 ( 128 ) 은 차례 로 적층 된 반도체 막 ( 125 ) 및 하드 마스크 막 ( 127 ) 을 포함 할 수 있 다 . 일 실시 예 에 따르 면 , 상기 하드 마스크 막 ( 127 ) 이 생략 될 수 도 있 다 . 이 경우 에 , 상기 더미 층 ( 128 ) 은 상기 반도체 막 ( 128 ) 만 을 포함 할 수 도 있 다 .