도 4 a 내지 도 4 g 는 본 발명 의 실시 예 에 따른 반도체 소자 의 제조 방법 을 도시 한 공정단 면도 로서 , 좌측 도면 은 도 3 의 A - A ' 선 에 다른 단면도 이 고 , 우측 도면 은 도 3 의 B - B ' 선 에 따른 단면도 이 다 . 그리고 , 도 5 a 는 제 1 포토레지스트 패턴 을 나타낸 평면도 이 고 , 도 5 b 는 제 2 포토레지스트 패턴 을 나타낸 평면도 이 고 , 도 5 c 은 제 3 포토레지스트 패턴 을 나타낸 평면도 이 고 , 도 5 d 은 제 4 포토레지스트 패턴 을 나타낸 평면도 이 다 .