본 발명 은 반도체 소자 의 씨 모스 ( CMOS ) 인버터 를 그 실시 예 로 설명 하 였 지만 , 본 발명 은 이 에 한정 되 지 않 고 게이트 옥사이드 를 사용 하 는 모든 반도체 회로 에 적용 이 가능 하 다 . 반도체 소자 의 설계 시 모든 게이트 패턴 은 제 1 배선 층 ( 100 a , 100 b ) 의 형성 단계 에서 N + 또는 P + 정 션 과 연결 되 도록 하 여 플 라즈 마 손상 에 의한 소자 및 설계 특성 이 변화 되 지 않 도록 한다 .