도 12 를 참조 하 면 , 기판 ( 200 ) 으로부터 패드 산화 막 패턴 ( 202 ) 을 제거 한다 . 본 발명 의 다른 실시 예 에 따르 면 , 패드 산화 막 패턴 ( 202 ) 은 제거 되 지 않 고 , 이후 형성 되 는 반도체 메모리 소자 의 터널 절 연막 ( 228 ) ( 도 19 참조 ) 및 게이트 절 연막 ( 238 ) ( 도 19 참조 ) 으로 이용 될 수 있 다 . 그러나 , 패드 산화 막 패턴 ( 202 ) 이 전술 한 다수 의 공정 들 을 수행 하 는 동안 손상 될 수 있 기 때문 에 패드 산화 막 패턴 ( 202 ) 을 제거 한 후 터널 절 연막 ( 228 ) 및 게이트 절 연막 ( 238 ) 을 형성 하 는 것 이 보다 유리 하 다 .