먼저 , 상기 에서 도 7 과 관련 하 여 소개 되 었 던 바 와 같이 , 플래시 메모리 디바이스 에 대한 단일 제한 이 런 - 타임 동안 계산 및 이용 되 어 , 메모리 트랜잭션 이 너무 오래 걸리 는지 여부 를 판정 할 수 도 있 고 ; 다른 방법 으로 는 , 메모리 동작 을 스케줄 링 하 는 데 있 어 측정 된 시간 이 제어기 에 의해 이용 될 수 있 는데 , 이때 도 3 및 도 4 를 참조 하 여 상술 된 바 와 같이 , 제어기 는 임의 의 트랜잭션 이 연관 된 제한 내 에 완료 되 었 다고 효과 적 으로 가정 한다 . 도 8 를 참조 하 여 상기 에서 바로 표시 된 바 와 같이 , 수개 의 상이 한 메모리 서브 디비전 각각 에 지정 하 여 다수 의 시간 제한 이 계산 될 수 도 있 다 . 상기 에서 언급 된 애플리케이션 에서 , 이 들 실시 형태 의 각각 은 메모리 트랜잭션 을 더욱 일정 하 게 스케줄링 하고 , 예상 된 주기 내 에 메모리 트랜잭션 이 완료 되 었 다는 컨 피 던스 ( confidence ) 를 획득 하 며 , 예상 되 고 경험 적 으로 결정 된 제한 내 에 트랜잭션 이 완료 되 지 않 으면 유닛 을 마킹 하 는데 적용 될 수 도 있 다 . 몇몇 실시 형태 에서 , " 마킹 된 유닛 은 특정 동작 모드 에 대해 "" 불량 "" 으로 간주 될 수 도 있 거나 ", 특별히 , 예 를 들 어 , 연관 된 시간 제한 을 단순히 증분 함 으로써 , 단순히 프로세싱 될 수 도 있 다 . 그러나 , 교정 된 메모리 의 다른 이용 이 가능 하 고 , 이 를 위해 , 다음 의 도면 및 설명 에 수개 의 실시 형태 가 제시 될 것 이 다 .