다음 으로 , 소자 분리 막 ( 12 ) 에 의해 획정 된 활성 영역 에 , 통상 의 MOS 트랜지스터 의 형성 방법 과 동일 한 방법 으로 하 여 , 게이트 전극 ( 14 ) 및 소스 / 드레 인 영역 ( 16 , 18 ) 을 갖 는 선택 용 트랜지스터 를 형성 한다 ( 도 14 의 ( a ) , 도 15 의 ( a ) ) . 또한 , 선택 용 트랜지스터 는 각 활성 영역 에 각각 2 개 씩 형성 된다 . 또한 , 게이트 전극 ( 14 ) 은 지면 ( 紙面 ) 수직 방향 으로 연장 하 여 형성 되 고 , 도 1 에 나타낸 바 와 같이 , 복수 의 선택 용 트랜지스터 의 게이트 전극 ( 14 ) 을 겸하 는 판독 워드 선 ( WL ) 을 구성 한 다 .