t 1 에서 , 제 1 위상 ( 625 ) 이 시작 될 수 있 으며 , 이 는 신호 전개 위상 ( signal development phase ) 이 라고 지칭 될 수 있 다 . t 1 에서 또는 그 후 에 , VWL ( 610 ) 이 스위칭 구성 요소 를 활성 화 하 고 디 지트 라인 을 메모리 셀 과 결합 하 기 위해 활성 화 전압 ( VACT ) 으로 구동 될 수 있 다 ( 예 를 들 어 , 여기 서 디 지트 라인 은 미리 감지 증폭기 와 결합 될 수 있 다 ) . VDL ( 615 ) 은 제 1 위상 ( 625 ) 동안 VGND 에 또는 그 근처 에 유지 될 수 있 지만 , 메모리 셀 에 저장 된 논리 상태 에 의존 하 는 VDL ( 615 ) 의 작 은 차이 는 증폭 구성 요소 에 의해 검출 될 수 있 다 .