도 4 e 를 참조 하 면 , 제 3 게이트 전극 ( 334 ) , 제 3 액티브 층 ( 331 ) , 및 제 2 버퍼 층 ( 114 ) 상 에 제 2 층간 절연 층 ( 116 ) 이 형성 될 수 있 다 . 제 2 층간 절연 층 ( 116 ) , 제 2 버퍼 층 ( 114 ) , 제 1 층간 절연 층 ( 113 ) , 및 제 1 게이트 절연 층 ( 112 ) 을 식각 하 여 제 1 박막 트랜지스터 ( 310 ) 의 제 1 액티브 층 ( 311 ) 을 노출 하 는 제 1 컨 택 홀 ( CH 1 ) 및 제 2 컨 택 홀 ( CH 2 ) 이 형성 될 수 있 다 . 그리고 , 제 2 층간 절연 층 ( 116 ) , 제 2 버퍼 층 ( 114 ) , 제 1 층간 절연 층 ( 113 ) , 및 제 1 게이트 절연 층 ( 112 ) 을 식각 하 여 제 2 박막 트랜지스터 ( 320 ) 의 제 2 액티브 층 ( 321 ) 을 노출 하 는 제 3 컨 택 홀 ( CH 3 ) 및 제 4 컨 택 홀 ( CH 4 ) 이 형성 될 수 있 다 . 또한 , 제 2 층간 절연 층 ( 116 ) 을 식각 하 여 제 3 박막 트랜지스터 ( 330 ) 의 제 3 액티브 층 ( 331 ) 을 노출 하 는 제 5 컨 택 홀 ( CH 5 ) 및 제 6 컨 택 홀 ( CH 6 ) 이 형성 될 수 있 다 . 그리고 , 제 2 층간 절연 층 ( 116 ) 및 제 2 버퍼 층 ( 114 ) 을 식각 하 여 스토리지 커패시터 ( 140 ) 의 제 2 커패시터 전극 ( 142 ) 을 노출 하 는 제 7 컨 택 홀 ( CH 7 ) 이 형성 될 수 있 다 .