제 1 어레이 구동 부 ( 160 ) 의 풀 다운 어레이 부 ( 164 ) 는 풀다운 제어 신호 ( POUTN < 6 : 0 >) 의 각 비트 를 게이트 로 입력 받 으며 , 출력 노드 ( OUT _ ND ) 와 접지 전압 ( VSS ) 단 사이 에 병렬 연결 된 제 1 내지 제 7 풀 다운 트랜지스터 ( NM 1 _ 1 ~ NM 1 _ 7 ) 를 포함 할 수 있 다 . 따라서 , 풀 다운 어레이 부 ( 164 ) 는 풀다운 제어 신호 ( POUTN < 6 : 0 >) 에 응답 하 여 턴 온 되 는 풀 다운 트랜지스터 들 ( NM 1 _ 1 ~ NM 1 _ 7 ) 의 수 들 을 제어 할 수 있 다 . 바람직 하 게 는 , 제 1 내지 제 7 풀 다운 트랜지스터 ( NM 1 _ 1 ~ NM 1 _ 7 ) 는 NMOS 트랜지스터 로 구현 될 수 있 다 .