상기 고유 전막 ( 210 ) 상 에 금속 함 유막 ( 215 ) , 식각 배리 어 도전 막 ( 220 ) 및 확산 배리 어 도전 막 ( 225 ) 을 차례 로 형성 할 수 있 다 . 상기 금속 함 유막 ( 215 ) , 식각 배리 어 도전 막 ( 220 ) 및 확산 배리 어 도전 막 ( 225 ) 의 각각 은 콘 포말 하 게 형성 될 수 있 다 . 상기 확산 배리 어 도전 막 ( 225 ) 상 에 블로킹 유전 막 ( 166 ) 을 형성 할 수 있 다 . 이어서 , 상기 기판 ( 100 ) 상 에 상기 제 2 트랜지스터 영역 ( 60 ) 내 블로킹 유전 막 ( 166 ) 및 확산 배리 어 도전 막 ( 225 ) 을 덮 는 마스크 패턴 ( 230 ) 을 형성 할 수 있 다 . 상기 마스크 패턴 ( 230 ) 은 상기 수동 소자 영역 ( 70 ) 내 블로킹 유전 막 ( 166 ) 상 에 도 형성 될 수 있 다 . 이때 , 상기 제 1 트랜지스터 영역 ( 50 ) 의 블로킹 유전 막 ( 166 ) 은 노출 될 수 있 다 .