다음 으로 , 도 5 에 도시 하 는 바 와 같이 , 실리콘 질화 막 ( 3 ) 을 마스크 로 해서 , RIE ( Reactive Ion Etching ; 반응 성 이온 에칭 ) 에 의해 , 실리콘 기판 ( 1 ) 을 에칭 한다 . 이렇게 해서 , 실리콘 기판 ( 1 ) 에 실리콘 트렌치 ( 1 T ) 를 형성 한다 . 실리콘 트렌치 ( 1 T ) 는 실리콘 기판 ( 1 ) 에 복수 의 소자 영역 ( 1 A , 1 B ) 을 획정 한다 . 또 , 소자 영역 ( 1 A , 1 B ) 은 각종 트랜지스터 가 형성 되 는 활성 영역 이 다 . 실리콘 트렌치 ( 1 T ) 의 깊이 는 , 예컨대 200 ㎚∼ 350 ㎚ 로 한다 . 필요 에 따라서 , 도 6 에 도시 하 는 바 와 같이 , 실리콘 트렌치 ( 1 T ) 의 내면 에 , 열 산화 법 에 의해 산화 막 ( 4 ) 을 형성 해도 좋 다 . 산화 막 ( 4 ) 의 막 두께 는 , 예컨대 5 ㎚ 정도 로 한다 .