여기 서 , 스 케 쥴 러 ( 730 ) 는 , 전술 한 바 와 같이 , 컨트롤러 ( 130 ) 에 포함 되 는 커맨드 레지스터 , 컨트롤 레지스터 , 및 상태 레지스터 를 포함 할 수 있 으며 , 특히 대기 시간 레지스터 를 포함 할 수 있 다 . 이때 , 스 케 쥴 러 ( 730 ) 는 , 메모리 장치 ( 150 ) 의 메모리 다이 들 ( 610 , 630 , 695 ) 에 각각 대응 되 는 커맨드 레지스터 , 컨트롤 레지스터 , 및 상태 레지스터 를 포함 할 뿐 만 아니 라 , 대기 시간 레지스터 또한 메모리 장치 ( 150 ) 의 메모리 다이 들 ( 610 , 630 , 695 ) 에 각각 대응 되 어 포함 된다 . 즉 , 스 케 쥴 러 ( 730 ) 는 , 커맨드 동작 들 의 수행 시점 들 , 특히 피크 서브 커맨드 동작 들 의 수행 시점 들 에 때 한 서로 다른 펜 딩 시간 만큼 커맨드 동작 들 의 수행 에 대기 시간 을 설정 하 기 위해 , 메모리 장치 ( 150 ) 의 메모리 다이 들 ( 610 , 630 , 695 ) 별로 각각 대응 하 는 대기 시간 레지스터 를 포함 한다 . 그러면 여기 서 , 도 8 을 참조 하 여 본 발명 의 실시 예 에 따른 메모리 시스템 에서 , 호스트 ( 102 ) 로부터 수신 된 복수 의 커맨드 들 을 스 케 쥴 링 한 후 커맨드 동작 들 의 수행 , 및 커맨드 동작 들 의 수행 에 상응 한 메모리 시스템 ( 110 ) 에서 의 파워 레벨 과 전압 / 전류 레벨 에 대해 , 일 예 를 통해 보다 구체 적 으로 설명 하 기 로 한다 . 여기 서 , 본 발명 의 실시 예 에서 는 , 설명 의 편의 를 위해 , 호스트 ( 102 ) 로부터 4 개 의 커맨드 들 을 수신 하 여 , 4 개 의 커맨드 들 에 해당 하 는 커맨드 동작 들 을 , 메모리 장치 ( 150 ) 에 포함 된 4 개 의 메모리 다이 들 , 예컨대 메모리 다이 0 ( 610 ) , 메모리 다이 1 ( 630 ) , 메모리 다이 2 ( 650 ) , 및 메모리 다이 3 ( 670 ) 에서 각각 수행 할 경우 를 , 일 예 로 하 여 보다 구체 적 으로 설명 하 기 로 한다 .