구체 적 으로 , 반도체 기판 ( 200 ) 내 에 소정 깊이 의 트렌치 ( 205 ) 를 형성 한다 . 다음 에 트렌치 ( 205 ) 를 매립 하 는 매립 절 연막 을 형성 한다 . 계속 해서 반도체 기판 ( 200 ) 의 표면 이 노출 될 때 까지 매립 절 연막 에 평탄 화 공정 , 예 를 들 어 화학 적 기계 적 연마 ( CMP ; Chemical mechanical polishing ) 공정 을 진행 하 여 제 1 활성 영역 ( 215 a ) 과 인접 하 는 제 2 활성 영역 ( 215 b ) 을 분리 시키 는 소자 분리 막 ( 210 ) 을 형성 한다 . 이때 , 제 1 및 제 2 활성 영역 ( 215 a , 215 b ) 에 는 이후 형성 될 채널 영역 ( a ) 및 채널 영역 ( a ) 양쪽 에 배치 될 정 션 영역 ( b ) 을 포함 하 여 설정 된다 . 이러 한 제 1 및 제 2 활성 영역 ( 215 a , 215 b ) 에 설정 된 채널 영역 ( a ) 은 정 션 영역 ( b ) 사이 에 배치 되 면서 이후 형성 될 리 세스 게이트 가 채널 영역 과 중첩 하 여 형성 된다 . 또한 , 제 1 및 제 2 활성 영역 ( 215 a , 215 b ) 은 소자 분리 막 ( 210 ) 을 사이 에 두 고 서로 인접 하 여 배치 되 어 있 다 . 소자 분리 막 ( 210 ) 은 고밀도 플라 즈 마 산화 막 ( HDP ; High density plasma ) 을 이용 하 여 형성 할 수 있 다 .