본 발명 의 다른 관점 에 따르 면 , 트렌치 에 의해 복수 의 소자 영역 이 획정 된 반도체 기판 과 , 상기 트렌치 에 매립 된 산화 막 과 , 상기 복수 의 소자 영역 의 표면 에 형성 된 게이트 절 연막 과 , 상기 게이트 절 연막 의 표면 에 형성 되 는 게이트 전극 을 포함 하 고 , 상기 산화 막 의 적어도 일부 는 제 1 층 과 , 상기 제 1 층상 에 적층 되 며 , 상기 제 1 층 보다 도 이온 농도 가 높 은 제 2 층 을 구비 하 는 반도체 장치 가 제공 된다 .