DFMA 유닛 ( 320 ) 은 각각 의 연산 을 그 의 파이프라인 스테이지 들 전부 를 통해 처리 하 고 , 신호 경로 ( 510 ) 에 64 비트 ( 또는 특정 포맷 - 변환 연산 들 을 위한 32 비트 ) 결과 값 ( OUT ) 을 생성 한다 . 이 신호 들 은 아키텍처 에 따라 , 예 를 들 어 , 도 3 에 도시 된 바 와 같 은 레지스터 파일 ( 324 ) , 발행 유닛 ( 304 ) , 또는 프로세서 코어 의 다른 요소 들 에 전달 될 수 있 다 . 일 실시 예 에서 , 파이프라인 스테이지 는 프로세서 사이클 에 대응 하 며 , 다른 실시 예 들 에서 , 스테이지 는 다수 의 프로세서 사이클 을 포함 할 수 있 다 . 또한 , 파이프라인 내 의 상이 한 경로 들 은 유리 하 게 , 병렬 로 동작 한다 .