통상 의 비휘발성 기억 장치 에서 , 상기 워드 라인 들 ( WLnn ) , 상기 접 지 선택 라인 ( GSLn ) 및 상기 스트링 선택 라인 ( SSLn ) 은 반도체 기판 에 평행 하 게 배치 된 복수 개 의 활성 영역 들 과 수직 으로 교차 한다 . 활성 영역 과 게이트 패턴 이 직교 한 구조 에서 트랜지스터 의 채널 폭 은 활성 영역 의 폭 에 의존 하 고 , 채널 길이 는 게이트 패턴 의 폭 에 의존 한다 . 따라서 , 활성 영역 들 의 폭 및 게이트 전극 들 의 폭 이 축소 됨 에 따라 트랜지스터 의 채널 폭 이 협소 해 지 고 채널 길이 가 짧아진다 .