에이징 기간 후 , N 의 배수 번 째 프레임 기간 에 제 2 소스 출력 인 에이블 신호 ( FGDSOE ) 의 하이 논리 구간 과 스캔 펄스 ( GP ) 는 상대 적 으로 긴 시간 동안 중첩 된다 . 이 때문 에 N 의 배수 번 째 프레임 기간 동안 액정 셀 ( Clc ) 은 스캔 펄스 ( GP ) 에 의해 TFT 가 턴 - 온 되 는 기간 동안 공통 전압 ( Vcom ) 또는 차지 쉐 어 전압 을 충전 한 후 에 데이터 전압 ( + Vdata , - Vdata ) 을 충전 한다 . 이어서 , 액정 셀 ( Clc ) 은 TFT 가 턴 - 오프 된 다음 , 스토리지 커패시터 ( Cst ) 에 의해 데이터 전압 ( + Vdata , - Vdata ) 을 유지 한다 .