그리고 , 본 실시 예 는 상기 하부 및 상부 도전 막 각각 의 두께 와 이 들 간 의 중첩 면적 을 다양 하 게 조절 할 수 있 을 뿐 만 아니 라 이 들 사이 에 마련 된 유전체 막 의 두께 또한 미세 하 게 조절 할 수 있 어 적층 형 소자 의 정전 용량 의 미세 제어 가 가능 하 다 . 또한 , 상기 의 적층 형 소자 는 반도체 기판 즉 , 웨이퍼 상 에서 형성 되 어 대량 생산 이 가능 하 다 . 그리고 , 저온 ( 100 내지 900 도 의 온도 ) 에서 제조 공정 이 수행 됨 으로 종래 의 1000 내지 1400 도 의 고온 소성 으로 인한 문제 를 해결 할 수 있 다 .