도 2 에 도시 된 바 와 같이 , 메모리 셀 스택 ( 210 ) 에서 의 두 개 의 메모리 셀 ( 105 - a ) 은 디 지트 라인 ( 115 - a ) 과 같 은 공통 도전 성 라인 을 공유 할 수 있 다 . 즉 , 디 지트 라인 ( 115 - a ) 은 상측 메모리 셀 ( 105 - a ) 의 하단 전극 및 하측 메모리 셀 ( 105 - a ) 의 상단 전극 과 전자 통신 할 수 있 다 . 상측 메모리 셀 들 ( 105 - a ) 은 상단 덱 으로 지칭 될 수 있 고 하측 메모리 셀 들 ( 105 - a ) 은 하단 덱 으로 지칭 될 수 있 다 . 그 외 다른 구성 들 도 가능 할 수 있 다 ; 예 를 들 어 , 제 3 덱 이 하측 덱 과 워드 라인 ( 110 - a ) 을 공유 할 수 있 다 . 일반 적 으로 , 하나 의 메모리 셀 ( 105 - a ) 은 워드 라인 ( 110 - a ) 및 디 지트 라인 ( 115 - a ) 과 같 은 두 개 의 도전 성 라인 의 교 차부 에 위치 될 수 있 다 . 이러 한 교 차부 는 메모리 셀 의 어드레스 로서 지칭 될 수 있 다 . 표적 메모리 셀 ( 105 - a ) 은 여자 된 워드 라인 ( 110 - a ) 및 디 지트 라인 ( 115 - a ) 의 교 차부 에 위치 되 는 메모리 셀 ( 105 - a ) 일 수 있 다 ; 즉 , 워드 라인 ( 110 - a ) 및 디 지트 라인 ( 115 - a ) 이 여자 되 어 그것 들 의 교 차부 의 메모리 셀 ( 105 - a ) 을 판독 또는 기록 할 수 있 다 . 동일 한 워드 라인 ( 110 - a ) 또는 디 지트 라인 ( 115 - a ) 과 전자 통신 하 는 ( 예 를 들 어 , 그것 에 연결 되 는 ) 그 외 다른 메모리 셀 들 ( 105 ) 은 미 표적 메모리 셀 들 로서 지칭 될 수 있 다 . 또한 , 메모리 셀 ( 예 를 들 어 , FeRAM , RRAM 등 ) 에 따라 , 그 외 다른 액세스 라인 들 , 예 를 들 어 , 플레이트 라인 들 ( 도시 되 지 않 음 ) 이 셀 의 저장 요소 에 액세스 하 는 것 에 수반 될 수 있 다 .