도 6 및 도 7 에 도시 된 바 와 같이 , " 입력 신호 ( SIN ) 가 논리 "" 1 "" 에서 논리 "" 0 "" 으로 ", 예 를 들 어 , 제 1 포지티브 공급 레벨 ( VDDH ) 에서 네거티브 공급 레벨 ( VSS ) 로 천 이 하 는 동안 , " 입력 신호 ( SIN ) 는 초기 에 제 1 포지티브 공급 레벨 ( VDDH ) ( 논리 "" 1 "") 에 있 고 "," 제 1 반전 신호 ( INB 1 ) 는 초기 에 네거티브 공급 레벨 ( VSS ) ( 논리 "" 0 "") 에 있 으며 "," 출력 신호 ( SOUT ) 는 처음 에 제 2 포지티브 공급 레벨 ( VDDM ) ( 논리 "" 1 "") 에 있 다 . 제 1 인버터 ( 110 ) 의 NMOS 트랜지스터 ( MN 1 ~ MN 2 ) 는 제 1 노드 ( N 1 ) 에서 제 1 반전 신호 ( INB 1 ) 를 풀 로우 하 기 위해 턴 온 된다 . 또한 ", 출력 신호 ( SOUT ) 는 피드백 루프 ( 141 ) 에서 NMOS 트랜지스터 ( MN 6 ) 를 턴 온 하 기 위한 피드백 이 다 . 따라서 , NMOS 트랜지스터 ( MN 5 , MN 6 ) 는 또한 제 1 노드 ( N 1 ) 의 전압 레벨 을 풀 로우 하 기 위해 턴 온 된다 .