메모리 디바이스 ( 120 ) 는 메모리 셀 의 복수 의 서브 어레이 를 포함 할 수 있 다 . 다양 한 실시 예 에서 , 복수 의 서브 어레이 가 각자 의 복수 의 서브 어 레이 중 제 1 서브 세트 , 가령 , 짧 은 디 지트 라인 서브 어레이 ( 도 1 b 및 1 c 의 125 및 도 3 , 4 a 및 4 b 의 대응 하 는 도면 부호 ) 및 각자 의 복수 의 서브 어 레이 중 제 2 서브 세트 , 가령 , 긴 디 지트 라인 서브 어레이 ( 도 1 b 및 1 c 의 126 및 도 4 a 및 4 b 의 대응 하 는 도면 부호 ) 를 포함 한다 . 메모리 디바이스 는 제 1 서브 세트 ( 125 ) 에 연결 되 는 제 1 감지 회로 ( 도 1 a 의 150 및 도 2 , 3 , 4 a 및 4 b 의 대응 하 는 도면 부호 ) 를 포함 할 수 있 고 , 제 1 감지 회로 는 감지 증폭기 및 계산 구성 요소 ( 각각 도 2 의 206 및 231 및 도 3 , 4 a 및 4 b 의 대응 하 는 도면 부호 ) 를 포함 한다 . 제 1 서브 세트 ( 125 ) 는 , 가령 , 제 2 서브 세트 ( 126 ) 로부터 이동 된 데이터 에 순차 적 인 복수 의 메모리 내 연산 을 수행 하 기 위해 다수 의 캐시 서브 어레이 로서 구성 될 수 있 다 .