전술 한 본 발명 의 제 2 목적 을 달성 하 기 위하 여 , 본 발명 의 실시 예 들 에 따른 트랜지스터 의 제조 방법 에 있 어서 , 기판 에 제 1 리세 스 를 형성 한 다음 , 상기 제 1 리세 스 의 측벽 상 에 보호막 패턴 을 형성 한다 . 상기 제 1 리세 스 의 저면 아래 에 위치 하 는 상기 기판 을 부분 적 으로 식각 하 여 상기 제 1 리세 스 와 연통 하 며 , 상기 제 1 리세 스 의 폭 보다 큰 폭 을 갖 는 제 2 리세 스 를 형성 한다 . 상기 제 2 리세 스 의 저면 아래 에 위치 하 는 상기 기판 을 부분 적 으로 식각 하 여 상기 제 2 리세 스 와 연통 하 며 , 상기 제 2 리세 스 의 폭 보다 작 은 폭 을 갖 는 제 3 리세 스 를 형성 한다 . 상기 제 1 내지 제 3 리세 스 의 내면 과 상기 기판 상 에 게이트 산화 막 을 형성 한 후 , 상기 게이트 산화 막 상 에 상기 제 1 내지 제 3 리세 스 를 매립 하 는 게이트 전극 을 형성 한다 .