도 1 은 본 발명 에 따른 데이터 처리 장치 ( 100 ) 의 구성 을 도시 한 도면 이 다 . 도 1 에 도시 된 바 와 같이 , 본 발명 에 따른 데이터 처리 장치 ( 100 ) 는 CPU ( 20 ) 와 , 캐쉬 메모리 ( 30 ) 와 , 저 장부 ( 40 ) 를 구비 한 복수 의 프로세서 ( 10 a , 10 b , 10 c , . ..) 와 통신 버스 ( 70 ) 와 , 시스템 버스 ( 80 ) 와 , 메인 메모리 ( 90 ) 를 포함 한다 .