실시 예 에서 , 메모리 장치 ( 100 ) 는 3 차원 어레이 구조 ( three - dimensional array structure ) 로 구현 될 수 있 다 . 본 발명 은 전하 저장 층 이 전도성 부유 게이트 ( floating gate ; FG ) 로 구성 된 플래시 메모리 장치 ( 100 ) 는 물론 , 전하 저장 층 이 절 연막 으로 구성 된 차지 트랩 형 플래시 ( charge trap flash ; CTF ) 에 도 적용 될 수 있 다 .