다음 에 , 도 9 및 도 10 에 도시 한 바 와 같이 , 주변 영역 ( Ph ) 에 , 반도체 기판 ( Ba ) 의 상면 으로부터 게이트 도전 층 ( 82 ) ( 백 게이트 도전 층 ( 22 ) ) 의 상면 까지 산화 실리콘 ( SiO 2 ) 을 피착 시켜 , 층간 절연 층 ( 83 a ) 을 형성 한다 . 계속 해서 , 백 게이트 도전 층 ( 22 ) 을 파 냄 으로써 , 메모리 트랜지스터 영역 ( 12 ) 에 백 게이트 홀 ( 24 ) 을 형성 한다 . 백 게이트 홀 ( 24 ) 각각 은 로우 방향 으로 단변 , 칼럼 방향 으로 장변 을 갖 는 섬 형상 의 개구부 를 갖 도록 형성 된다 . 백 게이트 홀 ( 24 ) 은 로우 방향 및 칼럼 방향 으로 소정 간격 으로 형성 된다 . 다음 에 , 백 게이트 홀 ( 24 ) 내 를 충전 하 도록 질화 실리콘 ( SiN ) 을 피착 시킨다 . 계속 해서 , 화학 기계 연마법 ( CMP : Chemical Mechanical Polishing ) , 또는 RIE 법 을 사용 해서 백 게이트 도전 층 ( 22 ) 의 상부 의 질화 실리콘 ( SiN ) 을 제거 하 고 , 백 게이트 홀 ( 24 ) 내 에 제 1 희생 층 ( 91 ) 을 형성 한다 . 도 9 에 도시 한 바 와 같이 , 백 게이트 홀 ( 24 ) 은 백 게이트 도전 층 ( 22 ) 을 관통 하 지 않 는 깊이 까지 형성 하 고 있 지만 , 백 게이트 도전 층 ( 22 ) 을 관통 하 도록 형성 할 수 있 다는 점 에 주목 하 자 .