본 발명 에서 상술 한 BW 제어 , DRX 제 어 및 시스템 시간 제공 을 위한 모든 동작 및 본 발명 의 제 1 실시 예 내지 제 실시 예 에 따른 단말 의 동작 들 은 상기 제 어부 ( 7220 ) 에 수행 되 는 것 으로 이해 될 수 있 다 . 예 를 들 어 , 제 어부 ( 7220 ) 는 상기 에서 기술 한 제 1 실시 예 내지 제 4 실시 예 에 따른 동작 을 수행 하 도록 각 블록 간 신호 흐름 을 제어 할 수 있 다 . 그러나 , 상기 제 어부 ( 7220 ) 및 상기 송수 신부 ( 7110 ) 는 반드시 별도 의 장치 로 구현 되 어야 하 는 것 은 아니 고 , 단일 칩 과 같 은 형태 로 하나 의 구성 부 로 구현 될 수 있 음 은 물론 이 다 .