도 3 은 본 발명 의 일 실시 예 에 따른 반도체 메모리 소자 의 레이 아웃 을 도시 한 것 이 다 . 도 3 은 도 2 의 메모리 셀 어레이 ( 100 ) 의 일부분 에 대한 레이 아웃 을 도시 한 것 이 다 . 도 4 a 는 도 3 의 IIIA - IIIA 선 에 따른 반도체 메모리 소자 의 단면도 를 도시 한 것 이 다 . 도 4 b 는 도 3 의 IIIB - IIIB 선 에 따른 반도체 메모리 소자 의 단면도 를 도시 한 것 이 다 .