상기 에서 , 제 1 및 제 2 도전 막 은 폴리 실리콘 막 으로 형성 한다 . 제 1 스 페이서 를 형성 하 기 전 에 , 이온 주입 공정 을 실시 하 여 반도체 기판 내 에 소스 및 드레 인 접합 을 형성 한다 . 제 1 도 전막 패턴 사이 의 반도체 기판 상 에 형성 된 금속 막 은 제 1 도 전막 패턴 보다 낮 게 형성 된다 . 스 페이서 는 30 Å 내지 100 Å 의 두께 로 형성 한다 . 제 1 도 전막 패턴 상부 표면 및 반도체 기판 의 표면 과 제 1 도 전막 패턴 의 측벽 에 형성 되 는 제 1 스 페이서 의 증착 속도 는 1 : 3 내지 1 : 10 이 다 .