리셋 신호 의 활성 화 에 대응 하 는 초기 화 단계 ( 70 ) 동안 , 중재 기 ( 13 ) 가 초기 화 되 고 , 출력 신호 는 비 활성 화 되 며 , 내부 레지스터 ( 특히 현재 마스터 레지스터 ) 가 또 한 초기 화 된다 . 이후 , 데이터 읽 기 / 쓰 기 사이클 이 구현 된다 . 이 들 사이클 은 클록 신호 에 관해 동기 화 되 고 , 흐름 도 에서 의 기본 루프 는 한 클록 사이클 에 대응 한다 .