도 1 을 참조 하 면 , 셀 영역 및 주변 회로 영역 으로 구분 된 반도체 기판 ( 100 ) 에 얕 은 트렌치 소자 분리 ( STI ; Shallow Trench Isolation ) 공정 을 이용 하 여 활성 영역 을 설정 하 는 소자 분리 막 ( 110 ) 을 형성 한다 . 여기 서 , 주변 회로 영역 은 PMOS 소자 가 형성 될 제 1 영역 ( A ) 및 NMOS 소자 가 형성 될 제 2 영역 ( B ) 으로 구분 된다 .