Bottom gate , top - contact 구조 를 적용 하 여 , 상온 환경 에서 스퍼터링 공정 을 이용 하 여 , 유리 기판 상 에 100 nm 두께 의 ITO 게이트 전극 을 형성 하 였 다 . 원자 층 증착 공정 을 이용 하 여 200 ℃ 의 온도 조건 으로 , trimethylaluminum ( TMA ) 및 H 2 O 전구체 를 사용 하 여 상기 게이트 전극 상 에 100 nm 두께 의 알루미늄 산화물 ( Al 2 O 3 ) 을 포함 하 는 게이트 절 연막 을 형성 하 였 다 . 실시 예 들 에 따른 산화물 반도체 박막 의 제조 방법 에 따라 제조 된 제 1 내지 제 8 실시 예 에 따른 산화물 반도체 박막 들 을 상기 게이트 절 연막 상 에 형성 하 였 다 . 상기 게이트 절 연막 상 에 형성 된 산화물 반도체 박막 들 을 포토 리소그래피 ( photolithography ) 및 습식 에칭 ( wet etching ) 공정 을 이용 하 여 박막 트랜지스터 의 활성 막 으로 제조 하 였 다 . 이후 , 열 증착 ( thermal evaporation ) 및 lift - off 공정 을 이용 하 여 상기 활성 막 상 에 각각 5 nm 및 10 nm 두께 의 Ti / Al 소스 및 드레 인 전극 을 형성 하 여 박막 트랜지스터 들 을 제조 하 였 다 . 제조 된 박막 트랜지스터 들 은 핫 플레이트 ( hot plate ) 에서 200 ℃ 의 온도 로 20 분 동안 후 열처리 하 여 본 발명 의 제 1 내지 제 8 실시 예 에 따른 박막 트랜지스터 들 을 제조 하 였 다 .