반도체 제조 의 한 가지 목표 는 신속 하 고 , 신뢰 성 있 으며 , 소형 이 고 보다 고 밀도 의 직접 회로 ( IC ) 에 적절 한 패키지 를 저렴 한 비용 으로 생산 하 는 것 이 다 . 플립 칩 패키지 ( flip chip package ) 또는 웨이퍼 레벨 칩 스케일 패키지 ( wafer level chip scale package ) ( WLCSP ) 는 고속 , 고밀도 그리고 큰 핀 수 ( count ) 를 요망 하 는 IC 에 이상 적 으로 적합 하 다 . 플립 칩 스타일 패 키 징 은 다이 의 액티브 사이드 를 칩 캐리어 기판 또는 프린트 회로 기판 ( PCB ) 를 향해 아래 로 접하 도록 장착 시키 는 것 을 포함 한다 . 다 이상 의 액티브 장치 들 과 캐리어 기판 상 의 도전 트랙 들 사이 의 전기 적 및 기계 적 상호 접속 은 다수 의 도전 성 솔 더 범프 또는 볼 들 을 포함 하 는 하나 의 솔 더 범프 구조 체 를 통해서 달성 된다 . 그 솔 더 범프 들 은 반도체 기판 에 위치 된 접촉 패드 상 에 증착 된 솔 더 재료 에 인가 되 는 리플 로 오 ( reflow ) 공정 에 의해 형성 된다 . 이어서 그 솔 더 범프 들 은 캐리어 기판 에 솔 더 된다 . 플립 칩 반도체 패키지 는 , 신호 전파 를 감소 시키 고 , 보다 낮 은 캐 패 시 턴 스 및 전반 적 으로 양호 한 회로 성능 을 달성 하 기 위해서 , 다 이상 의 액티브 장치 로부터 캐리어 기판 까지 의 짧 은 전기 도전 경로 를 제공 한다 .