각각 의 스크래치 패드 컨트롤러 ( 1200 ) 는 스크래치 패드 메모리 이 거나 , 또는 그 일부 인 램 ( 1100 ) 에 연결 된다 . 본 발명 의 몇몇 실시 예 에 따라 , 스크래치 패드 메모리 는 홀수 및 짝수 어드레스 에 따라 인터 리빙 된다 . 하나 의 램 ( 1100 ) 은 짝수 어드레스 를 보유 하 고 ( 도 7 에서 짝수 램 ) , " 다른 램 ( 1100 ) ( 홀수 램 ) 은 홀수 어드레스 를 보유 한다 . 짝수 램 에 연결 된 스크래치 패드 컨트롤러 ( 1200 ) 는 "" 짝수 스크래치 패드 컨트롤러 "" 라 하 고 "," 홀수 램 에 연결 된 스크래치 패드 컨트롤러 는 "" 홀수 스크래치 패드 컨트롤러 "" 라 칭한다 . 본 발명 의 다른 실시 예 에서 ", 예컨대 , 2 개 의 최소 유효 어드레스 비트 에 따른 4 개 의 그룹 으로 의 분할 , 또는 다른 예 로서 , 해싱 함수 에 의한 분할 과 같 은 , 다른 타입 의 인터 리빙 이 사용 될 수 있 다 .