한편 , 상변화 메모리 셀 에서 는 , 재 기입 후 의 상태 의 차이 에 따라 , 디 스터브 나 인 듀어 런 스 등 의 특성 열화 를 초래 하 는 경우 도 예상 된다 . 이 와 같 은 문제 를 회피 하 기 위해 , 고저 항 상태 로 하 기 위한 리셋 동작 에서 , 보다 높 은 전압 또는 큰 전류 를 필요 로 하 는 하층 의 메모리 어레이 에 맞춰서 동작 조건 을 설정 하 면 , 상대 적 으로 저항 값 이 높 은 상층 의 메모리 어레이 에 위치 하 는 메모리 셀 에 는 과도 한 스트레스 가 가해 지 게 된다 . 이 결과 , 리셋 후 의 저항 값 이 필요 이상 으로 높 아 져 , 반전 재 기입 동작 을 행할 수 없 게 될 우려 가 있 다 . 이 와 는 반대 로 , 리셋 동작 에서 의 바이어스 를 , 상층 의 메모리 어레이 에 필요 한 값 으로 설정 하 면 , 상대 적 으로 저항 값 이 낮 은 하층 에 위치 하 는 메모리 셀 에 공급 되 는 에너지 가 부족 하 기 때문 에 , 원 하 는 저항 값 으로 변화 하 지 않 을 우려 가 있 다 . 그러나 , 칩 면적 억제 를 고려 하 여 , 각 층 에 공통 의 판독 회로 를 실리콘 기판 상 에 형성 하 는 경우 에 는 , 확실 한 판독 동작 을 실현 하 기 위해서 는 , 리셋 상태 의 셀 저항 은 어느 일정 값 이상 이 어야 만 한다 . 따라서 , 어떠 한 메모리 어레이 에 위치 하 는 메모리 셀 도 , 동일 한 저항 값 으로 되 는 리셋 동작 이 요망 된다 .