의 시간 적분 을 결정 한다 . 시각 t 에서 시간 적분 이 문턱 값 ( Sw ) 보다 작 으면 , 시각 t 에서 디지털 값 1 이 신호 증폭기 ( 1401 ) 의 출력 에 존재 한다 . 시각 t 에서 시간 적분 이 문턱 값 ( Sw ) 보다 크 면 , 디지털 값 0 이 신호 증폭기 ( 1401 ) 의 출력 에 존재 한다 . 신호 증폭기 ( 1401 ) 의 출력 이 래치 ( 1407 ) 의 제 1 입력 에 연결 되 고 , 래치 ( 1407 ) 의 제 2 입력 에 는 홀드 신호 ( 1413 ) 가 존재 한다 . 홀드 신호 의 값 이 0 인 경우 , 래치 ( 1407 ) 가 의식 되 지 않 도록 ( transparent ) 전환 되 며 , 즉 신호 증폭기 ( 1401 ) 의 출력 에서 제공 된 2 진 값 이 논리 회로 ( 1414 ) 의 제 1 입력 에 존재 한다 . 홀드 신호 의 값 이 1 인 경우 , 래치 ( 1407 ) 가 동결 ( frozen ) 되 며 , 즉 이 때 래치 ( 1407 ) 의 제 1 입력 에 존재 하 는 값 이 또한 , 홀드 신호 의 값 이 1 인 한 , 래치 ( 1407 ) 의 출력 에 남 아 있 다 .