게이트 전극 의 측벽 에 는 측벽 절 연막 ( 18 ) 이 형성 되 어 있 다 . 측벽 절 연막 ( 18 ) 은 서로 인접 하 는 메모리 셀 트랜지스터 MT 의 게이트 전극 사이 와 , 서로 인접 하 는 메모리 셀 트랜지스터 MT 와 선택 트랜지스터 ( ST 1 , ST 2 ) 의 게이트 전극 사이 를 매립 하 고 있 다 . 반도체 기판 ( 10 ) 상 에 는 , 메모리 셀 트랜지스터 MT 및 선택 트랜지스터 ( ST 1 , ST 2 ) 를 피복 하 도록 층간 절 연막 ( 19 ) 이 형성 되 어 있 다 . 층간 절 연막 ( 19 ) 은 , 예 를 들 어 실리콘 산화 막 , 실리콘 질화 막 , BPSG ( Boron Phosphorous Silicate glass ) , BSG , 및 PSG 등 의 실리케이트 글래스 , HSQ ( Hydrogen Silses Quioxane ) , MSQ ( Methyl Silses Quioxane ) , 또는 SiLK ( 등록 상표 ) 를 이용 하 여 형성 된다 . 즉 , 이 들 재료 를 이용 하 여 반도체 기판 상 에 절 연막 이 100 ㎚ 이상 1 ㎛ 이하 의 막 두께 로 퇴적 된 후 , CMP 법 에 의해 평탄 화 됨 으로써 층간 절 연막 ( 19 ) 이 완성 된다 .