또한 상기 타이밍 비교기 는 상기 딜레이 셀 로부터 입력 되 는 클록 신호 ( / Cmod 16 ( i + 2 ) , Cmod 16 ( i + 1 ) ) 를 논리 연산 하 여 출력 하 는 제 1 AND 게이트 ; 상기 제 1 AND 게이트 로부터 입력 되 는 신호 를 반전 시켜 출력 하 는 인버터 ; 상기 인버터 로부터 입력 되 는 신호 에 의하 여 구동 되 는 제 1 PMOS 트랜지스터 ; 상기 딜레이 셀 로부터 입력 되 는 클록 신호 ( / Cmod ( i + 1 ) , Cmod 16 ( i ) ) 를 논리 연산 하 여 출력 하 는 제 2 AND 게이트 ; 상기 제 2 AND 게이트 로부터 입력 되 는 신호 에 의하 여 구동 되 는 제 1 NMOS 트랜지스터 ; 바이어스 회로 에서 발생 된 제 1 바이어스 전압 ( bias 1 ) 에 의하 여 전류 원 으로 동작 하 는 제 2 NMOS 트랜지스터 ; 바이어스 회로 에서 발생 된 제 2 바이어스 전압 ( bias 2 ) 에 의하 여 전류 원 으로 동작 하 는 제 2 PMOS 트랜지스터 ; 록 검출기 에서 발생 된 제어 신호 에 의하 여 켜 지 거나 꺼지 는 스위치 로 동작 하 는 제 3 NMOS 트랜지스터 ; 및 커패시터 로 동작 하 여 충전 과 방전 됨 으로써 제어 전압 ( Vmod 16 ( i + 1 ) ) 의 값 을 조절 하 는 제 3 PMOS 트랜지스터 를 포함 하 는 것 을 특징 으로 한다 .