추가 공정 이 바람직 하 게 는 n - MOSFET 소자 , 그리고 요구 되 는 경우 p - 채널 MOSFET ( p - MOSFET ) 소자 및 CMOS 회로 를 형성 하 기 위하 여 수행 된다 . CMOS 소자 의 일부분 의 한 예 가 도 5 에 도시 되 며 , 이 는 상기 소자 의 세로 축 을 따라 정렬 된 MOSFET 를 관통 하 는 2 차원 단면도 를 나타낸다 . 도시 된 바 와 같이 , 부분 적 으로 이완 된 응력 받 은 BOX 구 조체 ( 22 ) 가 기판 ( 10 ) 상부 에 제공 되 고 변형 실리콘 표면 층 ( 24 ) 이 BOX 구 조체 ( 22 ) 를 덮 는다 . CMOS 소자 의 n - MOSFET 부분 에 대하 여 , 게이트 유전체 ( 50 ) 가 게이트 전극 ( 52 ) 을 실리콘 표면 층 ( 24 ) 으로부터 분리 시킨다 . n - 타입 소스 및 드레 인 영역 ( 54 및 56 ) 이 층 ( 24 ) 의 양쪽 끝단 에 제공 되 어서 실리콘 표면 층 ( 24 ) 이 도시 된 n - MOSFET 소자 의 채널 영역 으로서 완전 하 게 또는 적어도 부분 적 으로 작동 한다 . 도시 된 구성 에서 , 얕 은 트렌치 분리 구조 체 ( 58 , 60 ) 가 소스 및 드레 인 영역 ( 54 , 56 ) 의 끝단 에 형성 된다 .