증폭기 회로 는 제 1 구성 을 갖 는 제 1 그룹 의 공간 적 으로 분산 된 최종 증폭기 단계 들 , 및 제 1 구성 과 는 다른 다른 제 2 구성 을 갖 는 제 2 그룹 의 공간 적 으로 분산 된 최종 증폭기 단계 들 을 포함 한다 . 두 그룹 들 은 이 들 의 각각 의 최종 증폭기 단계 들 에 대해 동일 제어 노드 를 공유 하 며 , 두 그룹 들 은 동일 증폭기 출력 노드 를 공유 한다 . 각 그룹 은 전형 적 으로 다른 것 이 비 활성 화 된 때 에 활성 화 된다 . 메모리 어레이 를 탑재 하 는 어떤 실시 예 들 에서 , 단지 하나 의 임 게 적 아날로그 노드 는 메모리 어레이 에 걸쳐 라우팅 되 어야 한다 .