상기 구조 를 갖 는 메모리 셀 이 축소 화 ( downscaling ) 되 면 , 소스 / 드레 인 영역 으로서 기능 하 는 확산 층 없이 , 정상 적 인 기입 / 판독 동작 을 행할 수 있 다 . 따라서 , 본 실시 예 에서 , 메모리 셀 은 상이 한 도전 형 의 소스 / 드레 인 영역 으로서 기능 하 는 확산 층 을 실리콘 필러 SP 내 에 포함 하 지 않 는다 . 즉 , 실리콘 필러 SP 는 메모리 셀 에서 채널 영역 , 소스 영역 및 드레 인 영역 으로서 기능 한다 . 또한 , 전극 층 WL 에 인가 되 는 전압 을 제어 함 으로써 , 전극 층 WL 에 대향 하 는 실리콘 필러 SP 가 거의 공핍 화 되 어 턴 - 오프 상태 가 실현 된다 .