장치 의 일부 예시 는 디 지트 라인 , 접지 참조 , 및 래치 의 노드 와 연결 된 트랜지스터 를 포함 할 수 있 으며 , 여기 서 , 강유 전 성 메모리 셀 은 제 1 논리 상태 또는 제 2 논리 상태 중 하나 를 저장 하 도록 구성 될 수 있 고 , 래치 가 제 2 논리 상태 를 저장 할 때 래치 의 노드 가 트랜지스터 의 임계 전압 보다 높 을 수 있 는 전압 을 가질 수 있 도록 구성 될 수 있 으며 , 래치 는 제 2 전압 보다 낮 을 수 있 는 서플라이 전압 을 가질 수 있 다 .