상기 데이터 라인 , 박막 트랜지스터 및 화소 전극 을 형성 하 는 단계 는 , 상기 게이트 절 연막 위 에 상기 화소 전극 을 형성 하 는 단계 와 ; 상기 박막 트랜지스터 의 반도체 패턴 을 형성 하 는 단계 와 ; 상기 데이터 라인 , 상기 데이터 라인 과 접촉 되 는 소스 전극 및 상기 화소 전극 과 접촉 되 는 드레 인 전극 을 형성 하 는 단계 를 포함 하 는 것 을 특징 으로 한다 .