더욱이 , 상기 ITO 층 의 투명 전극 ( 39 ) 상 에 유기 발광 층 ( 41 ) 과 캐소드 전극 ( 43 ) 을 형성 할 경우 , 상기 ITO 층 의 표면 거칠 기 에 따라 , 상기 유기 발광 소자 의 발광 때 에 상기 ITO 층 의 스파이크 부분 에서 상기 투명 전극 ( 39 ) 과 캐소드 전극 ( 43 ) 간 의 진행 성 단락 및 암점 ( dark spot ) 이 나타나 기 쉬웠 다 . 그러므로 , 상기 ITO 층 아래 의 트랜지스터 를 위한 여러 가지 박막층 을 오염 시키 지 않 으면서 도 상기 ITO 층 의 표면 거칠 기 를 나타내 는 피크 대 밸리 값 을 낮추 어 주 는 것 이 절실히 요구 되 는 실정 이 다 .