이상 설명 한 실시 예 들 은 제 1 영역 및 제 2 영역 이 동일 한 두께 를 갖 는 경우 를 나타내 었 으나 , 본 발명 은 반드시 이 에 한정 되 는 것 은 아니 다 . 도 18 은 또 다른 일 실시 예 에 따른 변동 저 저항 라인 메모리 소자 ( 500 ) 를 도시 한 단면도 로서 , 기판 ( 530 ) 에 소스 ( 531 ) 와 드레 인 ( 532 ) 이 형성 되 고 , 기판 ( 530 ) 상 에 자발 분극 성 재료 를 포함 하 는 베이스 ( 510 ) 가 배치 될 수 있 다 . 도 18 에서 볼 수 있 는 실시 예의 메모리 소자 ( 500 ) 는 , 제 1 영역 ( 511 ) 이 제 2 영역 ( 512 ) 의 제 1 두께 ( t 1 ) 보다 두꺼운 제 2 두께 ( t 2 ) 를 가질 수 있 다 . 이 제 2 두께 ( t 2 ) 는 게이트 ( 520 ) 에 가해 지 는 전압 에 의해 분극 의 방향 이 스위칭 되 지 않 는 두께 가 되 며 , 이 에 따라 변동 저 저항 라인 ( 540 ) 은 제 1 두께 ( t 1 ) 와 제 2 두께 ( t 2 ) 의 경계 가 되 는 위치 에 형성 될 수 있 다 .