이때 , 상기 스위칭 영역 ( TrA ) 에 형성 된 제 1 실리콘 층 ( 214 ) 과 , 그 상부 의 서로 이격 하 는 제 2 실리콘 층 ( 220 ) 및 오 믹 콘 택 층 ( 225 ) 은 3 중층 구조 의 반도체 층 ( 230 ) 을 이루 게 되 며 , 이러 한 3 중층 구조 의 반도체 층 ( 230 ) 과 그 하부 에 위치 한 게이트 절 연막 ( 208 ) 및 게이트 전극 ( 205 ) 과 , 그 상부 에 위치 한 소스 및 드레 인 전극 ( 244 , 246 ) 은 박막 트랜지스터 ( Tr ) 를 이루 게 된다 .