일부 실시 예 에서 , 층간 유전체 ( 128 ) 가 칩 의 다단 금속화 층 과 칩 의 기판 사이 에 배치 된다 . 제한 되 지 않 고 예 로서 , 층간 유전체 ( 128 ) 는 단순 화 를 위해 도 1 에 예시 되 지 않 은 반도체 소자 ( 예 , 트랜지스터 ) , 커패시터 , 저항 과 같이 칩 의 기판 상 에 또는 그 근처 에 형성 된 부품 에 전기 적 절연 을 제공 할 수 있 다 . 일부 실시 예 에서 , 층간 유전체 ( 128 ) 는 전술 한 반도체 소자 , 커패시터 및 저항 을 각각 의 전기 전도성 다단 금속화 층 에 전기 적 으로 연결 하 는 중간 처리 공정 ( MOL ) 배선 접점 과 같 은 수직 전기 전도성 구 조체 ( 130 ) ( 도 1 및 후속 도면 에서 음영 처리 된 회색 ) 의 네트워크 를 포함 한다 .