도 9 에 도시 된 바 와 같이 , 공통 어드레스 래치 부 ( 180 ) 는 공통 액티브 신호 ( ACT ) 와 , 공통 프리 차지 신호 ( PCG ) 를 게이트 로 입력 받 은 모스 트랜지스터 ( T 10 , T 11 ) 와 , 로컬 어드레스 신호 ( BAX 0 ) 를 입력 받 는 모스 트랜지스터 ( T 9 ) 와 , 래치 ( L 3 ) 를 구비 한다 . 공통 어드레스 래치 부 ( 180 ) 는 도 9 에 도시 된 회로 가 다수 병렬 로 배치 되 며 , 각각 의 회로 는 대응 하 는 로컬 어드레스 신호 ( LAX 8 ~ LAX 11 ) 를 입력 받 아 대응 하 는 래치 된 로컬 어드레스 신호 ( LAX 78 < 0 : 3 >) 를 각각 출력 한다 .