소정 의 실시 예 에서 , 2 : 1 또는 그 이상 의 표류 정전 용량 ( Cstray ) 의 변동 이 있 을 수 있 으며 , 이 는 피크 생성 전압 의 변동 을 야기 할 수 있 다 . 따라서 , 회로 설계 는 트랜지스터 가 정지 되 도록 ( break down ) 충분히 높 은 전압 을 생성 하 는 일 없이 , 가장 높 은 가능 정전 용량 ( Cstray ) 을 이용 , 심지어 가장 낮 은 가능 Cstray 을 이용 하 여 원 하 는 신호 대 잡음 비 를 달성 하 기 에 충분 한 고전압 으로 이루어진다 . 소정 의 실시 예 에서 , 의도 적 정전 용량 ( 예 들 들 어 , 도 4 의 Cextra ) 이 표류 정전 용량 과 병렬 로 추가 된다 . 이 의도 적 정전 용량 에 대한 허용 오 차 가 표류 정전 용량 의 허용 오차 보다 나 은 경우 , 이것 은 피크 전압 의 변동 을 감소 시키 지만 , 전체 정전 용량 을 증가 시켜 전체 전력 소비 를 증가 시키 는 효과 를 갖 는다 . 소정 의 실시 예 에서 , 플라이 백 회로 를 사용 하 는 대신 , 다른 스위치 모드 전력 공급 토폴로지 가 사용 될 수 있 다 .