또한 , 도시 되 지 않 았 지만 , 제 3 반도체 층 ( 3323 ) 은 게이트 절 연막 ( 3311 ) 과 제 3 소스 전극 ( SE 3 ) 사이 에 더 위치 할 수 있 다 . 또한 , 제 3 반도체 층 ( 3323 ) 은 게이트 절 연막 ( 3311 ) 과 제 3 드레 인 전극 ( DE 3 ) 사이 에 더 위치 할 수 있 다 . 여기 서 , 게이트 절 연막 ( 3311 ) 과 제 3 소스 전극 ( SE 3 ) 사이 에 위치 한 반도체 층 을 제 5 추가 반도체 층 으로 정의 하 고 , 게이트 절 연막 ( 3311 ) 과 제 3 드레 인 전극 ( DE 3 ) 사이 에 위치 한 반도체 층 을 제 6 추가 반도체 층 으로 정의 하 자 . 이때 , 전술 된 제 5 저항성 접촉 층 ( 3323 a ) 은 제 5 추가 반도체 층 과 제 3 소스 전극 ( SE 3 ) 사이 에 더 위치 할 수 있 으며 , 전술 된 제 7 저항성 접촉 층 ( 3323 c ) 은 제 6 추가 반도체 층 과 제 3 드레 인 전극 ( DE 3 ) 사이 에 더 위치 할 수 있 다 .