도 29 A - 29 D 를 참조 하 면 , " 기록 동작 ( Primed 신호 가 논리 "" 0 "" 임 ) 에서 ", D - FFs ( 761 및 763 ) 로부터 래치 된 데이터 , Din 1 [ 0 : 3 ] ( 즉 , 비트 4 , 5 , 6 및 7 ) 및 Din 2 [ 0 : 3 ] ( 즉 , 비트 0 , 1 , 2 및 3 ) 은 기록 레지스터 ( 795 ) 내 에 기록 된다 . ID 일치 결정 시 에 , 8 비트 ( 비트 0 - 7 ) 의 기록 된 데이터 는 제어 회로 ( 707 ) 에 제공 되 어 , " 기록 된 데이터 를 그 내 에 포함 된 코어 셀 내 에 기억 시킨다 . 정규 동작 의 판독 동작 ( Primed 신호 가 논리 "" 1 "" 임 ) 에서 ", ID 일치 결정 시 에 , 제 어 회로 ( 707 ) 는 그 내 의 데이터 기억 소자 에 액세스 하 여 데이터 를 판독 하 고 , 판독 데이터 는 판독 레지스터 ( 797 ) 에 기록 된다 . 기록 된 데이터 는 , Rout 1 [ 0 : 3 ] ( 비트 4 , 5 , 6 및 7 ) 및 Rout 2 [ 0 : 3 ] ( 비트 0 , 1 , 2 및 3 ) 으로서 , 제각기 선택기 ( 765 및 767 ) 에 의해 선택 되 고 , 궁극 적 으로 출력 데이터 DQi [ 0 : 3 ] 는 다음 메모리 디바이스 에 제공 된다 . 판독 동작 에서 , D - FFs ( 761 및 763 ) 로부터 래치 된 데이터 , Din 1 [ 0 : 3 ] ( 즉 , 비트 4 , 5 , 6 및 7 ) 및 Din 2 [ 0 : 3 ] ( 즉 , 비트 0 , 1 , 2 및 3 ) 은 기록 레지스터 ( 795 ) 내 에 기록 되 지 않 는다 . 그래서 , 8 비트 ( 비트 0 - 7 ) 의 기록 된 데이터 는 제어 회로 ( 707 ) 에 제공 되 지 않 는다 .