이 에 따라 , 본 발명 의 실시 예 는 도 14 에 도시 된 바 와 같이 오프셋 보상 구간 T 1 에서 풀다운 제어 신호 SAN 2 가 활성 화 되 면 풀 다운 전원 라인 SB 의 전압 레벨 을 ( B ) 와 같이 일정 레벨 상승 시킨다 . 즉 , 풀 다운 부 ( 101 ) 의 소스 바이어스 인 풀 다운 전원 라인 SB 의 전압 레벨 을 상향 조정 하 여 풀 다운 전원 라인 SB 이 ( C ) 에서 와 같이 비트 라인 프리 차지 전압 VBLP 레벨 을 유지 하 도록 한다 .