본 발명 은 반도체 다 마신 공정 에서 의 퓨즈 영역 형성 방법 에 관한 것 으로 , 반도체 소자 의 기판 상 에 제 1 도전 층 과 층간 절 연막 을 형성 하 고 , 듀얼 다 마신 공정 으로 층간 절 연막 내 에 제 2 도전 층 을 매립 형성 하 며 , 연마 공정 을 진행 하 여 제 2 도전 층 이 비 아홀 및 트렌치 배선 영역 에 만 잔존 하 게 한 후 그 상부 에 보호막 을 도포 하 여 배선 영역 과 퓨즈 영역 을 동시 에 형성 하 고 , 퓨즈 영역 의 보호막 및 제 2 도전 층 영역 에 대해 일정 부분 을 절단 하 여 절단 부분 을 형성 하 며 , 제 2 도전 층 의 절단 부분 에 대해 선택 적 금속 막 을 증착 하 는 것 을 특징 으로 한다 . 본 발명 에 의하 면 , 반도체 다 마신 공정 에서 형성 되 는 퓨즈 영역 의 절단 부분 에 대해 선택 적 금속 막 을 증착 함 으로써 , 절단 부분 에 대해 바이어스 전압 을 인가 하 거나 장시간 방치 할 경우 에 도 부식 발생 , 습기 흡수 등 의 현상 을 방지 하 기 때문 에 , 디바이스 특성 을 향상 시킬 수 있 다 . 궁극 적 으로 본 발명 은 , 반도체 소자 특성 증가 및 수율 향상 을 가져와 반도체 제조 공정 에서 의 높 은 신뢰 성 을 제공 한다 .