상기 제 2 제 어부 ( 500 ) 는 상기 제 2 코드 조정 인 에이블 신호 ( N _ en ) 가 디스 에 이 블 된 상태 에서 상기 제 2 코드 ( Ncode < 0 : N >) 가 저항 값 을 최대 로 만드 는 코드 값 ( 예 를 들 어 , Pcode < 0 : N > 에서 N = 4 라면 즉 , Pcode < 0 : N > 가 5 비트 인 경우 , 00000 ) 에 도달 하 면 코드 오류 판단 신호 로서 리셋 신호 ( reset ) 를 인 에 이 블 시키 도록 구성 된다 . 상기 제 2 제 어부 ( 500 ) 는 도 6 에 도시 된 바 와 같이 , 상기 제 2 코드 조정 인 에이블 신호 ( N _ en ) 를 입력 받 는 제 2 인버터 ( IV 2 ) , 상기 제 2 코드 ( Ncode < 0 : N >) 의 각 비트 를 입력 받 는 복수 개 의 인버터 ( IV 3 ~ IVn ) , 상기 인버터 ( IV 2 ~ IVn ) 들 의 출력 을 입력 받 는 제 2 XNOR 게이트 ( XNOR 2 ) 를 구비 한다 .