상기 복수 의 메모리 셀 들 은 메모리 셀 레벨 들 의 모노 리식 3 차원 어레이 를 포함 하 며 ; 상기 비트 라인 바이어스 발생기 회로 , 상기 비트 라인 블 리더 다이오드 제어기 , 상기 워드 라인 바이어스 발생기 ( 604 ) , 및 상기 워드 라인 블 리더 다이오드 제어기 는 메모리 셀 레벨 들 의 상기 어레이 밑 에 위치 되 고 ; 상기 비트 라인 디코더 는 메모리 셀 레벨 들 의 상기 어레이 의 적어도 한 레벨 내 에 위치 되 고 ; 상기 블 리더 다이오드 는 적어도 한 레벨 내 에 혹은 메모리 셀 레벨 들 의 상기 어레이 의 두 레벨 들 사이 에 위치 되 고 ; 상기 비트 라인 블 리더 다이오드 제어기 는 제 1 지아 및 특별 워드 라인 에 의해 상기 비트 라인 블 리더 다이오드 에 결합 되 고 ; 상기 비트 라인 블 리더 다이오드 제어기 는 제 2 지아 및 특별 비트 라인 에 의해 상기 워드 라인 블 리더 다이오드 에 결합 되 는 것 을 특징 으로 한다 .