구간 ( A ) 가 종료 되 면 선택 된 메모리 블럭 ( BLK 1 ) 및 비 선택 된 메모리 블럭 ( BLK 2 ) 에 인가 되 던 일정 전압 ( Veq ) 을 차단 한 후 , 선택 된 메모리 블럭 ( BLK 1 ) 의 워드 라인 들 ( WLs ) 의 전위 레벨 을 디스 차지 한다 . 이때 워드 라인 들 ( WLs ) 은 접지 전압 레벨로 디스 차지 되 거나 접 지 전압 레벨 보다 일정 레벨 높 은 양 의 전위 레벨 ( Vposi ) 로 디스 차지 될 수 있 다 ( S 734 ) . 이때 , 선택 된 메모리 블럭 ( BLK 1 ) 의 드레 인 선택 라인 ( DSL 1 ) , 소스 선택 라인 ( SSL 1 ) , 드레 인 패스 워드 라인 ( DPWL 1 ) , 소스 패스 워드 라인 ( SPWL 1 ) 및 비 선택 된 메모리 블럭 ( BLK 2 ) 의 드레 인 선택 라인 ( DSL 2 ) 및 소스 선택 라인 ( SSL 2 ) 에 인가 되 던 일정 전압 ( Veq ) 을 차단 한 후 접지 전압 레벨로 디스 차지 한 후 ( S 735 ) , 채널 프리 차지 구간 동안 선택 된 메모리 블럭 ( BLK 1 ) 의 드레 인 선택 라인 ( DSL 1 ) , 소스 선택 라인 ( SSL 1 ) , 드레 인 패스 워드 라인 ( DPWL 1 ) , 소스 패스 워드 라인 ( SPWL 1 ) 및 비 선택 된 메모리 블럭 ( BLK 2 ) 의 드레 인 선택 라인 ( DSL 2 ) 및 소스 선택 라인 ( SSL 2 ) 에 패스 전압 ( Vpass ) 을 인가 하 여 비트 라인 들 ( BL 1 내지 BLm ) 에 인가 되 는 설정 전압 ( Vset ) 을 이용 하 여 선택 된 메모리 블럭 ( BLK 1 ) 및 비 선택 된 메모리 블럭 ( BLK 2 ) 의 채널 을 프리 차지 한다 .