상술 한 본 발명 은 비트 라인 콘 택 예정 영역 의 게이트 도전 막 에 홈 을 형성 하 고 게이트 도전 막상 에 형성 하 는 게이트 하드 마스크 막 을 홈 내 에 매립 하 여 비트 라인 콘 택 예정 영역 에 위치 하 는 게이트 패턴 탑 부분 의 게이트 하드 마스크 막 두께 를 증가 시키 어 , 게이트 패턴 과 비트 라인 콘 택 이 오 정렬 된다 하 더라도 비트 라인 콘 택 홀 식각 시 게이트 도전 막 이 드러나 는 것 을 방지 하 므로 게이트 패턴 과 비트 라인 콘 택 이 숏트 되 는 현상 을 방지 할 수 있 고 , 이 에 따라 소자 의 수율 을 향상 시킬 수 있 다 .