반도체 기판 ( 101 ) 전면 에 걸쳐서 , 막 두께 300 - 400 ㎚ 의 매립 절 연막 ( 208 ) 을 형성 한다 . 매립 절 연막 ( 208 ) 은 도 21 ( b ) 에 나타내 는 바 와 같이 , 주변 회로 영역 ( 1002 ) 에서 게이트 , 사이드 월 ( 206 ) 및 반도체 기판 ( 101 ) 표면 을 덮 고 , 도 16 ( a ) 에 나타내 는 바 와 같이 , 메모리 셀 영역 ( 1001 ) 에서 매립 절 연막 ( 115 ) 을 덮 도록 형성 된다 . 매립 절 연막 ( 208 ) 은 예 를 들 어 , NSG ( Non - Doped Silicate Glass ) 를 CVD 법 으로 막 형성 하 여 형성 할 수 있 다 . 이 CVD 법 은 TEOS ( Si ( OC 2 H 6 ) 4 ) = 150 sccm , 압력 = 0 . 3 Torr ( 40 Pa ) 의 조건 으로 실시 할 수 있 다 .