실시 예 들 에 따르 면 , 제 1 및 제 2 셀 스트링 들 ( CS 1 , CS 2 ) 각각 은 공통 소오 스 라인 ( CSL ) 에 접속 하 는 접지 선택 트랜지스터 ( GST ) ) , 비트 라인 ( BL 0 - BL 2 ) 에 접속 하 는 스트링 선택 트랜지스터 들 ( SST 1 , SST 2 ) 및 접 지 및 스트링 선택 트랜지스터 들 ( GST , SST 2 ) 사이 에 배치 되 는 복수 개 의 메모리 셀 트랜지스터 들 ( MCT ) 로 구성 될 수 있 다 . 접 지 선택 트랜지스터 ( GST ) , 스트링 선택 트랜지스터 ( SST 1 , SST 2 ) , 및 메모리 셀 트랜지스터 들 ( MCT ) 은 직렬 로 연결 될 수 있 다 .