스텝 S 55 에서 의 프로그램 의 후 , 제 어 회로 ( 6 ) 는 베리 파이 의 결과 를 참조 한다 . 모든 메모리 셀 트랜지스터 MT 가 제 2 베리 파이 에 패스 하 였으면 , 처리 는 스텝 S 21 로 진행 하 고 , 기입 동작 이 완료 된다 . 한편 ， 어느 한쪽 의 메모리 셀 트랜지스터 가 미스 하 였으면 , " 제어 회로 ( 6 ) 는 "" 0 "" 데이터 로부터 "" F "" 데이터 에 대한 제 2 베리 파이 를 행한다 ( 스텝 S 57 ) . 다음 으로 ， 제어 회로 ( 6 ) 는 전압 발생 회로 ( 7 ) 에 대하 여 VPGM 의 스텝업 을 명령 한다 . 이 때 의 스텝업 폭 은 ", Δ VPGM 1 보다 도 작 은 Δ VPGM 2 이 다 ( 스텝 S 58 ) . 그 후 , 제 1 실시 양태 에서 설명 한 스텝 S 19 , S 20 의 처리 ( 스텝 S 59 , S 60 ) 를 행한 후 , 스텝 S 54 로 되돌아간다 .