상기 반도체 소자 를 제조 하 는 방법 에서 는 , 도 1 내지 도 24 를 참조 로 설명 한 방법 과 는 달리 , 제 4 예비 게이트 구조물 ( 168 ) 에 오버랩 되 지 않 는 제 3 마스크 ( 406 ) 가 형성 되 어 , 제 4 게이트 마스크 ( 158 ) 는 모두 제거 되 고 제 5 절 연막 패턴 ( 178 ) 은 제 4 게이트 구조물 ( 228 a ) 의 상면 에 형성 되 지 않 는다 . 또한 , 상기 반도체 소자 제조 방법 에서 제 4 예비 게이트 구조물 ( 168 ) 이 경사진 형상 을 가짐 에 따라 , 도 25 내지 도 30 을 참조 로 설명 한 방법 과 는 달리 , 제 3 마스크 ( 406 ) 가 제 4 예비 게이트 구조물 ( 168 ) 측벽 상 에 형성 된 제 1 절 연막 ( 170 ) 의 일부 에 만 오버랩 되 도록 형성 된다 . 그 결과 , 제 5 절 연막 패턴 ( 178 ) 은 제 4 예비 컨트롤 게이트 ( 148 ) 의 측벽 전체 를 덮 지 않 고 일부 만 덮 으며 , 이 에 따라 제 4 상부 도전 패턴 ( 208 a ) 은 보다 큰 두께 를 갖 도록 형성 될 수 있 다 .