상기 액정 패널 ( 102 ) 은 다수 의 게이트 라인 ( GL 1 ~ GLn ) 과 다수 의 데이터 라인 ( DL 1 ~ DLm ) 에 의하 여 구분 된 영역 들 에 각각 형성 된 화소 들 을 구비 한다 . 이 들 화소 들 각각 은 , 대응 하 는 게이트 라인 ( GL ) 과 대응 하 는 데이터 라인 ( DL ) 간 의 교 차부 에 형성 된 박막 트랜지스터 ( TFT ) 및 상기 박막 트랜지스터 ( TFT ) 와 공통 전극 ( Vcom ) 전극 사이 에 접속 된 액정 셀 ( Clc ) 을 구비 한다 .