본 개시 의 일 실시 예 에 따른 반도체 패키지 제조 방법 ( S 200 ) 은 제 2 스탬 핑 공정 ( S 207 ) 을 통해 , 제 2 비아 홀 ( H 2 ) 및 유비 엠 패턴 ( P 2 ) 을 형성 할 수 있 으므로 , 제 2 절연 층 ( 103 ) 은 다양 한 소재 를 포함 할 수 있 다 . 보다 구체 적 으로 , 제 2 스탬 핑 공정 ( S 207 ) 을 통해 제 2 절연 층 ( 106 ) 에 제 2 비아 홀 ( H 2 ) 및 유비 엠 패턴 ( P 2 ) 을 형성 할 수 있 으므로 , 제 2 절연 층 ( 106 ) 은 비 감광성 소재 를 포함 할 수 있 다 . 이 에 따라 , 제 2 절연 층 ( 106 ) 의 소재 의 선택 의 폭 이 넓 어 질 수 있 고 , 제 1 반도체 패키지 ( 100 a ) 의 제조 비용 이 절감 될 수 있 다 .