활성 화 처리 를 실시 함 으로써 , " "" 통전 포 밍 "" 으로 형성 한 제 1 간극 ( 7 ) 의 내측 에 위치 하 는 기판 ( 1 ) 의 표면 상 및 그 부근 의 전극 ( 4 a ", 4 b ) 상 에 , 도전 성 의 카본 막 ( 21 A , 21 B ) 을 배치 할 수 있 는 ( 도 1 C 및 도 2 C 참조 ) . 결과 적 으로 , 제 1 간극 ( 7 ) 의 내측 에 , 제 2 의 간극 ( 8 ) 이 형성 된다 . 제 2 간극 ( 8 ) 은 , 제 1 카본 막 ( 21 a ) 과 제 2 카본 막 ( 21 b ) 사이 의 간극 에 상당 한다 . 제 2 간극 ( 8 ) 의 폭 ( 제 1 카본 막 ( 21 a ) 과 제 2 카본 막 ( 21 b ) 간 의 간격 ) 은 , 전형 적 으로 는 , 1 nm 이상 10 nm 이 하 ( 바람직 하 게 는 3 nm 이상 10 nm 이 하 ) 의 범위 내 에 설정 된다 . 3 nm 이상 이 면 , 30 V 미만 의 전압 을 제 2 간극 ( 8 ) 에 부하 가 하 여도 안정 적 인 전자 방출 을 장기간 동안 유지 할 수 있 다 . 10 nm 를 초과 하 는 경우 , 구 동시 에 필요 한 전압 ( 전자 를 방출 시키 기 위해 필요 한 전압 ) 이 높 아 져 , 이용 하 는 구동 회로 의 코스트 가 높 아 진다 .