다음 에 , 본 실시 예의 파워 온 검출 회로 를 적용 한 NAND 형 의 플래시 메모리 에 대해서 설명 한다 . 도 10 은 본 실시 예의 NAND 형 플래시 메모리 의 구성 을 도시 한 도면 이 다 . 플래시 메모리 ( 200 ) 는 , 복수 의 메모리 셀 이 배열 된 블록 을 복수 포함 하 는 메모리 어레이 ( 210 ) 와 , 외부 입출력 단자 ( I / O ) 에 접속 된 입출력 버퍼 ( 220 ) 와 , 입출력 버퍼 ( 220 ) 로부터 어드레스 데이터 를 받 는 어드레스 레지스터 ( 230 ) 와 , 입출력 버퍼 ( 220 ) 로부터 커맨드 데이터 등 을 수취 하 고 , 각 부 를 제어 하 는 제어기 ( 240 ) 와 , 어 드레스 레지스터 ( 230 ) 로부터 행 어드레스 정보 ( Ax ) 를 수취 하 고 , 행 어드레스 정보 ( Ax ) 를 디 코딩 하 고 , 디 코딩 결과 에 의거 해서 블록 의 선택 및 워드 선 의 선택 등 을 행하 는 워드 선 선택 회로 ( 250 ) 와 , 워드 선 선택 회로 ( 250 ) 에 의해 선택 된 페이지 로부터 독 출 된 데이터 를 유지 하 거나 , 선택 된 페이지 에 프로그램 해야 할 입력 데이터 를 유지 하 는 페이지 버퍼 / 센스 회로 ( 260 ) 와 , 어 드레스 레지스터 ( 230 ) 로부터 열 어드레스 정보 ( Ay ) 를 수취 하 고 , 열 어드레스 정보 ( Ay ) 를 디 코딩 하 고 , 해당 디 코딩 결과 에 의거 해서 페이지 버퍼 / 센스 회로 ( 260 ) 내 의 열 어드레스 의 데이터 를 선택 하 는 열 선택 회로 ( 270 ) 와 , 데이터 의 독 출 , 프로그램 및 소거 등 을 위하 여 필요 한 각종 전압 ( 기입 전압 ( Vpgm ) , 패스 전압 ( Vpass ) , 독 출 패스 전압 ( Vread ) , 소거 전압 ( Vers ) 등 ) 을 생성 하 는 내부 전압 발생 회로 ( 280 ) 와 , 전원 투입 시 에 전원 전압 ( Vcc ) 이 파워 온 전압 수준 에 도달 한 것 을 검출 하 는 파워 온 검출 회로 ( 100 ) 를 포함 해서 구성 된다 .