도 3 은 본 발명 의 바람직 한 일 실시 예 에 따른 전자 패키지 제조 방법 을 나타낸 순서도 이 고 , 도 4 는 본 발명 의 바람직 한 일 실시 예 에 따른 전자 패키지 제조 방법 을 나타낸 흐름 도 이 다 . 도 4 를 참조 하 면 , 방열판 ( 10 ) , 접착제 ( 11 ) , 반도체 칩 ( 12 a , 12 b ) , 전기 접점 ( 13 a , 13 b ) , 제 1 비아 ( 14 ) , 비 아홀 ( 14 a , 15 a ) , 제 2 비아 ( 15 ) , 관통 비아 ( 17 ) , 관통 홀 ( 17 a ) , 절연재 ( 20 ) , 빌드 업 층 ( 30 a , 30 b ) , 범프 ( 40 ) , 제 1 패키지 ( 100 ) , 제 2 패키지 ( 200 ) 가 도시 되 어 있 다 .