도 10 a , 도 10 b 및 도 10 c 에서 , 에피 택 셜 소스 / 드레 인 영역 ( 82 ) 이 핀 ( 52 ) 에 형성 되 어 각각 의 채널 영역 ( 58 ) 에 응력 을 가함 으로써 성능 을 향상 시킨다 . 에피 택 셜 소스 / 드레 인 영역 ( 82 ) 은 각각 의 더미 게이트 ( 72 ) 가 각각 의 이웃 하 는 쌍 의 에피 택 셜 소스 / 드레 인 영역 ( 82 ) 사이 에 배치 되 도록 핀 ( 52 ) 에 형성 된다 . 일부 실시 예 들 에서 , 에피 택 셜 소스 / 드레 인 영역 ( 82 ) 은 핀 ( 52 ) 내 로 연장 될 수 있 고 , 또한 핀 ( 52 ) 을 관통 할 수 있 다 . 일부 실시 예 들 에서 , 게이트 스 페이서 ( 86 ) 는 에피 택 셜 소스 / 드레 인 영역 ( 82 ) 이 결과 적 인 FinFET 의 후속 적 으로 형성 된 게이트 를 단락 시키 지 않 도록 적절 한 측 방향 거리 만큼 더미 게이트 ( 72 ) 로부터 에피 택 셜 소스 / 드레 인 영역 ( 82 ) 을 분리 하 는 데 사용 된다 .