실시 예 1 과 동일 하 게 하 여 Si 웨이퍼 ( 102 ) 와 , 저해 층 ( 104 ) 과 , Ge 층 ( 120 ) 과 , 소자 형성 층 ( 124 ) 의 일례 로서 의 GaAs 층 을 구비 한 반도체 기판 을 제작 하 였 다 . 본 실시 예 에서 는 , Ge 층 ( 120 ) 과 , 소자 형성 층 ( 124 ) 사이 에 중간 층 을 형성 하 였 다 . 본 실시 예 에 있 어서 , 피복 영역 의 평면 형상 은 1 변의 길이 가 200 ㎛ 인 정사각형 이 었 다 . 개구 의 바닥 면 형상 은 1 변이 10 ㎛ 인 정사각형 이 었 다 . CVD 법 에 의해 개구 의 내부 에 막 두께 가 850 ㎚ 인 Ge 층 ( 120 ) 을 형성 한 후 , 800 ℃ 에서 어닐링 처리 를 실시 하 였 다 .