피 - 에 피 - 피 웰 형 트랜지스터 는 앞서 설명 한 바 와 같이 게이트 전압 인가 시 도 8 에 도시 된 피 - 에 피 채널 영역 ( 28 ) 의 전체 에 걸쳐 채널 을 형성 할 수 있 다 . 이때 , 채널 영역 에 접촉 되 는 절 연막 ( 31 , 32 ) 표면 에 는 앞서 종래 기술 에서 설명 한 계면 트랩 이 형성 될 수 있 다 . 도 12 에 도시 된 피 - 에 피 - 피 웰 형 트랜지스터 의 절 연막 ( 31 , 32 ) 을 둘러싸 서 접촉 된 피형 웰 ( 26 a , 26 b ) 은 피형 - 에 피 ( 25 ) 보다 높 은 문턱 전압 을 갖 는다 . 따라서 , 채널 영역 에 접촉 되 는 절 연막 ( 31 , 32 ) 표면 의 계면 트랩 에 의한 암전 류 는 높 은 문턱 전압 을 갖 는 피형 웰 ( 26 a , 26 b ) 이 절 연막 ( 31 , 32 ) 을 둘러싸 서 접촉 되 어 있 으므로 , 잘 흐르 지 못하 므로 , 도 12 에 도시 된 피 - 에 피 - 피 웰 형 트랜지스터 는 채널 영역 에 접촉 되 는 절 연막 ( 31 , 32 ) 표면 의 계면 트랩 에 의한 암 전류 를 방지 할 수 있 다 .