한편 , 더미 메모리 셀 ( DMC 2 ) 에서 는 , 전송 트랜지스터 ( T 1 , T 2 ) 의 게이트 는 , 제 1 콘택트 를 통해 접지선 ( GND ) 에 접속 되 어 있 다 . 전송 트랜지스터 ( T 1 , T 2 ) 의 게이트 는 , 접지선 ( GND ) 에 접속 된 더미 워드 선 ( DWL ) 에 접속 되 어 있 다 . 또한 , 전송 트랜지스터 ( T 2 ) 를 비트 선 ( BL 또는 XBL ) 에 접속 하 기 위한 제 1 콘택트 만 이 , 리얼 메모리 셀 ( MC ) 에 비해서 누락 되 어 있 다 . 환언 하 면 , 더미 메모리 셀 ( DMC 2 ) 에 있 어서 , 리얼 메모리 셀 ( MC ) 에 인접 하 는 경계 부분 에 는 , 리얼 메모리 셀 ( MC ) 에 공유 되 는 제 1 콘택트 가 배치 된다 . 리얼 메모리 셀 ( MC ) 에 인접 하 지 않 는 경계 부분 에 배치 되 어야 할 제 1 콘택트 의 적어도 하나 는 , 리얼 메모리 셀 ( MC ) 에 비해서 누락 되 어 있 다 . 또한 , 워드 선 ( WL ) 아래 에 배치 되 는 더미 메모리 셀 ( DMC 1 ) 과 , 비트 선 ( BL 또는 XBL ) 아래 에 배치 되 는 더미 메모리 셀 ( DMC 2 ) 에서 는 , 형성 되 는 제 1 콘택트 의 수 가 상이 하 다 .