도 2 는 본 발명 의 실시 예 에 의한 반도체 패키지 의 적층 구성 을 도시 한 것 이 며 , 도 3 은 다양 한 기능 층 ( 160 ) 이 적용 된 반도체 패키지 를 도시 한 것 이 며 , 도 4 는 클립 구 조체 ( 170 ) 가 적용 된 반도체 패키지 를 도시 한 것 이 며 , 도 5 는 도 4 의 클립 구 조체 ( 170 ) 를 분리 도시 한 것 이 고 , 도 6 은 도 4 의 클립 구 조체 ( 170 ) 및 리드 프레임 리드 ( 122 ) 와 칩 패드 ( 111 ) 의 결합 구조 를 각각 예시 한 것 이 다 .