다음 으로 , 도 5 b 를 참조 하 면 , 메모리 시스템 ( 200 ) 에서 메모리 장치 ( 241 ) 의 메모리 블록 ( 630 ) 은 메모리 셀 어레이 로 구현 되 어 비트 라인 들 ( BL 0 to BLm - 1 ) 에 각각 연결 된 복수 의 셀 스트링 들 ( 640 ) 을 포함 할 수 있 다 . 각 열 ( column ) 의 셀 스트링 ( 640 ) 은 적어도 하나 의 드레 인 선택 트랜지스터 ( DST ) 와 적어도 하나 의 소스 선택 트랜지스터 ( SST ) 를 포함 할 수 있 다 . 선택 트랜지스터 들 ( DST , SST ) 사이 에 는 복수 개 의 메모리 셀 들 또는 메모리 셀 트랜지스터 들 ( MC 0 to MCn - 1 ) 이 직렬 로 연결 될 수 있 다 . 각각 의 메모리 셀 ( MC 0 to MCn - 1 ) 은 셀 당 복수 의 비트 의 데이터 정보 를 저장 하 는 멀티 레벨 셀 ( MLC : Multi - Level Cell ) 로 구성 될 수 있 다 . 셀 스트링 들 ( 640 ) 은 대응 하 는 비트 라인 들 ( BL 0 to BLm - 1 ) 에 각각 전기 적 으로 연결 될 수 있 다 .