제 어신 호생 성부 ( 120 ) 는 , 메인 클럭 생 성부 ( 200 ) 로부터 메인 클럭 ( Mclk ) 을 입력 받 아 제어 신호 들 을 생성 한다 . 예 를 들 면 , 소스 샘플링 클럭 ( SSC ; source sampling clock ) , 소스 스타트 펄스 ( SSP ; source start pulse ) , 소스 아웃풋 인 에이블 ( SOE ; source output enable ) 과 같 은 제어 신호 는 데이터 드라이버 ( 도 1 의 18 ) 에 공급 된다 . 그리고 , 게이트 쉬프 트 클럭 ( GSC ; gate shift clock ) , 게이트 스타트 펄스 ( GSP ; gate start pulse ) , 게이트 아웃풋 인 에이블 ( GOE ; gate output enable ) 과 같 은 제어 신호 는 게이트 드라이버 ( 도 1 의 20 ) 에 공급 된다 . 또한 , 수평동 기신호 ( Hsync ; horizontal synchronization signal ) , 수직 동기 신호 ( Vsync ; vertical synchronization signal ) , 프레임 레이트 펄스 ( FRP ; frame rate pulse ) 와 같 은 제어 신호 는 디코더 ( 도 1 의 16 ) 에 공급 된다 .