이상 설명 한 칩 패키지 는 도전 패턴 ( 130 ) 을 제외 하 고 는 도 1 에 도시 한 종래 의 웨이퍼 레벨 패키지 와 유사 하 다 . 그러나 본 실시 예 에 따른 도전 패턴 ( 130 ) 은 반도체 칩 ( 110 ) 의 상면 을 따라 스 크라이 브 레인 ( 170 ) 까지 연장 된다 . 또한 , 전술 한 바 와 같 은 칩 패키지 는 장벽층 , 희생 막 등 이 더 형성 될 수 있 다 . 당업자 라면 전술 한 설명 으로서 도 본 실시 예 에서 의 칩 패키지 를 용이 하 게 이해 할 수 있 을 것 이 며 , 다르 게 도 변형 할 수 있 을 것 이 다 .