보다 상세 하 게 는 , 트랜지스터 영역 에 는 반도체 기판 ( 100 ) 에 형성 된 P - 웰 ( 200 ) 에 소자 분리 막 ( 300 ) 과 소오 스 와 드레 인 ( 400 ) 및 채널 영역 이 형성 되 고 , 이 채널 영역 의 상부 반도체 기판 ( 100 ) 상 에 는 게이트 산화 막 ( 510 ) 과 플로팅 게이트 전극 ( 520 ) 가 순차 적 으로 적층 되 며 , 플로팅 게이트 전극 ( 520 ) 의 양측 에 스 페이서 ( 530 ) 가 형성 되 어 MOSFET 형태 의 플로팅 게이트 ( 500 ) 가 이루어져 있 다 .