도 12 c 를 참조 하 면 , 반도체 기판 ( 100 ) 에 형성 된 소자 분리 막 ( 102 ') 은 제 1 활 성 영역 ( 103 a ) 및 제 2 활성 영역 ( 103 b ) 을 한정 한다 . 제 1 게이트 절 연막 ( 104 ) 및 제 1 게이트 전극 ( 106 ) 은 상기 제 1 활성 영역 ( 103 a ) 상 에 적층 되 고 , 제 1 소스 영역 ( 108 s ) 및 제 1 드레 인 영역 ( 108 d ) 은 상기 제 1 게이트 전극 ( 106 ) 양측 의 상기 제 1 활성 영역 ( 103 a ) 에 형성 된다 .