도 7 f 를 참조 하 면 , 상기 게이트 전극 ( 730 ) 을 포함 한 기판 ( 700 ) 전면 에 실리콘 산화 막 또는 실리콘 질화 막 을 증착 하 여 층간 절 연막 ( 740 ) 을 형성 하 고 , 상기 층간 절 연막 ( 740 ) 의 일부 를 식각 하 여 상기 액티브 층 ( 710 ') 의 소스 영역 ( 710 ' a ) 및 드레 인 영역 ( 710 ' c ) 의 표면 일부 를 노출 시키 는 콘 택 홀 ( 745 ) 을 형성 하 고 , 상기 콘 택 홀 ( 745 ) 을 포함 한 기판 ( 700 ) 전면 에 도전 성 물질 을 증착 후 패 터닝 하 여 상기 소스 영역 ( 710 ' a ) 및 드레 인 영역 ( 710 ' c ) 과 전기 적 으로 연결 되 는 소스 전극 ( 750 ) 및 드레 인 전극 ( 760 ) 을 형성 한다 .