우선 , 제 1 실시 형태 에 관한 불휘발성 반도체 기억 장치 ( 100 ) 의 메모리 트랜지스터 영역 ( 12 ) 의 구성 에 대해서 설명 한다 . 도 5 및 도 6 에 도시 한 바 와 같이 , 메모리 트랜지스터 영역 ( 12 ) ( 메모리 스트링 ( MS ) ) 은 반도체 기판 ( Ba ) 으로부터 적층 방향 으로 , 순차 적 으로 백 게이트 트랜지스터 층 ( 20 ) , 메모리 트랜지스터 층 ( 30 ) , 선택 게이트 트랜지스터 층 ( 40 : 제 2 반도체 층 ) 및 배선 층 ( 50 ) 을 갖 는다 . 백 게이트 트랜지스터 층 ( 20 ) 은 상술 한 백 게이트 트랜지스터 ( BGTrmn ) 로 기능 한다 . 메모리 트랜지스터 층 ( 30 ) 은 상술 한 메모리 트랜지스터 MTrmn 으로 기능 한다 . 선택 게이트 트랜지스터 층 ( 40 ) 은 상술 한 소스 측 선택 게이트 트랜지스터 층 SSTrmn 및 드레 인 측 선택 게이트 트랜지스터 ( SDTrmn ) 로 기능 한다 .