상술 한 바 와 같이 , 본 발명 에 따른 반도체 소자 및 그 의 형성 방법 은 게이트 문턱 전압 ( Vt ) 을 증가 시키 기 위하 여 게이트 폴리 실리콘 층 에 P 형 불순물 이온 을 주입 한다 . 또한 , 리 세스 게이트 영역 및 핀 셀 형성 을 위한 트렌치 형성 공정 마진 을 증가 시키 기 위하 여 소스 / 드레 인 영역 을 형성 하 기 이전 에 활성 영역 상부 에 에피 택 셜 성장 층 을 더 형성 한다 . 이 와 같이 상승 된 소스 드레 인 ( Elevated Source Drain : EDS ) 구조 를 형성 함 에 따라서 게이트 채널 길이 를 용이 하 게 확장 시킬 수 있 고 , 이 에 따른 게이트 문턱 전압 의 증가 효과 를 유지 하 면서 , 게이트 채널 면적 을 동시 에 증가 시킬 수 있 으므로 게이트 누설 전류 를 감소 시키 고 , 게이트 전류 구동 능력 을 용이 하 게 증가 시킬 수 있 으며 리 프레쉬 ( Refresh ) 특성 을 향상 시킬 수 있 다 .