플라이 - 바이 레이아웃 위 상학 으로 구성 된 메모리 시스템 을 특징 으로 하 는 실시 예 에서 , 상기 RQ / CK 전파 지연 은 상기 프라이 - 바이 신호 경로 로부터 RQ 및 CK 신호 를 수신 하 는 DRAM 각각 으로 증가 된다 . 이 와 같이 하 여 연속 되 는 DRAM 각각 에서 수신 된 RQ / CK 및 DQ / DQS 사이 에서 증가 하 는 스큐 ( skew ) 를 발생 시킨다 . 기록 처리 중 이 같 은 효과 를 보상 하 기 위해 , 메모리 제어기 ( 102 ) 가 증가 하 는 DQ / DQS 전송 지연 을 소개 하 는 데 , 이 같 은 전송 지연 은 RQ / CK 가 연속 되 는 DRAM 각각 에 대해 전송 되 는 때 와 관련 된다 . 이 와 유사 하 게 , " 판독 처리 중 메모리 제어기 ( 102 ) 가 연속 적 인 DRAM 각각 에 대해 증가 하 는 DQS 판독 - 가능 수신 샘플 지연 을 소개 한다 . 이 들 메모리 제어기 ( 102 ) 에 의해 소개 된 기록 및 판독 지연 은 "" 기록 평준 화 ( write - levelization ) "" 및 "" 판독 - 평준 화 "" 지연 각각 으로 인용 된다 . "