이상 과 같 은 구성 으로 함 으로써 , 트랜지스터 ( 160 ) , 트랜지스터 ( 162 ) 및 용량 소자 ( 164 ) 로 이루어지 는 메모리 셀 ( 190 ) 의 평면 레이아웃 의 크기 를 , 행 방향 의 길이 가 배선 ( 158 ) 의 폭 정도 , 열 방향 의 길이 가 , 게이트 전극 ( 148 ) 및 소스 전극 ( 142 a ) 의 열 방향 의 길 이 정도 로 할 수 있 다 . 이러 한 평면 레이아웃 을 채용 함 으로써 , 도 5 에 도시 한 회로 의 고집 적 화 를 도모 할 수 있 어 , 예 를 들 어 최소 가공 치수 를 F 로 하 여 , 메모리 셀 의 점유 면적 을 4 F 2 내지 12 F 2 로 하 는 것 이 가능 하 다 . 따라서 , 반도체 장치 의 단위 면적 당 의 기억 용량 을 증가 시킬 수 있 다 .