상기 제 1 구간 에서 도 5 에 도시 된 화소 회로 는 도 7 a 에서 와 같 은 연결 구성 을 가지 게 된다 . 도 7 a 에 도시 된 바 와 같이 , 상기 제 1 구간 에서 상기 제 2 박막 트랜지스터 ( T 2 ) 와 제 4 및 제 6 박막 트랜지스터 ( T 4 , T 6 ) 가 턴 - 온 ( turn - on ) 되 고 상기 제 3 및 제 5 박막 트랜지스터 ( T 3 , T 5 ) 는 턴 - 오프 ( turn - on ) 된다 . 상기 제 1 구간 ( N 1 ) 에 는 상기 기준 전압 ( Vref ) 이 셋 팅 되 고 , 상기 제 2 노드 ( N 2 ) 는 상기 제 6 박막 트랜지스터 ( T 6 ) 가 턴 - 온 ( trun - on ) 됨 에 따라 초기 화 된다 . 상기 Vint 전압 에 의해 상기 제 6 박막 트랜지스터 ( T 6 ) 가 턴 - 온 ( turn - on ) 됨 에 따라 상기 스토리지 캐 패 시터 ( Cst ) 와 상기 문턱 전압 캐 패 시터 ( Cth ) 는 초기 화 된다 . 결국 , 상기 제 1 구간 은 상기 2 개 의 캐 패 시터 ( Cst , Cth ) 가 초기 화 되 는 구간 이 라고 할 수 있 다 .