도 1 은 처리 단계 중 인 반도체 디바이스 ( 10 ) 의 도면 이 다 . 반도체 디바이스 ( 10 ) 는 , 기판 ( 12 ) 위 에서 , 반도체 재료 를 이용 하 여 매립 산화물 층 ( buried oxide layer : BOX ) ( 14 ) 상 에 형성 되 는 디바이스 를 포함 할 수 있 다 . 본 명세서 에서 기술 되 는 반도체 재료 는 , 갈륨 비소 ( gallium arsenide ) , 실리콘 게르마늄 ( silicon germanium ) , 실리콘 등 의 임의 의 반도체 재료 또는 재료 들 의 조합 들 , 및 이 들 의 조합 들 일 수 있 다 . 반도체 디바이스 ( 10 ) 는 반도체 층 ( 16 ) 을 더 포함 할 수 있 다 . 반도체 디바이스 ( 10 ) 는 게이트 유전체 층 ( 20 ) 위 에 형성 되 는 게이트 스택 ( 18 ) 을 더 포함 할 수 있 다 . 게이트 유전체 층 ( 20 ) 은 반도체 층 ( 16 ) 의 상면 ( 26 ) 위 에 형성 될 수 있 다 . 측벽 스페이스 ( 24 ) 가 게이트 스택 ( 18 ) 주변 에 형성 될 수 있 다 . 측벽 스 페이서 ( 24 ) 를 형성 하 기 전 에 , 라이너 ( liner ) ( 22 ) 가 게이트 스택 ( 18 ) 주변 에 형성 될 수 있 다 . 라이너 ( 22 ) 는 도 1 에 도시 된 바 와 같이 , 반도체 층 ( 16 ) 위 에서 횡 방향 으로 ( laterally ) 연장 할 수 있 다 . 게이트 스택 ( 20 ) 을 마스크 로 이용하 여 , 소스 / 드레 인 확장 부들 ( extensions ) 이 반도체 층 ( 16 ) 내 에 형성 될 수 있 다 . 다음 으로 , 게이트 스택 ( 20 ) 을 마스크 로 이용하 여 , 깊 은 소스 / 드레 인 영역 들 ( 28 , 30 ) 이 반도체 층 ( 16 ) 내 에 형성 될 수 있 다 . 도 1 에 는 특정 단계 들 에 대하 여 설명 되 어 있 지만 , 반도체 디바이스 ( 10 ) 는 다른 단계 들 을 이용 하 여 형성 될 수 도 있 다 . 반도체 디바이스 ( 10 ) 는 p - MOS 트랜지스터 또는 n - MOS 트랜지스터 일 수 있 다 .