지터 ( jitter ) 와 관련 하 여 , 회로 는 입력 파형 의 상승 및 하강 에지 를 정확히 추종 한다 . 따라서 , PLL 과 같이 지터 를 필터링 하 지 않 는다 . 또한 , 상기 SAR 및 지연 셀 은 지터 를 생성 할 수 있 다 . 정확 한 저 지터 외부 클럭 이 제공 되 는 경우 , 외부 클럭 의 상승 및 하강 에지 에서 도출 된 에지 에서 모든 신호 처리 를 수행 하 는 것 이 좋 다 . 상기 의 SAR 결과 가 가지 는 또 다른 이점 은 정확 한 외부 클럭 주파수 가 사용 되 는 경우 모든 디바이스 의 게이트 지연 특성 을 판독 할 수 있 다는 것 이 다 .