시간 구간 t 11 ~ t 12 ( 프리 차지 단계 ) 에서 , 선택 된 비트 라인 ( BL 5 ) 의 프리 차징 을 위해 , 선택 된 비트 라인 ( BL 5 ) 에 연결 된 트랜지스터 들 ( Tpb 5 , Tnb 5 ) 의 게이트 들 에 인가 되 는 전압 들 ( Gpb 5 , Gnb 5 ) 은 로직 로우 ( ' 0 ') 레벨 일 수 있 다 . 선택 된 워드 라인 ( WL 3 ) 의 프리 차징 을 위해 , 선택 된 워드 라인 ( WL 3 ) 에 연결 된 트랜지스터 들 ( Tpw 3 , Tnw 3 ) 의 게이트 들 에 인가 되 는 전압 들 ( Gpw 3 , Gnw 3 ) 은 로직 하이 ( ' 1 ') 레벨 일 수 있 다 . 선택 된 비트 라인 ( BL 5 ) 의 전압 ( VBL 5 ) 은 전압 레벨 ( Vbw 1 ) 로부터 전압 레벨 ( Vbw 2 ) 까지 변화 ( 만일 Vbw 2 > Vbw 1 라면 , 증가 ) 할 수 있 다 . 따라서 , 선택 된 비트 라인 ( BL 5 ) 은 시간 t 12 에서 전압 레벨 ( Vbw 2 ) 로 프리 차지 될 수 있 다 . 선택 된 워드 라인 ( WL 3 ) 의 전압 ( VWL 3 ) 은 전압 레벨 ( Vww 1 ) 로부터 전압 레벨 ( Vww 3 ) 까지 변화 ( 만일 Vwr 1 > Vwr 3 라면 , 감소 ) 할 수 있 다 . 따라서 , 선택 된 워드 라인 ( WL 3 ) 은 시간 t 12 에서 전압 레벨 ( Vww 3 ) 로 프리 차지 될 수 있 다 . 전압 레벨 ( Vww 3 ) 은 , 선택 된 메모리 셀 ( MC 35 ) 에 데이터 를 기입 하 기 위해 선택 된 워드 라인 ( WL 3 ) 에 인가 되 는 선택 전압 으로 지칭 될 수 있 다 . 도 7 b 를 참조 하 면 , 기입 동작 을 위해 , 선택 된 비트 라인 ( BL 5 ) 의 프리 차징 과 선택 된 워드 라인 ( WL 3 ) 의 프리 차징 은 동시 에 수행 될 수 있 다 .