상술 한 기술 적 과제 를 달성 하 기 위한 본 발명 의 일 실시 예 에 따른 반도체 메모리 장치 의 데이터 입력 회로 는 , 동작 모드 신호 및 어 드레스 에 응답 하 여 스위칭 제어 신호 를 생성 하 는 스위칭 제어 수단 ; 및 상기 스위칭 제어 신호 에 응답 하 여 버퍼링 데이터 의 구동력 및 데이터 전송 경로 를 제어 하 여 데이터 입력 센스 앰프 부 에 전송 하 는 데이터 구동 수단 ; 을 포함 하 며 , 상기 스위칭 제어 신호 는 제 1 스위칭 제어 신호 와 제 2 스위칭 제어 신호 를 포함 하 고 , 상기 스위칭 제어 수단 은 , 상기 동작 모드 신호 및 상기 어 드레스 를 입력 받 는 제 1 신호 입력 부 ; 병렬 테스트 신호 를 입력 받 는 제 2 신호 입력 부 ; 상기 제 1 신호 입력 부 의 출력 신호 를 입력 받 아 상기 제 1 스위칭 제어 신호 를 출력 하 는 제 1 신호 출력 부 ; 및 상기 제 1 신호 입력 부 의 출력 신호 와 상기 제 2 신호 입력 부 의 출력 신호 를 입력 받 아 상기 제 2 스위칭 제어 신호 를 출력 하 는 제 2 신호 출력 부 ; 를 포함 하 는 것 을 특징 으로 한다 .