본 발명 은 전계 방출 디스플레이 ( field emission display : FED ) 에 관한 것 으로 , 어 노드 플레이트 ( anode plate ) 와 캐소드 플레이트 ( cathode plate ) 사이 에 스 페이서 ( spacer ) 가 구비 된 전계 방출 디스플레이 에 있 어서 , 상기 스 페이서 가 절연체 와 반도체 성 산화 물질 의 혼합 상 으로 이루어진 것 을 특징 으로 한다 . 이러 한 본 발명 에 의하 는 경우 스 페이서 의 비저항 이 108 - 1010 Ω m 의 범위 를 가지 고 이 차전자 방출 계수 는 1 에 가깝 게 할 수 있 어서 , 스 페이서 에 대전 되 는 전하 를 용이 하 게 외부 로 빠져나가 게 함 으로써 , 스 페이서 의 대전 에 의한 전계 의 왜곡 을 방지 할 수 있 다 .