다음 으로 , 홀 ( 67 ) 의 저면 에 형성 된 실리콘 산화 막 등 을 제거 하 여 , 하층 의 적층 체 ML 1 의 실리콘 필러 SP 의 상면 을 홀 ( 67 ) 내 에 노출 시킨다 . 그 후 , 예 를 들 어 , CVD 법 에 의해 , 홀 ( 67 ) 의 내부 에 실리콘 을 매립 한다 . 따라서 , 도 11 내지 도 13 에 도시 된 바 와 같이 , 적층 체 ML 2 에 실리콘 필러 SP 가 형성 되 고 , 그 실리콘 필러 SP 와 전극 층 WL 사이 의 교차 부분 에 메모리 셀 이 형성 된다 . 적층 체 ML 2 의 실리콘 필러 SP 의 하단 부 는 하층 의 적층 체 ML 1 의 실리콘 필러 SP 의 상단 부 와 접촉 되 어 있 다 .