그러나 , 도 15 a , 도 15 b 를 사용 하 여 설명 한 연산 증폭기 의 회로 구성 에서 는 액정 표시 패널 에 있 어서 리 프레시 레이트 를 저하 시켜서 정지 영상 표시 를 하 는 경우 에 도 , 전원 회로 의 연산 증폭기 의 전류 공급 능력 이 높 은 상태 가 유지 된다 . 이것 은 정지 영상 표시 를 하 는 경우 에 , 동영상 표시 시 와 비교 하 여 액정 표시 패널 에서 의 대향 전극 의 전압 의 변동 이 작 으므로 , 연산 증폭기 의 전류 공급 능력 이 그다지 높 지 않 아도 되 기 때문 이 다 . 결과 적 으로 액정 표시 패널 에서 의 대향 전극 을 정전 압 화 할 때 , 전원 회로 의 연산 증폭기 의 전류 공급 능력 이 과잉 으로 되 어 , 트랜지스터 ( 909 ) 를 갖 는 전류 증폭 회로 에서 의 소비 전력 이 증가 해 버린다 .