도 1 에 도시 한 바 와 같이 , 메모리 ( 100 ) 는 M 개 의 입력 인터페이스 ( 1100 - 110 M - 1 ) ( 이하 ' 입력 인터페이스 ( 110 ) ' 로 총칭 함 ) , 메모리 온 칩 네트워크 ( 120 ) , N 개 의 메모리 제어기 ( 1300 - 130 N - 1 ) ( 이하 ' 메모리 제어기 ( 130 ') 로 총칭 함 ) 및 N 개 의 메모리 제어기 ( 1300 - 130 N - 1 ) 에 각각 대응 되 는 N 개 의 채널 ( 채널 0 - 채널 N - 1 ) 을 포함 한다 . 통상 적 으로 , 입력 인터페이스 ( 110 ) 의 수량 ( M ) 은 채널 수량 ( N ) 보다 큰 바 , 이 는 메모리 온 칩 네트워크 ( 120 ) 의 입력 총 대역폭 이 출력 총 대역폭 보다 작 지 않 도록 보장 한다 . 이 와 동시 에 , 입력 인터페이스 ( 110 ) 의 수량 ( M ) 을 보다 크 게 설정 함 으로써 서비스 품질 ( QoS ) 이 제어 되 도록 한다 .