본 발명 의 일 실시 예 에 따른 박막 트랜지스터 는 채널 영역 및 컨 택 영역 을 포함 하 는 제 1 반도체 패턴 , 상기 제 1 반도체 패턴 층 상 에 배치 되 는 제 1 절연 층 , 상기 제 1 절연 층 상 에 배치 되 고 , 갈륨 ( Ga ) 산화물 , 및 아연 ( Zn ) 산화물 로 구성 된 제 1 배리어 패턴 , 상기 제 1 배리어 패턴 상 에 배치 되 고 , 상기 제 1 반도체 패턴 의 상기 채널 영역 에 중첩 하 는 제 1 제어 전극 , 및 상기 제 1 반도체 패턴 의 상기 컨 택영 역 에 각각 연결 된 제 1 입력 전극 및 제 1 출력 전극 을 포함 한다 .