도 41 A 는 , 도 40 A 와 관련 하 여 기술 된 바 와 같이 케이스 1 또는 제 1 케이스 와 같이 직렬 접속 된 디바이스 에서 최종 디바이스 의 ID 번호 에 의한 클록 정렬 결정 의 일례 의 흐름 도 를 도시 한 것 이 다 . 단계 ( 1711 ) 에서 , 모든 디바이스 의 상태 는 리셋 된다 . 모든 디바이스 의 PLLs 는 도 39 에 도시 된 바 와 같이 온 된다 . 단계 ( 1712 ) 에서 , 데이터 와 센터 정렬 된 클록 은 메모리 제어기 로부터 송신 되 고 , 데이터 와 센터 정렬 된 클록 은 , 최종 메모리 구성 요소 ( 최종 디바이스 ( 1620 - N ) ) 에서 와 같이 메모리 제어기 에서 수신 된다 . 단계 ( 1713 ) 에서 , 직렬 접속 된 디바이스 ( 1620 - 1 내지 1620 - N ) 의 각 디바이스 에 는 고유 식별자 , 또는 ID 가 할당 된다 . 예컨대 , 디바이스 IDs 는 순차 적 으로 할당 될 수 있 다 . 단계 ( 1714 ) 에서 , 메모리 제어기 는 최종 디바이스 ( 1620 - N ) 에 할당 된 ID 번호 를 수신 한다 . 단계 ( 1715 ) 에서 , " 메모리 제어기 는 최종 디바이스 의 ID 번호 의 최 하위 비트 ( LSB ) 가 "" 1 "" 인지 를 결정 한다 . "