D / Q 선택 신호 로서 하이 ( High ) 가 입력 되 는 경우 , FPGA ( 211 ) 로 입력 되 는 듀얼 영상 정보 및 제 어 신호 가 FPGA 내부 적 으로 모두 래치 ( latch ) 된 후 LVDS 출력 단 ( 214 ) 으로 그대로 바이패스 출력 된다 . 다만 , 이때 FPGA 로 입력 되 는 듀얼 형태 의 신호 는 복사 ( copy ) 되 어 LVDS 제 1 출력 단 ( 214 a ) 및 LVDS 제 2 출력 단 ( 214 b ) 에 각각 동일 한 듀얼 영상 신호 의 형태 로서 전송 된다 ( 즉 , Quad = dual + dual 형태 를 가짐 ) .