예컨대 , 평균 적 으로 NMOS 의 경우 대략 게이트 에 대한 식각 바이어스 가 , 도 5 에 제시 된 측정치 들 로부터 대략 - 17 . 9 ㎚ 로 측정 되 고 있 으며 , PMOS 의 경우 대략 식각 바이어스 가 , 도 4 에 제시 된 측정치 들 로부터 대략 - 10 . 7 ㎚ 로 측정 되 고 있 다 . 따라서 , 제 1 게이트 ( 310 ) 에 부가 될 제 1 선폭 조정 폭 ( 313 ) 은 제 2 선폭 조정 폭 ( 333 ) 에 비해 평균 적 으로 7 ㎚ 정도 작 은 값 으로 설정 될 수 있 다 . 예컨대 , 제 1 게이트 ( 310 ) 가 대략 170 ㎚ 선폭 ( CD ) 으로 목표 설계 된 경우 , 해당 되 는 식각 바이어스 인 대략 - 10 ㎚ 를 보상 하 도록 , 양방향 으로 각각 대략 5 ㎚ 로 제 1 선폭 조정 폭 ( 313 ) 이 주어질 수 있 고 , 제 2 게이트 ( 330 ) 가 대략 170 ㎚ 선폭 으로 목표 설계 된 경우 , 해당 되 는 식각 바이어스 인 대략 - 18 ㎚ 를 보상 하 도록 , 양방향 으로 각각 9 ㎚ 로 제 2 선폭 조정 폭 ( 333 ) 이 주어질 수 있 다 .