먼저 도 4 를 참조 하 면 , 본 발명 의 일 실시 예 에 의한 제 1 트랜지스터 ( T 1 ) 는 , 버퍼 층 ( 110 ) 이 형성 된 베이스 층 ( 100 ) 의 일면 상 에 배치 된 활성 층 패턴 ( 120 ) , 제 1 절 연막 ( 130 ) 을 사이 에 개재 하 고 활성 층 패턴 ( 120 ) 의 일 영역 과 중첩 되 는 게이트 전극 ( 140 ) , 제 1 절 연막 ( 130 ) 및 제 2 절 연막 ( 150 ) 을 사이 에 개재 하 고 활성 층 패턴 ( 120 ) 과 이격 되 며 상기 활성 층 패턴 ( 120 ) 의 서로 다른 일 영역 에 연결 되 는 제 1 전극 ( 160 ) 및 제 2 전극 ( 170 ) 을 포함 할 수 있 다 .