제 1 피 킹 이득 스테이지 ( 606 ) 의 차동 토폴로지 는 ( 예 를 들 어 , 전류 들 ( 802 , 824 , 및 826 ) 각각 의 50 % 를 선택 적 으로 감소 시킴 으로써 ) 전력 소비 의 선택 적 구성 을 지원 한다 . 적어도 하나 의 실시 예 에서 , 저항 ( 850 ) 은 전류 들 ( 802 , 824 , 및 826 ) 이 선택 된 전력 소비 구성 에 따라 변화 함 에 따라 저항 ( 850 ) 및 커패시터 ( 806 ) 에 걸쳐 거의 동일 한 전압 을 유지 하 도록 선택 가능 하 다 . 저항 ( 850 ) 은 캐스 코드 트랜지스터 들 ( 820 및 822 ) 의 게이트 단자 들 및 가상 접지 ( 804 ) 에 걸쳐 대략 고정 된 전압 강하 를 유지 한다 . 도 10 을 참조 하 면 , 적어도 하나 의 실시 예 에서 , 감소 된 전력 소비 구성 에서 저항 ( 850 ) 에 걸친 전압 강하 를 유지 하 기 위해 , 저항 ( 850 ) 은 2 ×R 의 저항 들 의 병렬 조합 을 사용 하 여 구현 되 어 R 의 유효 저항 을 제공 한다 . 병렬 조합 의 각 분기 는 도 12 에 도시 된 바 와 같이 직렬 로 결합 된 저항 R 의 2 개 의 저항기 들 을 포함 한다 . 예 를 들 어 , 각각 저항 R 을 갖 는 저항기 들 ( 1202 및 1206 ) 은 각각 저항 R 을 갖 는 저항기 들 ( 1204 및 1208 ) 과 병렬 로 결합 된다 . 저 전력 모드 동안 , 트랜지스터 ( 1212 ) 가 전력 공급 전압 VDD 에 의해 인 에 이 블 된 동안 제어 신호 LPWRB 는 트랜지스터 ( 1210 ) 를 디스 에 이 블 한다 . 등 가 저항 은 R 대신 에 2 ×R 이 되 고 저항 ( 850 ) 을 걸친 전압 강 하 는 저항 ( 850 ) 을 통해 흐르 는 전류 를 반감 시키 는 것 에 응답 하 여 변하 지 않 는다 . 도 12 의 구성 은 단지 예시 적 인 것 이 며 , 다른 구성 들 및 저항기 비 들 이 예 를 들 어 다른 전력 소비 감소 비들 을 구현 하 기 위해 사용 될 수 있 다 . 적어도 하나 의 실시 예 에서 , 피 킹 이득 스테이지 ( 606 ) 는 피 킹 이득 스테이지 ( 608 ) 를 직접 ( 즉 , 버퍼링 없이 ) 구동 한다 .