도 4 의 실시 예 에 따르 면 , 데이터 재 정렬 회로 ( 115 ) 는 쓰 기 동작 시 에 는 직렬 데이터 를 병렬 데이터 로 병렬 화 ( deserialization ) 하 고 , 읽 기 동작 시 에 는 각각 의 메모리 칩 들 로부터 수신 된 병렬 데이터 를 직렬 데이터 로 직렬 화 ( serialization ) 함 으로써 , 고속 ( high frequency ) 으로 동작 하 는 컨트롤러 와 저 속 ( low frequency ) 으로 동작 하 는 메모리 칩 들 간 의 통신 을 중개 할 수 있 다 .