도 1 은 내부 에 형성 된 쉘로우 트렌치 분리 를 가지 는 기판 ( 10 ) 의 부분 사시도 이 다 . 도시 된 기판 ( 10 ) 은 부분 적 으로 만 제조 되 며 , 실리콘 층 ( 1 ) 내 에 형성 되 는 쉘로우 트렌치 ( 2 ) 를 가진다 . 실리콘 층 ( 1 ) 은 실리콘 - 함유 하부 층 ( underlayer ) 이 거나 실제 의 하부 기판 일 수 있 다 . 쉘로우 트렌치 ( 2 ) 는 산화물 들 로 충 진 되 며 , 전자 소자 ― 이 경우 는 , 내장 된 트랜지스터 ― 를 분리 시키 도록 구성 된다 . 소오 스 ( 3 ) 및 드레 인 ( 4 ) 은 내부 에 도 펀트 들 을 주입 ( implanting ) 함 으로써 쉘로우 트렌치 ( 2 ) 내 에 형성 될 수 있 다 . 다 결정 실리콘 ( 5 ) 이 소오 스 ( 3 ) 와 드레 인 ( 4 ) 사이 에 배치 되 는 한편 , 게이트 산화물 층 ( 6 ) 이 실리콘 층 ( 1 ) 과 다결정 실리콘 ( 5 ) 사이 에 배치 된다 .