멀티 드롭 클록 구조 에 비해 , PLL 을 가진 소스 동기 클록 구조 는 보다 적 은 스큐 구성 요소 를 갖 는다 . 그것 은 내부 재생 된 클록 이 입력 클록 에 위상 고정 되 기 때문 에 상당 한 클록 삽입 지연 문제 ( tBUFF 스큐 ) 를 갖 지 않 는다 . 2 개 의 디바이스 ( i ) 및 ( i + 1 ) 간 의 비행 시간 스큐 ( tFL ) 는 출력 클록 및 출력 데이터 가 동일 한 경로 에 따르 기 때문 에 더 이상 문제 가 있 지 않 다 . 게다가 , tJITTER 은 PLL 의 필터링 동작 으로 인해 감소 될 수 있 다 .