상기 에칭 하 는 단계 는 또한 , 상기 제 1 패 터닝 된 게이트 구조 가 상기 반도체 층 내 의 상기 트렌치 와 경계 를 서로 접하 는 ( coterminous ) 단부 들 을 갖 는 것 을 특징 으로 하 며 , 상기 제 1 부분 은 상기 제 1 패 터닝 된 게이트 구조 의 제 1 측 상 에 있 고 상기 제 2 부분 은 상기 제 1 패 터닝 된 게이트 구조 의 제 2 측 상 에 있 는 반도체 디바이스 형성 방법 .