본 발명 은 반도체 소자 의 제조 방법 에 관한 것 으로 , 게이트 패턴 형성 후 상기 게이트 패턴 사이 에 층간 절 연막 패턴 을 형성 함 으로써 , 후속 공정 으로 진행 되 는 랜딩 플러그 콘 택 홀 형성 을 위한 식각 공정 시 상기 랜딩 플러그 콘 택 홀 의 오픈 되 어야 할 소정 영역 을 확보 하 여 콘 택 홀 낫 오픈 ( Not Open ) 현상 을 방지 할 수 있 다 .