도 1 에 도시 된 실시 예 에서 , 각 저항 가변 요소 ( 103 ) 는 다수 의 데이터 라인 ( 107 - 0 ( BL 0 ) , 107 - 1 ( BL 1 ) , . .., 107 - M ( BLM ) ) 중 하나 에 연결 된다 ( 즉 , 각 데이터 라인 ( 107 - 0 , 107 - 1 , ..., 107 - M ) 은 위상 변화 메모리 셀 의 열 에 연결 된다 ) . 데이터 라인 ( 107 - 0 , 107 - 1 , ...," 107 - M ) 은 본 명세서 에서 "" 비트 라인 "" 또는 "" 센스 라인 "" 이라고 지칭 될 수 있 다 . 지시 자 "" M "" 은 메모리 어레이 가 다수 의 비트 라인 을 포함 할 수 있 다는 것 을 나타내 는데 사용 된다 . 디지털 환경 에서 어 드레싱 을 용이 하 게 하 기 위해 워드 라인 ( 105 - 1 ", . .., 105 - N ) 의 수 와 비트 라인 ( 107 - 1 , ..., 107 - M ) 의 수 는 각각 2 의 일정 멱수 ( 예 를 들 어 , 256 개 의 워드 라인 × 4 , 096 개 의 비트 라인 ) 일 수 있 다 . 그러나 , 실시 예 는 특정 개수 의 워드 라인 및 / 또는 비트 라인 으로 제한 되 는 것 은 아니 다 .