하지만 , TSV 들 은 일반 적 으로 와이어 본드 들 보다 더 비싸 다 . 이 는 , TSV 들 이 칩 의 액티브 실리콘 층 을 관통 하 기 때문 이 다 . 그 결과 , TSV 는 트랜지스터 들 또는 배선 을 위해 이용 될 수 있 는 구역 ( area ) 을 차지 한다 . 이러 한 기회 비용 은 클 수 있 다 . 예 를 들 어 , TSV 배제 ( exclusion ) 또는 차단 ( keep - out ) 직경 이 20 ㎛ 이 고 , TSV 들 이 30 ㎛ 피치 로 놓이 는 경우 , 실리콘 구역 의 거의 45 % 가 TSV 들 에 의해 점유 된다 ( consumed ) . 이 는 스택 에 있 는 칩 들 에서 임의 의 회로 들 에 대한 면적 당 비용 을 대략 두 배 로 증가 시킨다 . ( 사실 , 회로 들 은 일반 적 으로 TSV 들 을 수용 하 기 위해 넓 은 공간 을 차지 하 기 때문 에 오버헤드 가 훨씬 더 클 가능 성 이 있 고 , 이 는 더 많 은 구역 을 낭비 한다 . ) 또한 , TSV 제조 는 보통 추가 의 처리 동작 들 을 수반 하 고 , 이 는 또한 비용 을 증가 시킨다 .