도 8 은 본 발명 의 실시 예 에 따른 비트 플립 핑 디코더 의 구조 를 도시 한다 . 도시 된 바 와 같이 , 유한 상태 머신 ( FSM ) 은 k + 1 셋 팅 들 ( 셋 팅 0 , ??, 셋 팅 k - 1 , 셋 팅 k 를 의미 함 ) 을 포함 하 며 , 그 중 하나 는 남 아 있 는 디 코딩 반복 동작 의 횟수 에 기초 하 여 선택 되 며 , 이 는 각각 의 디 코딩 반복 동작 이 완료 될 때 피드백 된다 .