도 1 내지 도 6 을 참조 하 면 , 상기 표시 패널 ( 100 ) 은 상기 제 1 표시 영역 ( DA 1 ) , 상기 제 2 표시 영역 ( DA 2 ) , 상기 제 1 표시 영역 ( DA 1 ) 의 픽셀 들 의 백 게이트 전극 들 ( 예컨대 , 도 4 의 BML 1 ) 에 연결 되 는 제 1 백 게이트 신호 인가 라인 ( BSL 1 ) 및 상기 제 2 표시 영역 ( DA 2 ) 의 픽셀 들 의 백 게이트 전극 들 ( 예컨대 , 도 4 의 BML 1 ) 에 연결 되 는 제 2 백 게이트 신호 인가 라인 ( BSL 2 ) 을 포함 할 수 있 다 .