도 6 을 참조 하 면 , 전류 평균 화 회로 ( 200 ) 의 입력단 의 바람직 한 실시 예 ( 200 a ) 는 도시 된 것 과 같 은 샘플링 회로 를 실질 적 으로 포함 한다 . 금속 산화 막 반 도 체 전계 효과 트랜지스터 들 ( metal oxide semiconductor field effect transistors , MOSFETs ) ( M 6 a , M 6 b , M 6 c , M 6 d , M 6 e , M 6 f ) 은 양 의 전력 공급 레일 ( VDD ) 및 기준 전류 ( IREFF ) 에 의해 바이어스 되 어 전류 미러 회로 ( 이하 에서 더 상세 하 게 설명 됨 ) 및 다른 바이어스 전류 ( I 6 ) 에 대한 바이어스 전류 ( IBIAS ) 를 제공 한다 . 클록 신호 전류 ( 111 c ) 는 낮 은 임피던스 터 미 네이션 을 제공 하 는 트랜지스터 ( M 6 h ) 에 의해 배송 된다 . 이 는 전류 미러 ( 200 b ) 로 제공 되 는 샘플 전류 ( ICIN ) 을 생성 한다 . 트랜지스터 ( M 6 h ) 는 증폭기 와 트랜지스터 들 ( M 6 i , M 6 j , M 6 k ) 에 의해 구성 된 전류 미러 회로 에 의해 바이어스 된다 . 트랜지스터 ( M 6 l ) 는 이 바이어스 회로 를 블 능화 제어 신호 ( DISABLE ) 에 따라서 불능 화 시키 는 것 을 제공 한다 ( 이 불능 화 제 어 신호 는 여기 에서 설명 된 회로 의 다른 영역 에서 도 또한 사용 되 며 , 활성 화 되 면 , 이 평균 화 회로 ( 200 ) 의 동작 을 불 가능 하 게 한다 ) .