다음 으로 , 도 7 에 도시 된 바 와 같이 , 금속 층 ( 56 ) 이 반도체 디바이스 ( 10 ) 의 전체 표면 위 에 증착 될 수 있 다 . 금속 층 ( 56 ) 은 니켈 , 니켈 플래티넘 합금 , 또는 플래티넘 을 증착 함 으로써 형성 될 수 있 다 . 일 실시 예 에서 , 금속 층 ( 56 ) 은 50 Å 내지 150 Å 의 두께 를 가질 수 있 다 . 금속 층 ( 56 ) 의 증착 에 앞서 , 비결정 Si : C 영역 들 ( 50 , 52 , 54 ) 은 , 비결정 Si : C 영역 들 ( 50 , 52 , 54 ) 이 결정 Si : C 영역 들 ( 51 , 53 , 55 ) 로 변환 되 는 것 을 초래 하 는 , 고체 상태 에피택시 ( solid state epitaxy : SPE ) 어 닐 링 이 행해질 수 있 다 . 도 6 및 7 에 는 , 결정 Si : C 영역 들 ( 51 , 53 , 55 ) 을 형성 하 기 위한 특정 프로세스 를 도시 하고 있 다 . 하지만 , 예 를 들 면 , 결정 Si : C 영역 들 ( 51 , 53 , 55 ) 은 , 반도체 층 ( 16 ) 내 에 리세 스 들 ( recesses ) 을 형성 한 후 , 에피 택 셜 성장 될 수 도 있 다 .