또한 , 본 발명 은 , 다수 의 상변환 셀 영역 을 갖 는 반도체 기판 상 에 하부 전극 을 형성 하 는 단계 ; 상기 하부 전극 을 포함 한 기판 전면 상 에 층간 절 연막 을 형성 하 는 단계 ; 상기 층간 절 연막 상 에 하부 전극 콘 택 형성 영역 을 노출 시키 는 하드 마스크 를 형성 하 는 단계 ; 상기 하드 마스크 를 이용 해서 상기 층간 절 연막 을 식각 하 여 콘 택 홀 을 형성 하 는 단계 ; 상기 콘 택 홀 을 포함 한 하드 마스크 상 에 하부 전극 콘 택용 금속 막 을 형성 하 는 단계 ; 상기 금속 막 이 형성 된 콘 택 홀 이 매립 되 도록 상기 금속 막 상 에 절연 막 을 형성 하 는 단계 ; 상기 금속 막 이 노출 될 때 까지 상기 절 연막 을 1 차 CMP 하 는 단계 ; 상기 1 차 CMP 에 의해 노출 된 금속 막 을 상기 하드 마스크 가 노출 될 때 까지 2 차 CMP 하 여 상기 콘 택 홀 의 전면 에 하부 전극 콘 택 을 형성 하 는 단계 ; 및 상기 하부 전극 콘 택 과 절 연막 및 이 에 인접 한 하드 마스크 상 에 상변환 막 과 상부 전극 의 적층 패턴 을 형성 하 는 단계 ; 를 포함 하 는 상변환 기억 소자 의 제조 방법 을 제공 한다 .