상기 박막 트랜지스터 는 상기 게이트 라인 ( 16 ) 의 일부 를 구성 하 는 게이트 전극 ( 21 ) , 상기 게이트 전극 ( 21 ) 위 에 형성 된 반도체 층 ( 24 ) , 상기 반도체 층 ( 24 ) 위 에 형성 되 어 데이터 라인 ( 17 ) 을 통해 입력 되 는 신호 를 상기 화소 전극 ( 18 ) 에 인가 하 는 소스 전극 ( 22 ) 및 드레 인 전극 ( 23 ) 으로 구성 되 어 있 다 .