도 2 a 및 3 a 을 참조 하 면 , 소자 분리 막 ( 2 ) 이 형성 된 반도체 기판 ( 1 ) 상 에 게이트 산화 막 ( 미 도시 ) 과 도전 막 ( 미 도시 ) 및 하드 마스크 막 ( 미 도시 ) 으로 이루어진 게이트 ( 3 ) 들 을 형성 한 후 , 상기 게이트 ( 3 ) 측벽 에 스 페이서 ( 미 도시 ) 를 형성 한 다음 , 이어서 , 상기 게이트 를 덮 도록 기판 전면 상 에 제 1 층간 절 연막 ( 4 ) 을 증착 한다 . 그런 다음 , 상기 제 1 층간 절 연막 ( 4 ) 을 식각 하 여 콘 택 홀 을 형성 한 후 , 상기 콘 택 홀 내 에 비트 라 인용 제 1 랜딩 플러그 ( 5 ) 와 캐 패 시터 용 제 2 랜딩 플러그 ( 6 ) 를 형성 한다 .