레이턴 시 판 정부 ( 18 ) 는 , 판정 회로 ( JUDG ) 및 플립플롭 ( F / F ) 을 갖 고 있 다 . 판정 회로 ( JUDG ) 는 , 내부 칩 인 에이블 신호 ( ICEZ ) 의 활성 화 시 에 내부 리 프레시 요구 신호 ( IREFZ ) 가 활성 화 되 어 있 을 때 , 플립플롭 ( F / F ) 을 세트 하 기 위한 셋 팅 신호 를 출력 한다 . 플립플롭 ( F / F ) 은 , 세트 단자 ( SET ) 에서 세트 신호 를 받 았 을 때 확장 신호 ( EXTZ ) 를 활성 화 하 고 , 리셋 단자 ( RST ) 에서 리셋 신호 ( CEZ 신호 의 상승 엣지 ) 를 받 았 을 때 확장 신호 ( EXTZ ) 를 비활성 화 한다 . 레이턴 시 출력 버퍼 ( 20 ) 는 , 확장 신호 ( EXTZ ) 의 논리 레벨 을 반전 하 여 , 레이턴 시 확장 신호 ( / LEXT ) 로서 출력 한다 . 후술 하 는 바 와 같이 , 저 레벨 의 레이턴 시 확장 신호 ( / LEXT ) 는 , 독 출 레이턴 시 ( RL ) 또는 기록 레이턴 시 ( WL ) 가 표준 치 보다 증가 하 는 것 을 나타낸다 . 고 레벨 의 레이턴 시 확장 신호 ( / LEXT ) 는 , 독 출 레이턴 시 ( RL ) 또는 기록 레이턴 시 ( WL ) 가 표준 치 인 것 을 나타낸다 . 독 출 레이턴 시 ( RL ) 는 , 독 출 커맨드 의 공급 으로부터 최초 의 독 출 데이터 ( DQ ) 가 출력 되 기 까지 의 클록 사이클 수이 다 . 기록 레이턴 시 ( WL ) 는 , 기록 커맨드 의 공급 으로부터 최초 의 기록 데이터 ( DQ ) 가 입력 되 기 까지 의 클록 사이클 수이 다 .