또한 , D / Q 선택 신호 로서 하이 ( High ) 로 입력 되 어 듀얼 기능 선택 될 시 에 는 쿼드 ( quad ) 기능 을 요하 는 모든 내부 로직 은 리셋 ( reset ) 상태 로서 아무런 동작 을 수행 하 지 않 는다 . 예컨대 , FPGA 내부 의 타이밍 생 성부 ( 212 ) 는 구동 되 지 않 고 입력 되 는 수평동 기신호 ( H - sync ) 를 그대로 출력 하 고 , FPGA ( 211 ) 는 입력 되 는 듀얼 R / G / B 데이터 쿼드 형태 로 변환 하 지 않 기 때문 에 메모리 에 R / G / B 데이터 를 번갈 아 쓰 고 읽 는 동작 을 수행 하 지 않 는다 .