도 4 및 5 는 , 본 발명 의 일 실시 예 에 따른 반도체 디바이스 ( 10 ) 를 2 개 의 상이 한 단면도 ( 절 단선 에 대한 도 3 참조 ) 로 도시 한다 . 도시 된 실시 예 에서 , 디바이스 ( 10 ) 는 기판 ( 12 ) 위 에 놓이 는 절연 층 ( 14 ) , 및 절연 층 ( 14 ) 위 에 놓이 는 반도체 층 ( 16 ) 을 갖 는 기판 ( 12 ) 을 포함 하 는 SOI ( semiconuctor on insulator ) 웨이퍼 를 포함 한다 . 게이트 유전체 층 ( 18 ) 은 유전 재료 로 구성 되 고 , 반도체 층 ( 16 ) 위 에 놓이 도록 형성 된다 . 게이트 유전체 층 ( 18 ) 은 임의 의 다른 적절 한 기술 을 이용 하 여 성장 , 피착 , 또는 형성 될 수 있 다 . 게이트 층 ( 20 ) 은 도전 재료 로 구성 되 고 , 게이트 유전체 층 ( 18 ) 위 에 놓이 도록 형성 된다 . 게이트 층 ( 20 ) 은 임의 의 다른 적절 한 기술 을 이용 하 여 피착 되 거나 형성 될 수 있 다 .