우선 , 기억 소자 ( 100 ) 에 전원 전압 ( 도 2 중 , V 로 나타낸다 ) 이 공급 되 어 있 는 경우 에 대하 여 설명 한다 . 즉 , 위상 반전 소자 ( 101 ) 및 위상 반전 소자 ( 102 ) 에 전원 전압 이 공급 되 어 있 는 경우 에 대하 여 설명 한다 . 이 경우 는 도 2 중 의 기간 1 에 대응 한다 . 제 어 신호 S 1 및 제 어 신호 S 2 를 하이 레벨 로 하 고 트랜지스터 ( 111 ) 및 트랜지스터 ( 112 ) 를 온 상태 로 한 상태 에서 , 제 어 신호 S 3 을 하이 레벨 로 함 으로써 선택 트랜지스터 ( 103 ) 를 온 상태 로 한다 . 이렇게 해서 , 위상 반전 소자 ( 101 ) 의 입력 단자 에 신호 IN 을 입력 한다 . 신호 IN 은 , 선택 트랜지스터 ( 103 ) 가 온 상태 동안 ( 즉 , 제 어 신호 S 3 이 하이 레벨 동안 ) 에 는 기억 하 는 데이터 에 대응 한 전위 를 갖 는다 . 여기 에서 는 , " 예 를 들 어 데이터 "" 1 "" 에 대응 하 는 하이 레벨 의 전위 로 한다 . 이 하이 레벨 의 전위 가 위상 반전 소자 ( 101 ) 의 입력 단자 에 입력 된다 . 그 후 ", 제어 신호 S 3 을 로우 레벨 로 하 고 선택 트랜지스터 ( 103 ) 를 오프 상태 로 함 으로써 위상 반전 소자 ( 101 ) 및 위상 반전 소자 ( 102 ) 로 이루어지 는 귀환 루프 에 의해 입력 된 데이터 가 유지 된다 . 또한 , 위상 반전 소자 ( 102 ) 의 입력 단자 의 전위 는 용량 소자 ( 122 ) 에 유지 되 고 , 위상 반전 소자 ( 101 ) 의 입력 단자 의 전위 는 용량 소자 ( 121 ) 에 유지 된다 . 또한 , 데이터 의 입력 및 유지 동안 , 제 어 신호 S 4 는 로우 레벨 이 며 , 선택 트랜지스터 ( 104 ) 는 오프 상태 이 다 . 또한 , 데이터 의 유지 가 완료 된 후 , 제 어 신호 S 4 를 하이 레벨 로 하 고 선택 트랜지스터 ( 104 ) 를 온 상태 로 함 으로써 , 신호 OUT 을 출력 한다 . 신호 OUT 은 , 위상 반전 소자 ( 101 ) 및 위상 반전 소자 ( 102 ) 에 의해 유지 되 고 있 는 데이터 가 반영 된다 . 따라서 , 신호 OUT 의 전위 를 판독 함 으로써 기억 소자 ( 100 ) 로부터 데이터 를 판독 할 수 있 다 . 도 2 의 타이밍 차트 의 기간 1 에서 는 , " 위상 반전 소자 ( 101 ) 및 위상 반전 소자 ( 102 ) 에 의해 데이터 "" 1 "" 이 유지 되 었 기 때문 에 ", 제어 신호 S 4 를 하이 레벨 로 하 고 선택 트랜지스터 ( 104 ) 를 온 상태 로 한 동안 은 , 신호 OUT 은 로우 레벨 이 된다 .