제 2 트랜지스터 ( P 2 ) 는 다음 단인 j + 1 단 의 제 1 시프트 레지스터 ( 401 ) 로부터 전달 된 제 1 주사 신호 ( Gi [ j + 1 ] ) 를 공급 받 는 소스 전극 , 역방향 구동 제어 신호 ( bi _ con ) 를 공급 받 는 게이트 전극 , 및 제 3 트랜지스터 ( P 3 ) 의 소스 전극 에 연결 되 는 드레 인 전극 을 포함 한다 .