그런 다음 , 상기 반도체 기판 ( 200 ) 의 더미 활성 영역 ( 204 ) 및 상기 게이트 도전 막 ( 208 ) 에 각각 콘 택 되 도록 제 1 단자 ( 210 ) 및 제 2 단자 ( 212 ) 를 형성 한 후 , 전기 적 인 방법 으로 상기 제 1 및 제 2 단자 ( 210 , 212 ) 간 의 캐 패 시턴 스 를 측정 하 면 , 도 2 b 에 도시 된 바 와 같이 , 평판 형 게이트 의 CD 를 모니터링 할 수 있 다 .