이 와 같이 , 상기 기판 ( 110 ) , 상기 하우징 ( 130 ) , 상기 확산 부 ( 140 ) 를 포함 하 는 반도체 소자 패키지 가 웨이퍼 레벨 패키지 공정 에 의하 여 제조 되 는 경우 , 상기 기판 ( 110 ) 의 외측 면 , 상기 하우징 ( 130 ) 의 외측 면 , 상기 확산 부 ( 140 ) 의 외측 면 이 동일 평면 상 에 배치 될 수 있 다 . 즉 , 상기 기판 ( 110 ) 의 외측 면 , 상기 하우징 ( 130 ) 의 외측 면 , 상기 확산 부 ( 140 ) 의 외측 면 사이 에 단차 가 존재 하 지 않 게 된다 .