본 발명 에 따른 지연 고정 루프 회로 는 기준 클럭 신호 를 순차 적 으로 지연 시켜 출력 하 는 복수 개 의 지연 라인 ; 상기 기준 클럭 신호 및 상기 복수 개 의 지연 라인 의 최종 출력 신호 의 위상차 를 검출 하 여 위상 검출 신호 및 제 1 지연 모드 판단 신호 를 출력 하 는 위상 검 출부 ; 상기 위상 검출 신호 및 제 2 지연 모드 판단 신호 에 따라 상기 복수 개 의 지연 라인 을 제어 하 기 위한 지연 제어 신호 를 출력 하 는 제 어부 ; 및 상기 지연 제어 신호 및 상기 복수 개 의 지연 라인 의 최종 출력 신호 에 따라 상기 제 1 지연 모드 판단 신호 의 오류 를 검출 하 여 상기 제 2 지연 모드 판단 신호 를 출력 하 는 오류 판 단부 를 구비 함 을 특징 으로 한다 .