집 적 패시브 소자 , 표면 장착 소자 및 인쇄 회로 기판 - 기초 소자 를 가진 SiP 는 다수 의 소자 를 하나 의 패키지 에 집적 함 으로써 발생 되 는 비용 과 어려움 을 완화 시키 는 데 에 있 다 . 덧붙여 , 상기 시스템 은 보다 짧 은 사이클 시간 과 전체 적 으로 절감 된 비용 에 기여 하 는 단축 된 공정 단계 와 보다 저렴 한 재료 로 제조 될 수 있 다 . 도 1 의 장착 된 반도체 소자 에서 도시 된 바 와 같이 , 소자 ( 10 ) 는 다이 ( 14 ) 의 액티브 영역 ( 12 ) 이 칩 캐리어 기판 ( chip carrier substrate ) 또는 인쇄 회로 기판 ( 16 ) 을 향하 여 아래 로 장착 되 는 것 을 포함 한다 . 액티브 영역 ( 12 ) 은 액티브 및 패시브 소자 , 전도 층 과 다이 ( 14 ) 의 전기 적 다자인 ( electrical design ) 에 따른 유전 층 을 갖 는다 . 다이 ( 14 ) 와 기판 또는 인쇄 회로 기판 ( 16 ) 간 의 전기 적 또는 기계 적 상호 연결 은 다수 의 개별 적 전도 솔 더 범프 들 ( solder bumps ) 또는 볼 들 ( 22 ) ( balls ) 로 이루어진 솔 더 범프 구조 ( 20 ) 를 통해 달성 될 수 있 다 . 솔 더 범프 는 범프 패드 또는 다이 ( 14 ) 의 액티브 영역 ( 12 ) 상 에 인가 된 상호 연결 사이트 ( 24 ) 에서 형성 될 수 있 다 . 범프 패드 ( 24 ) 는 액티브 영역 ( 12 ) 에 형성 된 전도 트랙 에 의해 다이 ( 14 ) 의 액티브 회로 에 연결 된다 . 솔 더 범프 ( 22 ) 는 솔 더 리플 로우 공정 ( solder reflow process ) 을 통해 전기 적 및 기계 적 으로 접촉 패드 또는 캐리어 기판 ( carrier substrate ) 및 인쇄 회로 기판 ( 16 ) 상 의 상호 연결 사이트 ( 26 ) 에 연결 된다 . 상기 반도체 소자 는 신호 전달 을 빠르 게 하 고 , 캐 패 시 턴 스 ( capacitance ) 을 낮추 며 회로 성능 의 전체 적 인 향상 을 위해 다이 ( 14 ) 의 액티브 소자 로부터 캐리어 기판 상 의 전도 트랙 또는 인쇄 회로 기판 ( 16 ) 으로 가 는 짧 은 전기 적 전도 경로 를 제공 한다 .