이 와 같이 , 제 1 실시 예의 반도체 장치 ( 1 ) 는 , 댐 층 ( 8 ) 이 PI 막 ( 6 ) 상과 Si 기판 ( 2 ) 상 에 걸쳐 형성 되 고 , 또한 , 댐 층 ( 8 ) 과 PI 막 ( 6 ) 사이 , 댐 층 ( 8 ) 과 Si 기판 ( 2 ) 사이 , 및 댐 층 ( 8 ) 과 밀봉 수지 ( 10 ) 사이 는 , 어느 쪽 에 있 어서 도 강한 밀착력 이 얻 어 지 도록 되 어 있 다 . 이러 한 댐 층 ( 8 ) 이 칩 의 전체 둘레 에 걸쳐 형성 되 어 있 는 것 에 의해 , 가령 반도체 장치 ( 1 ) 의 측면 의 Si 기판 ( 2 ) 과 밀봉 수지 ( 10 ) 의 접합 부분 을 기점 으로 하 는 크랙 이 발생 했 다고 해도 , 댐 층 ( 8 ) 으로부터 내부 로 의 크랙 의 진입 을 억제 할 수 있 게 된다 . 그 결과 , 밀봉 수지 ( 10 ) 나 칩 내부 의 박리 를 억제 하 여 , 반도체 장치 ( 1 ) 가 가열 환경 하 에 놓인 경우 에 도 , 그 성능 유지 를 도모 할 수 있 게 된다 .