상기 박막 트랜지스터 들 ( 120 ) 과 상기 화소 전극 들 ( 130 ) 은 상기 제 1 내지 제 3 화소 영역 ( PA 1 ~ PA 3 ) 각각 에 구비 된다 . 상기 박막 트랜지스터 ( 120 ) 들 은 상기 다수 의 게이트 라인 ( GL ) 중 대응 하 는 어느 하나 의 게이트 라인 으로부터 분기 된 게이트 전극 ( 121 ) , 상기 게이트 전극 ( 121 ) 의 상부 에 순차 적 으로 형성 된 액티브 층 ( 미 도시 ) 과 오 믹 콘 택 층 ( 미 도시 ) , 상기 다수 의 데이터 라인 ( DL ) 중 대응 하 는 어느 하나 의 데이터 라인 으로부터 분기 되 어 상기 오 믹 콘 택 층 의 상면 에 형성 된 소오 스 전 극 ( 122 ) , 및 상기 오 믹 콘 택 층 의 상면 에 형성 된 드레 인 전극 ( 123 ) 을 각각 포함 한다 . 상기 화소 전극 들 ( 130 ) 은 상기 제 1 내지 제 3 화소 영역 ( PA 1 ~ PA 3 ) 중 대응 하 는 화소 영역 에 구비 된 드레 인 전극 ( 123 ) 과 전기 적 으로 연결 된다 . 상기 박막 트랜지스터 들 ( 120 ) 은 상기 대응 하 는 게이트 라인 으로부터 게이트 온 신호 를 입력 받 아서 턴 - 온 되 고 , 턴 - 온 된 상기 박막 트랜지스터 들 ( 120 ) 은 상기 대응 하 는 데이터 라인 으로부터 데이터 신호 를 입력 받 아서 상기 대응 하 는 화소 전극 으로 상기 데이터 전압 을 제공 한다 .