제 2 글리 치 제 거부 ( 107 ) 는 , 도 7 에 도시 된 바 와 같이 , 논리합 게이트 ( 732 ) , 글 리치 제거 용 지연 수단 ( 712 ) 을 포함 한다 . 상기 논리합 게이트 ( 732 ) 에 는 제 2 연산 시간 반 영부 ( 105 ) 로부터 의 제 2 실 신호 ( REAL _ B ) 와 , 상기 글 리치 제거 용 지연 수단 ( 712 ) 을 통과 한 제 2 실 신호 ( REAL _ B ) 가 입력 된다 .