도 4 와 같이 , 어레이 기판 ( 110 ) 은 서로 평행 하 게 배열 되 는 다수 의 게이트 배선 ( 114 ) 과 다수 의 게이트 배선 ( 114 ) 과 수직 하 며 서로 평행 하 게 배열 되 는 다수 의 데이터 배선 ( 116 ) 과 , 다수 의 게이트 배선 ( 114 ) 및 다수 의 데이터 배선 ( 116 ) 의 각각 이 교차 하 며 정의 되 는 화소 영역 ( 163 ) 으로 구성 된다 . 그리고 다수 의 게이트 배선 ( 114 ) 및 다수 의 데이터 배선 ( 116 ) 의 각각 의 교차 지점 에 , 박막 트랜지스터 ( T ) 가 형성 되 며 , 박막 트랜지스터 ( T ) 는 , 다수 의 게이트 배선 ( 114 ) 의 각각 과 연결 되 는 게이트 전극 ( 140 ) 과 , 게이트 전극 ( 140 ) 과 대응 되 는 위치 에 형성 되 는 액티브 층 ( 142 ) 과 , 게이트 전극 ( 140 ) 의 양측 과 대응 되 며 , 액티브 층 ( 142 ) 상 에 각각 형성 되 는 소스 전극 ( 145 a ) 및 드레 인 전극 ( 145 b ) 으로 구성 된다 .