도 2 에 도시 된 것 과 같이 , 상기 액티브 영역 및 플로팅 게이트 전극 ( 104 b ) 하부 측벽 사이 에 는 제 2 방향 즉 , 비트 라인 의 연장 방향 으로 복수 의 에어 갭 ( 114 a ) 이 각각 구비 된다 . 그러므로 , 상기 플로팅 게이트 전극 들 ( 104 b ) 간 의 기생 커패시턴스 및 플로팅 게이트 전극 들 ( 104 b ) 과 액티브 영역 간 의 기생 커패시턴스 를 감소 시킬 수 있 다 . 본 실시 예의 경우 , 상기 플로팅 게이트 전극 ( 104 b ) 이 서로 대향 하 고 있 지 않 은 부위 의 제 1 절 연막 패턴 ( 112 a ) 에 는 상기 에어 갭 이 형성 되 지 않 는다 .