상기 제 2 구간 에서 도 5 에 도시 된 화소 회로 는 도 7 b 에서 와 같 은 연결 구성 을 가지 게 된다 . 도 7 b 에 도시 된 바 와 같이 , 상기 제 2 구간 에서 상기 제 2 및 제 4 박막 트랜지스터 ( T 2 , T 4 ) 가 턴 - 온 ( turn - on ) 되 고 , 상기 제 3 박막 트랜지스터 ( T 3 ) 와 상기 제 5 및 제 6 박막 트랜지스터 ( T 5 , T 6 ) 는 턴 - 오프 ( turn - off ) 된다 . 상기 제 4 박막 트랜지스터 ( T 4 ) 가 턴 - 온 ( turn - on ) 되 면 상기 기준 전압 ( Vref ) 은 상기 제 1 노 드 ( N 1 ) 에 인가 된다 . 상기 제 2 박막 트랜지스터 ( T 2 ) 가 턴 - 온 ( turn - on ) 되 면 상기 제 2 노드 ( N 2 ) 에 는 상기 전원 전압 ( Vdd ) 에서 상기 제 1 박막 트랜지스터 ( T 1 ) 의 문턱 전압 ( Vth ) 을 뺀 전압 ( Vdd - Vth , 이하 , " "" 제 1 전압 "" 이 라 함 ) 이 인가 된다 . 상기 스토리지 캐 패 시터 ( Cst ) 의 일단 은 상기 전원 전압 ( Vdd ) 에 접속 되 고 타단 은 상기 기준 전압 ( Vref ) 에 접속 되 므로 ", 상기 스토리지 캐 패 시터 ( Cst ) 에 는 상기 전원 전압 ( Vdd ) 과 상기 기준 전압 ( Vref ) 의 차이 전압 ( Vdd - Vref ) 에 해당 되 는 전하량 이 충전 된다 . 또한 , 상기 문턱 전압 캐 패 시터 ( Cth ) 에 는 상기 제 1 및 제 2 노드 ( N 1 , N 2 ) 상 에 인가 된 전압 들 의 차이 전압 에 해당 되 는 전하량 이 충전 된다 . 구체 적 으로 , 상기 문턱 전압 캐 패 시터 ( Cth ) 에 는 상기 제 1 노드 ( N 1 ) 에 인가 된 전압 ( Vdd - Vref ) 과 상기 제 2 노드 ( N 2 ) 에 인가 된 제 1 전압 ( Vdd - Vth ) 사이 의 차이 전압 ( Vdd - Vref - Vdd + Vth ) 에 해당 되 는 전하량 이 충전 된다 . 이때 , 상기 제 2 노드 ( N 2 ) 에 인가 된 전압 은 상기 제 1 박막 트랜지스터 ( T 1 ) 의 게이트 전압 ( Vg ) 에 해당 된다 . 따라서 , 상기 제 1 박막 트랜지스터 ( T 1 ) 의 게이트 전압 ( Vg ) 은 제 1 전압 ( Vdd - Vth ) 이 된다 . 결국 , 상기 제 2 구간 은 상기 제 1 박막 트랜지스터 ( T 1 ) 의 문턱 전압 ( Vth ) 을 샘플링 하 는 구간 이 라고 할 수 있 다 .