도 2 a 내지 도 2 d 는 본 발명 의 실시 예 에 따른 CNT 를 사용 한 GAA FET 의 소스 / 드레 인 영역 에서 다양 한 내장 된 도핑 구조물 을 도시 한다 . 도 2 a 내지 도 2 d 에 도시 된 바 와 같이 , 유전체 층 ( 200 ) 의 단일 층 은 소스 / 드레 인 접촉 부 ( 70 ) 아래 에서 CNT ( 100 ) 를 부분 적 으로 커버 하 고 소스 / 드레 인 접촉 부 ( 70 ) 는 유전체 층 ( 200 ) 을 더 커버 한다 . 도 2 a 에서 , CNT ( 100 ) 의 좌측 및 우측 부분 은 유전체 층 ( 200 ) 에 의해 커버 되 는 반면 에 , CNT ( 100 ) 의 최 상부 및 바닥 부분 은 소스 / 드레 인 접촉 부 ( 70 ) 와 직접 접촉 한다 . 도 2 b 에서 , CNT ( 100 ) 의 최 상부 및 바닥 부분 은 유전체 층 ( 200 ) 에 의해 커버 되 는 반면 에 , CNT ( 100 ) 의 좌측 및 우측 부분 은 소스 / 드레 인 접촉 부 ( 70 ) 와 직접 접촉 한다 . 도 2 c 에서 , CNT ( 100 ) 의 최 상부 부분 은 소스 / 드레 인 접촉 부 ( 70 ) 와 직접 접촉 하 고 CNT ( 100 ) 의 잔여 부분 은 유전체 층 ( 200 ) 에 의해 커버 된다 . 도 2 d 에서 , CNT ( 100 ) 의 바닥 부분 은 소스 / 드레 인 접촉 부 ( 70 ) 와 직접 접촉 하 고 CNT ( 100 ) 의 잔여 부분 은 유전체 층 ( 200 ) 에 의해 커버 된다 .