도 4 에서 는 복수 의 메모리 블록 들 ( BLK 1 내지 BLKz ) 을 포함 하 도록 메모리 셀 어레이 가 구성 될 수 있 으나 , 도 5 에서 는 도면 의 도시 및 설명 을 위해 메모리 블록 ( BLK 1 ) 및 메모리 블록 ( BLK 2 ) 이 대표 적 으로 도시 된다 . 메모리 블록 ( BLK 1 ) 및 메모리 블록 ( BLK 2 ) 은 비트 라인 들 ( BL 1 내지 BLm ) 및 공통 소스 라인 ( CSL ) 을 공유 하 는 구조 이 다 .