도 21 a 및 21 b 는 예시 적 인 반도체 디바이스 ( 200 ) 를 제조 하 기 위한 예시 적 인 방법 의 사시도 및 단면도 를 도시 한다 . 도 21 a 및 도 21 b 에 도시 된 예 에서 , 서브 스트레이트 ( 210 ) 가 서브 스트레이트 ( 110 ) 및 전자 컴 포 넨 트 ( 120 ) 의 상면 에 형성 될 수 있 다 . 일부 예 에서 , 서브 스트레이트 ( 210 ) 는 도전 성 구조 ( 211 ) 및 유전 성 구조 ( 212 ) 를 포함 할 수 있 다 . 도전 성 구조 ( 211 ) 는 적어도 한층 이상 의 도전 층 또는 통로 ( 경로 ) 를 포함 할 수 있 다 . 도전 성 구조 ( 211 ) 는 전자 컴 포 넨 트 ( 120 ) 의 터미널 ( 121 ) 및 / 또는 서브 스트레이트 ( 110 ) 의 서브 스트레이트 인터 커넥트 ( 112 ) 에 전기 적 으로 연결 될 수 있 다 . 유전 성 구조 ( 212 ) 는 적어도 한층 이상 의 유전 층 을 포함 할 수 있 다 . 유전 성 구조 ( 212 ) 는 도전 성 구조 ( 211 ) 를 덮 어 , 이 를 외부 요소 로부터 보호 한다 .