상술 한 목적 을 달성 하 기 위한 본 발명 의 다른 측면 에 따른 반도체 소자 의 제조 방법 은 , 제 1 메탈 층 상 에 형성 된 층간 절 연막 을 선택 적 으로 식각 함 으로써 비 아홀 을 형성 하 는 단계 ; 상기 비 아홀 을 포함 하 는 상기 층간 절 연막 상 에 제 1 베리어 메탈 층 및 제 2 메탈 층 을 순차 적 으로 형성 한 후 평탄 화 하 여 상기 제 1 베리어 메탈 및 제 2 메탈 을 상기 비 아홀 내부 에 충 진 시키 는 단계 ; 상기 비 아홀 내부 의 상기 제 1 베리어 메탈 및 제 2 메탈 을 소정 높이 까지 식각 하 되 동시 에 상기 제 2 메탈 의 표면 을 선택 적 으로 식각 하 는 단계 ; 상기 제 1 베리어 메탈 및 제 2 메탈 상 에 소정 높이 로 실리콘 층 을 형성 하 는 단계 ; 상기 비 아홀 을 포함 하 는 상기 층간 절 연막 상 에 제 2 베리어 메탈 층 을 형성 하 는 단계 ; 상기 제 2 베리어 메탈 층 상 에 제 3 메탈 층 을 형성 하 는 단계 ; 및 상기 제 2 베리어 메탈 층 및 제 3 메탈 층 을 패 터닝 하 여 제 2 베리어 메탈 패턴 및 제 3 메탈 층 패턴 을 형성 하 는 단계 ; 를 포함 한다 .