구체 적 으로 , 고 순도 화 된 산화물 반도체 막 을 활성 층 으로서 이용 한 트랜지스터 의 오프 전류 가 낮 은 것 은 , 여러 가지 실험 에 의해 증명 할 수 있 다 . 예 를 들 어 , 채널 폭 이 1 × 1016 μ m 이 고 채널 길이 가 10 μ m 의 소자 여도 , 소스 전극 과 드레 인 전극 사이 의 전압 ( 드레 인 전압 ) 이 1 V 부터 10 V 의 범위 에서 , 오프 전류 가 반도체 파라미터 애널라이저 의 측정 한계 이하 , 즉 1 × 10 - 13 A 이하라 는 특성 을 얻 을 수 있 다 . 이 경우 , 오프 전류 를 트랜지스터 의 채널 폭 으로 나눈 수치 에 상당 하 는 오프 전류 밀도 는 , 100 zA / μ m 이하 인 것 을 알 수 있 다 . 또한 , 용량 소자 와 트랜지스터 를 접속 하 여 , 용량 소자 에 유입 또는 용량 소자 에서 유출 되 는 전하 를 이 트랜지스터 로 제어 하 는 회로 를 이용 해서 , 오프 전류 밀도 의 측정 을 행했 다 . 이 측정 에서 는 , 고 순도 화 된 산화물 반도체 를 상기 트랜지스터 의 활성 층 에 이용 하 고 , 용량 소자 의 단위 시간 당 의 전하량 의 추이 로부터 이 트랜지스터 의 오프 전류 밀도 를 측정 했 다 . 그 결과 , 트랜지스터 의 소스 전극 과 드레 인 전극 간 의 전압 이 3 V 의 경우 에 , 수십 yA / μ m 라고 하 는 , 더욱 낮 은 오프 전류 밀도 가 얻 어 지 는 것 을 알 수 있 었 다 . 따라서 , 본 발명 의 일 형태 에 관련 된 반도체 장치 에서 는 , 고 순도 화 된 산화물 반도체 막 을 활성 층 으로서 이용 한 트랜지스터 의 오프 전류 밀도 를 , 소스 전극 과 드레 인 전극 간 의 전압 에 따라서 는 , 100 yA / μ m 이하 , 바람직 하 게 는 10 yA / μ m 이하 , 더욱 바람직 하 게 는 1 yA / μ m 이하 로 할 수 있 다 . 따라서 , 고 순도 화 된 산화물 반도체 막 을 활성 층 으로서 이용 한 트랜지스터 는 , 오프 전류 가 결정 성 을 갖 는 실리콘 을 이용 한 트랜지스터 에 비해 현저 하 게 낮 다 .