이것 에 대하 여 , 예 를 들 면 무전 해 도금 의 반응 에 필요 한 촉매 층 을 미리 기판 위 에 패턴 배치 하 고 , 촉매 층 의 존재 하 는 영역 에 만 선택 적 으로 금속 막 을 형성 하 는 무전 해 도금 기술 ( 예 를 들 면 , 일본 특허 공개 2000 - 147762 공보 참조 ) 이나 , 기판 표면 에 금속 산화 막 ( 예 를 들 면 , ＺｎＯ ) 을 형성 한 후 , 금속 산화 막 을 패 터닝 하 고 , 형성 된 금속 산화 막 패턴 위 에 선택 적 으로 금속 막 패턴 을 형성 하 는 방법 ( 예 를 들 면 , 일본 특허 공개 2001 - 85358 공보 참조 ) 이 제안 되 어 있 다 . 이것 들 의 방법 에서 는 , 원 하 는 패턴 으로 금속 배선 을 형성 할 수 있 지만 , 전자 에서 는 , 유리 기판 등 의 표면 이 평활 한 기판 위 에 무전 해 도금 으로 금속 막 패턴 을 형성 했 을 경우 , 기판 과 도금 피막 의 밀착 성 이 대단히 약하 고 , 실용 상 문제 가 있 는 레벨 이 며 , 또한 도금 막 의 막 두께 를 증가 시키 는 것 이 곤란 했 다 . 또한 , 후자 에서 는 기판 전면 에 형성 된 산화아연 막 을 패턴 화 하 는 공정 에 있 어서 , 레지스 트 수지 등 의 사용 이 필요 하 고 , 공정 이 번잡 하 고 , 또한 , 산화아연 의 내약품성 이 낮 음 에 기인 해서 , 에칭 속도 의 미묘 한 조정 이 요구 되 는 동시 에 , 대면 적 기판 상 에서 는 에칭 속도 의 면내 균일성 을 향상 시키 는 것 이 곤란 했 다 .