도 2 a 에 도시 된 바 와 같이 , 셀 영역 과 주변 회로 영역 이 정의 된 기판 ( 21 ) 상부 에 층간 절 연막 ( 22 ) 을 형성 한다 . 이때 , 층간 절 연막 ( 22 ) 은 산화 막 물질 로 형성 하 는데 , 바람직 하 게 는 고밀 도 플 라즈 마산 화 막 ( High density plasma oxide ) 또는 BPSG 로 형성 한다 . 그리고 , 기판 ( 21 ) 은 워드 라인 을 포함 한 트랜지스터 , 랜딩 플러그 및 비트 라인 등 의 관련 소자 가 형성 된 것 으로서 , 바람직 하 게 기판 ( 21 ) 은 랜딩 플러그 로 볼 수 있 다 . 따라서 , 층간 절 연막 ( 22 ) 은 다층 구조 일 수 있 으며 , 비트 라인 ( BL ) 이 형성 된 것 이 라 가정 한다 .