제 1 내지 제 n 메모리 셀 들 ( MC 1 ~ MCn ) 은 제 1 내지 제 p 메모리 셀 들 ( MC 1 ~ MCp ) 과 제 p + 1 내지 제 n 메모리 셀 들 ( MCp + 1 ~ MCn ) 로 구분 될 수 있 다 . 제 1 내지 제 p 메모리 셀 들 ( MC 1 ~ MCp ) 은 + Z 방향 과 역방향 으로 순차 적 으로 배열 되 며 , 소스 선택 트랜지스터 ( SST ) 와 파이프 트랜지스터 ( PT ) 사이 에서 직렬 연결 된다 . 제 p + 1 내지 제 n 메모리 셀 들 ( MCp + 1 ~ MCn ) 은 + Z 방향 으로 순차 적 으로 배열 되 며 , 파이프 트랜지스터 ( PT ) 와 드레 인 선택 트랜지스터 ( DST ) 사이 에서 직렬 연결 된다 . 제 1 내지 제 p 메모리 셀 들 ( MC 1 ~ MCp ) 과 제 p + 1 내지 제 n 메모리 셀 들 ( MCp + 1 ~ MCn ) 은 파이프 트랜지스터 ( PT ) 를 통해 연결 된다 . 각 셀 스트링 의 제 1 내지 제 n 메모리 셀 들 ( MC 1 ~ MCn ) 의 게이트 들 은 각각 제 1 내지 제 n 워드 라인 들 ( WL 1 ~ WLn ) 에 연결 된다 .