이 후 , 도 3 에 보인 것 과 같 은 공통 소스 영역 ( 160 ) , 절연 스 페이서 ( 170 ) , 공통 소스 라인 ( CSL ) , 캡 핑 절 연막 ( 172 ) , 상부 절 연막 ( 180 ) , 선택 라인 컷 영역 ( SSLC ) , 컷 절 연막 ( 184 ) , 복수 의 비트 라인 콘 택 홀 ( 180 H ) , 복수 의 비트 라인 콘 택 패드 ( 182 ) 및 복수 의 비트 라인 ( BL ) 을 형성 하 여 , 집적회로 소자 ( 100 ) 를 형성 할 수 있 다 .