도 8 에 , 중합체 기판 ( 100 ) 의 제 1 면 및 제 2 면 양쪽 에 결합 된 전자 부품 을 가지 는 중합체 기판 ( 100 ) 의 측면도 를 도시 한다 . 도 8 의 구체 화 에서 , 전자 부품 ( 802 a , 802 b ) 은 중합체 기판 ( 100 ) 의 제 1 면 에 결합 되 는 , 미도 시 된 , 접착제 에 바로 배열 된다 . 게다가 , 전자 부품 ( 802 c , 802 d , 802 e ) 은 중합체 기판 ( 100 ) 의 제 2 면 에 결합 된 , 미도 시 된 , 접착제 에 바로 배열 되 며 , 중합체 기판 ( 100 ) 의 제 2 면 은 중합체 기판 ( 100 ) 의 제 1 면 의 반대쪽 에 있 다 . 본 발명 에 따른 일 구체 화 에서 , 중합체 기판 ( 100 ) 의 제 2 면 의 하나 이상 의 전자 부품 ( 802 c , 802 d , 802 e ) 과 중합체 기판 ( 100 ) 의 제 1 면 의 하나 이상 의 전자 부품 ( 802 a , 802 b ) 을 용이 하 게 전자 적 으로 결합 할 수 있 도록 전도성 경로 ( conductive path ) 가 관 통공 ( through - hole ; 804 ) 안 에 형성 된다 . 도 8 에서 묘사 된 구체 화 는 중합체 기판 ( 100 ) 및 도 1 내지 6 의 설명 과 함께 상술 한 방법 및 구조 를 이용 하 여 생성 된다 . 즉 , 본 발명 에 따른 구체 화 는 중합체 기판 ( 100 ) 의 단면 에 만 전자 부품 을 배열 하 는 것 으로 제한 되 지 않 는다 . 그 와 반대 로 , ( 상세히 설명 한 것 처럼 ) 본 발명 에 따른 구체 화 는 종래 의 SMT 공정 을 이용 하 여 중 합체 기판 ( 100 ) 의 한 면 이상 에 전자 부품 을 적절 하 게 배열 할 수 있 다 .