하부 레벨 금속 상호 접속 구조물 들 ( 780 ) 은 반도체 디바이스 들 ( 710 ) ( 예컨대 , CMOS 디바이스 들 ) 의 활성 노드 들 ( 예컨대 , 트랜지스터 활성 영역 들 ( 742 ) 또는 게이트 전극 들 ( 754 ) ) 에 전기 적 으로 접속 될 수 있 고 , 하부 레벨 유전체 재료 층 들 ( 760 ) 의 레벨 에 위치 된다 . 스루 - 메모리 레벨 콘택트 비아 구조물 들 은 후속 적 으로 하부 레벨 금속 상호 접속 구조물 들 ( 780 ) 바로 위 에 형성 되 어 , 후속 적 으로 형성 될 메모리 디바이스 들 에 전기 적 접속 을 제공 할 수 있 다 . 일 실시 예 에서 , 하부 레벨 금속 상호 접속 구조물 들 ( 780 ) 의 패턴 은 , 랜딩 패드 레벨 금속 라인 구조물 들 ( 788 ) ( 이 들 은 하부 레벨 금속 상호 접속 구조물 들 ( 780 ) 의 최 상단 부분 에 위치 된 하부 레벨 금속 상호 접속 구조물 들 ( 780 ) 의 서브 세트 임 ) 이 , 후속 적 으로 형성 될 스루 - 메모리 레벨 콘택트 비아 구조물 들 을 위한 랜딩 패드 구조물 들 을 제공 할 수 있 도록 선택 될 수 있 다 .