일부 실시 예 에서 , BL TAC 영역 ( 233 ) 은 BL 방향 으로 2 개 의 이웃 채널 구조 영역 ( 210 ) 사이 에 끼워질 수 있 고 WL 방향 으로 연장 될 수 있 다 . TAC 영역 ( 233 ) 은 3 D 메모리 장치 ( 100 ) 의 BL TAC 영역 ( 233 ) 의 에지 와 함께 장벽 구조 ( 224 ) 에 의해 정의 될 수 있 다 . 다수 의 TAC ( 226 ) 는 장벽 구조 ( 224 ) 및 BL TAC 영역 ( 233 ) 의 에지 에 의해 측 방향 으로 둘러싸인 BL TAC 영역 ( 233 ) 내 에 형성 될 수 있 다 . 일부 실시 예 에서 , BL TAC 영역 ( 233 ) 내 의 다수 의 TAC ( 226 ) 는 스위치 라우팅 및 비트 라인 커패시턴스 감소 를 위해 교번 유전체 스택 을 관통 할 수 있 다 .