상기 한 본 발명 의 기술 적 과제 를 달성 하 기 위한 , 본 발명 의 반도체 집 적 회로 장치 는 복수 의 리저브 캐 패시 터 들 이 배열 되 어 구성 되 는 리저브 캐 패 시터 어레이 영역 , 상기 각각 의 리저브 캐 패 시터 의 일 측 마다 배치 되 는 PID ( plasma induced diode ) , 및 상기 각각 의 리저브 캐 패 시터 의 타 측 마다 배치 되 는 보조 웰 픽업 영역 을 포함 한다 .