반도체 메모리 장치 는 비트 라인 ; 상보 비트 라인 ; 제어 신호 와 상기 제어 신호 에 연관 된 신호 들 에 기초 하 여 제 1 전압 을 출력 한 후 상기 제 1 전압 보다 낮 은 레벨 을 갖 는 제 2 전압 을 출력 하 기 위한 게이트 전압 제어 유닛 ; 및 상기 비트 라인 과 상기 상보 비트 라인 사이 에 접속 되 고 , 상기 제 1 전압 에 응답 하 여 프리 차지 전압 을 상기 비트 라인 과 상기 상보 비트 라인 으로 공급 한 후 상기 제 2 전압 에 기초 하 여 상기 프리 차지 전압 을 상기 비트 라인 과 상기 상보 비트 라인 으로 공급 하 기 위한 이퀄라이저 를 구비 한다 .