도 14 를 참조 하 면 , 본 발명 에 따른 플래시 메모리 장치 는 입체 적 으로 배열 된 메모리 셀 들 을 구비 할 수 있 다 . 메모리 셀 들 은 , MOS 트랜지스터 형성 을 위한 반도체 기판 으로 사용 되 는 적층 된 복수 개 의 반도체 층 들 에 형성 될 수 있 다 . 도 14 에 는 설명 의 편의 를 위해 두 개 의 반도체 층 들 ( 즉 , 제 1 반도체 층 ( 10 ') 및 제 2 반도체 층 ( 20 ')) 이 도시 되 었 지만 , 반도체 층 의 수 는 2 이상 일 수 있 다 .