여기 서 , 차동 입력 Pin 의 트랜지스터 Qp 1 의 드레 인 은 전술 한 노드 T 2 에 직접 접속 되 어 있 고 , 한쪽 의 트랜지스터 Qp 2 의 드레 인 은 , 노드 T 1 에 대하 여 , 전원 Vss 사이 에 설치 된 전류 미러 회로 를 구성 하 는 n 채널 트랜지스터 Qn 31 , Qn 32 와 , 이 트랜지스터 Qn 31 , Qn 32 와 캐스 코드 접속 된 n 채널 형 트랜지스터 Qn 33 , Qn 34 를 통해서 접속 되 어 있 다 . 이 트랜지스터 Qn 33 , Qn 34 는 , 게이트 가 바이어스 전원 Vbn 1 에 공통 접속 되 고 , 상기 트랜지스터 Qn 31 및 Qn 32 의 게이트 가 , 트랜지스터 Qn 33 의 드레 인 에 접속 되 어 있 고 , 상기 p 채널 측 의 캐스 코드 접속 회로 와 함께 , 증폭 회로 ( 100 ) 내 의 출력 경로 에 출력 저항 을 설치 하 여 증폭 회로 의 게인 을 향상 시키 고 있 다 .