제 1 단계 ( S 10 ) 는 , 제 1 셀 스트링 ( CS 1 ) 의 제 2 스트링 선택 트랜지스터 ( SST 2 ) 의 게이트 절 연막 으로 사용 되 는 전하 저장 막 에 전하 들 을 트랩 핑 시키 는 것 을 포함 한다 . 이 에 따라 , 제 2 스트링 선택 트랜지스터 ( SST 2 ) 의 문턱 전압 이 제 1 스트링 선택 트랜지스터 ( SST 1 ) 의 문턱 전압 보다 상승 될 수 있 다 . 이 에 대해 도 7 및 도 8 을 참조 하 여 보다 상세히 설명 된다 .