전술 한 바 와 같이 , PVT 상태 가 ' TYPICAL ' 인 경우 두 쌍 의 PMOS 트랜지스터 를 통해 제 1 및 제 2 노드 ( N 1 , N 2 ) 에 흐르 는 전류 가 제어 되 고 , ' SLOW ' 인 경우 세 쌍 의 PMOS 트랜지스터 를 통해 제 1 및 제 2 노드 ( N 1 , N 2 ) 에 흐르 는 전류 가 제어 되 며 , ' FAST ' 인 경우 한 쌍 의 PMOS 트랜지스터 를 통해 제 1 및 제 2 노드 ( N 1 , N 2 ) 에 흐르 는 전류 가 제어 된다 . 결국 , PVT 상태 가 ' TYPICAL ', ' SLOW ', ' FAST ' 인 경우 에 따라 제 1 및 제 2 노드 ( N 1 , N 2 ) 의 전류 를 다르 게 공급 하 여 입력 신호 에 대해 동일 한 지연 시간 을 적용 시킬 수 있 다 .