우선 , 도 6 a 에 도시 된 바 와 같이 플로팅 게이트 ( 2 ) 가 형성 된 반도체 기판 ( 1 ) 상 의 플로팅 게이트 영역 및 주변 회로 영역 을 포토레지스트 패턴 ( 20 ) 을 이용 하 여 블로킹 ( blocking ) 한 후 상기 플로팅 게이트 전극 ( 22 ) 일 측 의 소자 분리 막 ( 12 ) 상부 에 Al 합금 이나 Ti , TiN 또는 Ti / TiN 합금 또는 Al 및 Ti , TiN 또는 Ti / TiN 의 합금 등 의 물질 로 이루어지 는 금속 층 과 유전 막 및 금속 층 을 차례 로 증착 한 후 포토 레지스 트 패 터닝 공정 ( photo resist patterning process ) 및 식각 공정 을 진행 함 으로써 , 하부 전극 ( 71 ) / 유전 막 ( 72 ) / 상부 전극 ( 73 ) 으로 이루어지 는 MIM 캐 패 시터 형태 의 컨트롤 게이트 ( 7 ) 를 형성 한다 .