이때 , 예비 모델링 값 ( P _ Cgs ) 을 생성 하 는 단계 ( S 111 ) 는 , 종래 의 시뮬레이션 방법 과 같이 , 트랜지스터 가 탑 게이트 구조 및 ' I ' 형 의 소스 / 드레 인 을 갖 는 것 으로 가정 한 상태 에서 , 소스 ( S ) 또는 드레 인 ( D ) 이 게이트 ( S ) 와 중첩 하 는 영역 ( 이하 , " "" 중첩 영역 "" 으로 지칭 함 ) 의 가로길이 와 세로 길 이 ", 게이트 절 연막 ( GI ) 의 유전율 과 두께 및 반도체 층 ( GI ) 의 유전율 과 두께 를 포함 한 공정 파라미터 를 이용 하 여 , 각 변곡점 에 대응 하 는 예비 모델링 값 ( P _ Cgs ) 을 생성 한다 .