앞서 논의 된 바 와 같이 , " 도 10 은 다중 위상 링 발진기 ( 1004 ) 의 상승 및 하강 에지 들 둘 다를 카운트 하 는 ADC ( 1000 ) 에 의해 구현 되 는 시스템 의 동작 의 예 를 도시 한다 . MLS 생성기 ( 1010 ) 및 존슨 카운터 ( 1012 ) 는 "" 정상 "" 또는 비반전 입력 들 을 포함 하 는 반면 ", MLS 생성기 ( 1014 ) 및 존슨 카운터 ( 1016 ) 는 반전 입력 들 을 포함 한다는 점 에 유의 한다 . 이러 한 아키텍처 에서 , 디지털 카 운 팅 블록 들 은 2 배 가 된다 ( 제 1 디지털 논리 회로 ( 1006 ) 에서 의 하나 및 제 2 디지털 논리 회로 ( 1008 ) 에서 의 하나 ) . 도 10 에서 , 제 1 디지털 회로 ( 1006 ) ( RE 디지털 논리 ) 는 도 1 b 와 관련 하 여 설명 된 시스템 과 유사 하 고 , VCO 위상 들 에 접속 된 모든 플립플롭 들 은 상승 에지 들 에 의해 트리거 된다 . 도 10 에서 , 제 2 디지털 회로 ( 1008 ) ( FE - 디지털 논리 ) 는 또 한 도 7 과 관련 하 여 설명 된 시스템 과 유사 하 지만 , " VCO 위상 들 에 접속 된 모든 플립플롭 들 은 하강 에지 들 에 의해 트리거 된다 . 제 1 논리 회로 ( 1006 ) ( RE - 디지털 논리 ) 및 제 2 논리 회로 ( 1008 ) ( FE - 디지털 논리 ) 의 디지털 출력 들 은 버스 들 "" RD "" 및 "" FD "" 각각 에서 획득 된다 . 마지막 으로 ", ADC 디지털 출력 을 생성 하 기 위해 , " "" RD "" 및 "" FD "" 의 콘텐츠 가 함께 가산 되 어 노드 ( 1020 ) 에서 복합 출력 디지털 신호 를 형성 한다 . "