상술 한 본 발명 의 다른 목적 을 달성 하 기 위하 여 , 본 발명 의 실시 예 들 에 따른 반도체 소자 제조 방법 에서 , 기판 의 제 1 및 제 2 영역 들 상 에 각각 복수 개 의 제 1 게이트 구조물 들 및 제 2 게이트 구조물 을 형성 한다 . 상기 제 1 게이트 구조물 의 측벽 일부 를 덮 는 제 1 절 연막 패턴 및 상기 제 2 게이트 구조물 의 측벽 을 덮 으면서 상기 제 1 절 연막 패턴 보다 높 은 상면 을 갖 는 제 2 절 연막 패턴 을 형성 한다 . 상기 제 1 및 제 2 절 연막 패턴 들 에 의해 커버 되 지 않 은 상기 게이트 구조물 들 부분 에 도전 막 을 반응 시킨다 . 상기 기판 상 에 제 3 절 연막 패턴 을 형성 하 여 상기 제 1 게이트 구조물 들 사이 에 에 어 갭 ( air gap ) 을 형성 한다 .