또한 , 제 어 신호 생 성부 ( 482 ) 의 구성 요소 중 뱅크 인 에 이 블 제어 신호 출력 부 ( 4822 ) 는 , 로우 펄스 ( ROWP ) 와 제 1 뱅크 그룹 선택 신호 의 제 0 신호 ( BANKT 0 ) 를 입력 받 아 뱅크 인 에 이 블 제어 신호 의 제 0 신호 ( ROWPD 0 ) 를 출력 하 는 제 1 낸드 게이트 ( NAND 1 ) 와 , 로우 펄스 ( ROWP ) 와 제 1 뱅크 그룹 선택 신호 의 제 1 신호 ( BANKT 1 ) 를 입력 받 아 뱅크 인 에 이 블 제어 신호 의 제 1 신호 ( ROWPD 1 ) 를 출력 하 는 제 2 낸드 게이트 ( NAND 2 ) 와 , 로우 펄스 ( ROWP ) 와 제 1 뱅크 그룹 선택 신호 의 제 2 신호 ( BANKT 2 ) 를 입력 받 아 뱅크 인 에 이 블 제어 신호 의 제 2 신호 ( ROWPD 2 ) 를 출력 하 는 제 3 낸드 게이트 ( NAND 3 ) , 및 로우 펄스 ( ROWP ) 와 제 1 뱅크 그룹 선택 신호 의 제 3 신호 ( BANKT 3 ) 를 입력 받 아 뱅크 인 에 이 블 제어 신호 의 제 3 신호 ( ROWPD 3 ) 를 출력 하 는 제 4 낸드 게이트 ( NAND 4 ) 를 구비 한다 .