상기 한 예 에서 는 페이징 신호 에 이 동단 말 고유 의 식별 번호 나 확산 코드 를 곱하 는 구성 으로 하 였 다 . 이러 한 구성 으로 함 으로써 , 페이징 신호 의 정보량 이 각 이 동단 말 에서 동일 한 경우 , 인 코드 , 레이트 매칭 등 의 처리 를 각 이 동단 말 사이 에서 동일 하 게 함 으로써 , 할당 하 는 정보 요소 단위 의 영역 의 크기 를 동일 하 게 하 는 것 이 가능 해진다 . 따라서 , 이 동단 말 에 있 어서 블라인드 검출 하 는 정보 요소 단위 의 영역 의 크기 가 1 개 로 한정 되 기 때문 에 , 블라인드 검출 의 회수 를 삭감 할 수 있 고 , 검출 시간 의 단축 도 도모 할 수 있 다 . 따라서 , 이 동단 말 의 회로 구성 의 삭감 , 소비 전력 의 삭감 , 제 어 지연 의 저감 을 도모 할 수 있 는 효과 가 얻 어 진다 .