본 발명 의 전압 제어 지연 회로 는 , 기본 적 으로 전원 전압 의 변화 에 안정 한 통상 의 차동 ( Differential ) 구조 가 아닌 , 단일 출력 ( Single Ended ) 의 전류 궁핍 형 ( Current Starved ) 구조 를 가지 는 경우 에 발생 할 수 있 는 전원 전압 의 불 안정 에 대한 출력 의 왜곡 을 해결 함 으로써 , 전원 전압 의 변화 에 안정 한 전압 제어 지연 회로 를 설계 하 였 다 .