도 1 및 도 2 을 참조 하 면 , 본 개시 의 일 실시 예 에 따른 반도체 패키지 ( A ) 는 실리콘 결정 구조 를 가지 는 버퍼 기판 ( 10 ) 상 에 반도체 칩 ( 20 ) 이 적층 되 는 웨이퍼 레벨 패키지 일 수 있 다 . 웨이퍼 레벨 패키지 인 반도체 패키지 ( A ) 는 웨이퍼 ( 1 ) 상 에 반도체 칩 ( 20 ) 을 적층 시킨 것 이 다 이싱 공정 을 통해 분할 되 어 형성 될 수 있 다 . 본 발명 의 반도체 패키지 는 도 2 에 도시 된 반도체 패키지 ( A ) 의 종류 에 한정 되 지 않 으며 , 본 발명 은 버퍼 기판 ( 10 ) 과 버퍼 기판 ( 10 ) 상 에 적어도 하나 의 반도체 칩 ( 20 ) 이 실장 되 는 유형 의 반도체 패키지 에 모두 적용 될 수 있 다 .