도 25 는 본 발명 의 제 3 실시 형태 에 의한 기판 처리 장치 ( 301 ) 에 의해 기판 ( W ) 을 처리 할 때 의 처리 예 에 대하 여 설명 하 기 위한 공정도 이 다 . 이하 에서 는 , 디바이스 형성 면 인 표면 에 패턴 ( P ) ( 도 26 참조 ) 이 형성 된 기판 ( W ) 을 처리 할 때 의 처리 예 에 대하 여 설명 한다 . 패턴 ( P ) 은 예 를 들 면 , 금속 막 ( M ) 에 의해 형성 된 복수 의 실린더 ( S ) ( 오 목부 ) 를 포함 한다 ( 도 26 참조 ) . 실린더 ( S ) 는 DRAM ( dynamic random access memory ) 에 설치 되 는 캐 패 시터 의 전극 을 구성 하 고 있 다 . 실린더 ( S ) 는 기판 ( W ) 의 두께 방향 으로 오목 한 바닥 이 있 는 통형 상 의 오 목부 를 형성 하 고 있 다 . 이하 의 설명 에서 의 「 기판 ( W ) 의 상면 ( 표면 ) 」 은 기판 ( W ) 자체 의 상면 ( 표면 ) 및 패턴 ( P ) 의 표면 을 포함 한다 .