상기 복수 의 공통 전압 라인 ( VL 1 , VL 2 , ) 과 상기 복수 의 게이트 라인 ( GL 1 ~ GLn ) 사이 에 는 복수 의 트랜지스터 ( TR 1 ~ TRn ) 가 구비 되 어 있 다 . 상기 복수 의 트랜지스터 ( TR 1 ~ TRn ) 는 상기 액정 패널 ( 202 ) 의 비 표시 영역 에 위치 한다 . 즉 , 상기 액정 패널 ( 202 ) 은 소정 의 화상 이 표시 되 는 표시 영역 과 상기 화상 이 표시 되 지 않 는 비 표시 영역 으로 구분 되 는 데 상기 복수 의 트랜지스터 ( TR 1 ~ TRn ) 는 상기 액정 패널 ( 202 ) 의 비 표시 영역 상 에 위치 한다 .