도 5 B 를 참조 하 면 , 본 발명 의 실시 예 에 따른 다수 의 메모리 뱅크 구조 를 갖 는 반도체 메모리 소자 의 구성 요소 중 제 2 주소 전달 제 어부 ( 490 ) 는 , 액티브 커맨드 ( ACT ) 에 대응 하 여 생성 된 로우 펄스 ( ROWP ) 및 제 2 뱅크 그룹 선택 신호 ( BANKT 4 , BANKT 5 , BANKT 6 , BANKT 7 ) 에 응답 하 여 주 소 전달 제어 신호 ( ROWP 47 ) 및 뱅크 인 에 이 블 제어 신호 ( ROWPD 4 , ROWPD 5 , ROWPD 6 , ROWPD 7 ) 를 생성 하 기 위한 제어 신호 생 성부 ( 492 ) , 및 주소 전달 제어 신호 ( ROWP 47 ) 에 응답 하 여 로우 어드레스 신호 ( ROW _ ADD < 0 : 11 >) 를 메모리 뱅크 쿼터 ( 440 , 450 , 460 , 470 ) 에서 제 2 그룹 에 속하 는 뱅크 ( BANK 4 , BANK 5 , BANK 6 , BANK 7 ) 에 전달 하 는 신호 전달 부 ( 494 ) 를 구비 한다 .