도 8 은 본 개시 의 일 실시 예 에 따라 , 도 5 의 디지털 데이터 전송 디바이스 ( 502 ) 의 일부 로서 , 테일 전류 소스 ( I 3 ) 의 예 를 도시 하 는 개략 적 인 블럭 도 이 다 . 도시 된 바 와 같이 , 테일 전류 소스 ( I 3 ) 는 , 전류 소스 ( I 8 ) 가 NMOS 트랜지스터 ( MN 8 ) 의 제 1 단자 에 연결 되 어 있 는 NMOS 트랜지스터 들 ( MN 8 , MN 9 ) 을 포함 하 는 NMOS 전류 미러 를 포함 한다 . NMOS 트랜지스터 들 ( MN 8 , MN 9 ) 은 NMOS 트랜지스터 들 ( MN 6 , MN 5 ) 과 각각 동일 한 방식 으로 연결 되 며 , 상기 에서 논의 되 고 도 7 에 도시 된 것 과 같이 연결 된다 . 도 7 의 기준 전류 소스 ( I 6 ) 와 는 대조 적 으로 , 테일 전류 소스 ( I 3 ) 는 MN 7 과 같 은 스위치 NMOS 트랜지스터 를 포함 하 지 않 으나 , 대신 MN 1 과 MN 2 의 제 2 단자 들 사이 에 연결 된 전류 조정기 ( current adjustor ) NMOS 트랜지스터 ( MN 10 ) 를 포함 하 여 , 도 6 과 관련 하 여 상기 에 기재 된 방식 으로 , 전류 조정기 NMOS 트랜지스터 ( MN 10 ) 의 게이트 가 공통 모드 피드백 신호 ( 606 ) 를 수신 하 고 테일 전류 소스 ( I 3 ) 에 의해 생성 된 테일 전류 를 조정 하 도록 동작 한다 .