도 3 A 는 뱅크 리프 레 쉬 제어 모듈 ( 300 ) 을 도시 한 블록 도 이 다 . 멀티 포트 메모리 장치 는 리 프레쉬 사이클 ( 이하 , " "" 국부 리 프레쉬 "" 로 칭함 ) 동안 에 메모리 뱅크 들 에 대한 액세스 를 일시 적 으로 방지 하 기 위해 뱅크 리프 레 쉬 제어 모듈 ( 300 ) 을 사용 한다 . 모듈 은 뱅크 리 프레쉬 제어기 ( 320 ) 에 결합 된 리 프레쉬 타이머 ( 310 ) 를 포함 한다 . 리 프레쉬 제어기 ( 320 ) 는 DRAM 메모리 뱅크 들 에 결합 되 며 ", 메모리 가 사용 중 이 아닌 경우 메모리 를 리프 레 쉬 하 기 위해 리 프레쉬 신호 를 발행 할 수 있 다 . 동작 중 에 , 리 프레쉬 타이머 ( 310 ) 는 refresh _ tick 신호 를 주기 적 으로 발행 한다 . refresh _ tick 신호 는 뱅크 리 프레쉬 가 수행 되 어야 함 을 나타내 고 , 멀티 포트 메모리 장치 의 모든 뱅크 에 대해 전체 적 으로 생성 되 거나 또는 장치 내 의 각각 의 뱅크 에 대해 국부 적 으로 생성 될 수 있 다 . 뱅크 리 프레쉬 제어기 ( 320 ) 는 refresh _ tick 신호 를 수신 하 고 , 뱅크 액세스 제어기 ( 130 ) 로부터 의 뱅크 사용 허가 신호 들 을 논리 합 하 여 뱅크 가 사용 중 인지 를 판단 한다 . 뱅크 가 사용 중 이 아니 면 , " 뱅크 리 프레쉬 제어기 ( 320 ) 는 뱅크 를 리프 레 쉬 하 기 위하 여 리 프레쉬 신호 를 생성 한다 . 뱅크 리 프레쉬 제어기 ( 320 ) 는 또한 리 프레쉬 동작 이 진행 중 인 경우 메모리 뱅크 에 대한 액세스 를 방지 하 기 위해 뱅크 액세스 제어기 ( 130 ) 의 뱅크 사용 허가 신호 들 과 함께 논리 곱 을 통해 반전 결합 된 논리 "" 1 "" 신호 ", in _ refresh 를 생성 한다 . 리 프레쉬 동작 동안 에 임의 의 뱅크 액세스 시도 가 있 는 경우 , 요청 하 는 부품 에 액세스 거부 메시지 가 송신 되 고 , 부품 은 통상 리 프레쉬 가 완료 된 후 에 액세스 를 다시 시도 하 게 될 것 이 다 . 리 프레쉬 동작 이 완료 된 경우 , " 뱅크 리 프레쉬 제어기 ( 320 ) 는 뱅크 액세스 제어기 ( 130 ) 의 정상 작동 이 가능 하 도록 in _ refresh 신호 를 논리 "" 0 "" 으로 설정 한다 . 뱅크 리 프레쉬 제어기 ( 320 ) 가 refresh _ tick 신호 를 수신 한 경우 에 뱅크 가 사용 중 이 면 ", 뱅크 리 프레쉬 제어기 는 리 프레쉬 동작 을 완료 하 기 전 에 뱅크 가 사용 중 이 아닐 때 까지 대기 한다 .