본 발명 은 반도체 장치 의 소 용량 비휘발성 메모리 에 관한 것 으로 , 공통 소스 와 드레 인 , 터널 산화 막 및 그 터널 산화 막 상 에 게이트 전극 을 포함 하 는 다수 의 트랜지스터 와 , 상기 다수 의 트랜지스터 의 상부 전면 에 위치 하 는 절연 층 과 , 콘 택 플러그 를 통해 상기 다수 의 트랜지스터 중 동일 열 에 위치 하 는 트랜지스터 의 드레 인 을 연결 하 는 비트 라인 과 , 콘 택 플러그 를 통해 상기 게이트 전극 에 각각 연결 되 는 하부 전극 , 상기 하부 전극 상 에 위치 하 는 유전 막 및 상기 유전 막 상 에 위치 하 는 상부 전극 적층 구조 의 커패시터 와 , 상기 커패시터 및 절연 층 상 에 위치 하 는 층간 절 연막 과 , 워드 라인 콘 택 을 통해 상기 다수 의 커패시터 상부 전극 중 동일 행 에 위치 하 는 상부 전극 들 을 연결 하 는 워드 라인 을 포함 한다 .