청색 엘이디 웨이퍼 제작 단계 ( S 11 - B ) 에서 는 활성 층 ( 13 B ) 이 InxGa ( 1 - x ) N 우물 층 을 포함 하 도록 에 피층 을 성장 시키 되 , 청색 엘이디 칩 ( 1 B ) 을 얻 기 위해 In 의 양 을 적절히 조절 한다 . 상기 웨이퍼 패 터닝 단계 ( S 12 - B ) 에서 는 에 피층 에 다수 의 행 방향 골 과 다수 의 열 방향 골 을 식각 으로 형성 하 여 , 사파이어 기판 ( 10 B ) 또는 그 위 의 격자 정합 층 ( 11 B ) 위 로 n 형 반도체 층 ( 12 B ) , 활성 층 ( 13 B ) 및 p 형 반도체 층 ( 14 B ) 을 포함 하 는 다수 의 발광 셀 ( CB ) 을 먼저 형성 하 고 , 다음 , 각 발광 셀 ( CB ) 의 p 형 반도체 층 ( 14 B ) , 활성 층 ( 13 B ) 을 부분 적 으로 식각 제거 하 여 n 형 반도체 층 ( 12 B ) 을 노출 시킨다 . 패드 형성 단계 ( S 13 - B ) 에서 는 , p 형 반도체 층 ( 14 B ) 의 노출 영역 에 p 형 전극 패드 ( 142 B ) 를 형성 하 고 n 형 반도체 층 ( 12 B ) 의 노출 영역 에 n 형 전극 패드 ( 122 B ) 를 형성 하 되 , 사파이어 기판 ( 10 B ) 저면 으로부터 n 형 전극 패드 ( 122 B ) 상면 까지 의 높이 와 p 형 전극 패드 ( 142 B ) 상면 까지 의 거리 가 같 도록 , 전술 한 단차 를 보상 하 는 두께 로 상기 n 형 전극 패드 ( 122 B ) 와 상기 p 형 전극 패드 ( 142 B ) 를 형성 한다 . 상기 칩 분할 단계 ( S 14 - B ) 는 예컨대 블레이드 ( blade ) 또는 쏘 ( saw ) 와 같 은 커팅 도구 ( T ) 또는 레이저 를 이용 하 여 상기 청색 엘이디 웨이퍼 ( WB ) 를 상기 발광 셀 ( CB ) 단위 로 분할 하 여 다수 의 청색 엘이디 칩 ( 1 B ) 을 제작 한다 . 이 단계 까지 는 n 형 전극 패드 ( 122 B ) 와 p 형 전극 패드 ( 142 B ) 가 상측 을 향해 있 고 사파이어 기판 ( 10 B ) 이 아래 로 향해 있 다 . 칩 부착 단계 ( S 15 - B ) 에서 는 상기 다수 의 청색 엘이디 칩 ( 1 B ) 을 거꾸로 뒤집 어 , n 형 전극 패드 ( 122 B ) 와 p 형 전극 패드 ( 142 B ) 가 칩 유지 부 ( 2 B ) 의 수평 접착 면 에 접착 되 도록 , 다수 의 청색 엘이디 칩 ( 1 B ) 을 칩 유지 부 ( 2 B ) 상 에 부착 한다 . 이때 , 엘이디 칩 ( 1 ) 들 의 상면 은 사파이어 기판 ( 10 B ) 의 기 저면 이 되 며 , 칩 유지 부 ( 2 B ) 의 접착 면 을 기준 으로 모든 청색 엘이디 칩 ( 1 B ) 들 의 높이 는 일정 하 다 . 이 와 같이 제작 된 칩 온 캐리어 의 모든 청색 엘이디 칩 ( 1 B ) 들 은 칩 유지 부 ( 2 B ) 상 에 복수 의 행 어레이 또는 열 어 레이 를 이루 도록 배열 된다 . 칩 유지 부 ( 2 B ) 는 유연 성 을 가지 며 수평 의 접착 면 을 갖 는 칩 유지 필름 인 것 이 바람직 하 다 . 상기 칩 유지 부 ( 2 B ) 의 수평 접착 면 에 접착 되 어 유지 되 는 특정 1 열 어레이 내 청색 엘이디 칩 ( 1 B ) 들 의 칩 간 피치 ( P ) 는 전술 한 트랜스퍼 프린팅 에 의해 기판 상 에 어 레이 되 는 1 열 어레이 내 청색 엘이디 칩 들 의 칩 간 피치 의 1 / n 으로 정해 지 며 , 이때 , n 은 1 이상 의 자연수 이 다 . 본 명세서 에서 칩 간 피치 는 서로 이웃 하 는 두 엘이디 칩 에서 하나 의 엘이디 칩 중심 과 다른 엘이디 칩 중심 간 의 수평 거리 로 정의 한다 .