따라서 , 읽 기 동작 시 , 메모리 컨트롤러 ( 110 ) 는 읽 기 데이터 를 안정 적 으로 출력 할 수 있 다 . 또한 , 앞서 종래 기술 에서 설명 한 바 와 같이 메모리 ( 120 ) 가 DLL 회로 를 포함 할 경우 , 본 발명 에 따른 메모리 컨트롤러 ( 110 ) 는 클록 신호 에 동기 되 어 동작 하 지 않 고 , 데이터 스트로브 신호 ( DQSin ) 에 동기 되 어 동작 하 므로 읽 기 데이터 를 안정 적 으로 출력 할 수 있 다 .