도 2 a 를 참조 하 면 , 셀 영역 과 주변 회로 영역 ( 도시 하 지 않 음 ) 을 포함 하 는 반도체 기판 ( 202 ) 의 소정 영역 에 서로 평행 한 복수 개 의 소자 분리 막 ( 204 ) 을 형성 하 여 활성 영역 을 정의 한다 . 셀 영역 은 복수 개 의 스트링 으로 구성 되 며 , 각 스트링 은 소스 선택 트랜지스터 ( 도시 하 지 않 음 ) , 복수 개 의 메모리 셀 ( 도시 하 지 않 음 ) 및 드레 인 선택 트랜지스터 ( 도시 하 지 않 음 ) 가 직렬 로 연결 되 어 형성 된다 . 상기 주변 회로 영역 에 는 주변 트랜지스터 가 형성 된다 .