도 8 은 , 실시 형태 3 에 따른 레일 - 투 - 레일 형 증폭 회로 ( 120 ) 의 회로 구성 을 도시 하고 있 다 . 실시 형태 2 에 따른 증폭 회로 ( 110 ) ( 도 5 ) 와 의 상위 점 은 , 상위 자릿수 의 복수 비트 데이터 의 각 레벨 을 로직 회로 L 14 에서 판정 하 고 , 각 레벨 에 따라서 3 회 , 4 단계 로 차동 입력 의 동작 절환 을 제어 하 는 것 이 다 . 로직 회로 L 14 는 , MSB 데이터 를 증폭 하 는 2 개 의 인버터 L 1 , L 2 와 , 2 개 의 낸드 ( NAND ) 게이트 L 5 , L 6 , NOR 게이트 L 7 , L 8 을 구비 한다 . NAND 게이트 L 5 는 , 디지털 신호 의 2 비트 째 , 3 비트 째 의 절환 신호 SEL 2 , SEL 3 의 낸드 ( NAND ) 논리 를 구하 고 , NOR 게이트 L 7 은 , 2 비트 째 , 3 비트 째 의 절환 신호 SEL 2 , SEL 3 의 NOR 논리 를 구한다 . NAND 게이트 L 6 은 , NAND 게이트 L 5 의 출력 과 인버터 L 1 의 출력 과 의 NAND 논리 를 구하 고 , NOR 게이트 L 8 은 , NOR 게이트 L 7 의 출력 과 , 인버터 L 의 출력 과 의 NOR 논리 를 구한다 .