도 4 b 는 본 발명 의 실시 예 에 따른 바이어스 생성 회로 를 구체 적 으로 나타내 는 도면 이 다 . 도 4 b 의 회로 는 도 4 a 의 회로 를 확장 한 회로 로서 , 제 1 바이어스 전압 내지 제 6 바이어스 전압 ( Vb 1 ~ Vb 6 ) 을 출력 한다 . 도시 된 바 와 같이 본 발명 의 실시 예 에 따른 바이어스 생성 회로 는 , 전원 전압 ( Vdd ) 과 기준 전압 ( Vss ) 사이 에 접속 되 는 제 1 전류 경로 ( P 1 , P 2 , N 1 , N 2 , R 1 ) , 제 2 전류 경로 ( P 3 , P 4 , N 3 , N 4 ) , 제 3 전류 경로 ( P 8 , P 9 , N 10 , N 11 ) , 제 4 전류 경로 ( P 10 , P 11 , N 8 , N 9 ) , 제 5 전류 경로 ( P 12 , P 13 , N 12 ) , 제 6 전류 경로 ( P 14 , N 13 , N 14 ) , 제 7 전류 경로 ( P 5 , P 6 , N 5 ) , 제 8 전류 경로 ( P 7 , N 6 , N 7 ) , 제 1 게이트 라인 내지 제 6 게이트 라인 ( G 1 ~ G 6 ) , 제 3 게이트 라인 ( G 3 ) 을 제 1 게이트 라인 ( G 1 ) 에 커플링 시키 는 커플링 커패시터 ( C 1 ) , 전원 전압 ( Vdd ) 과 제 1 게이트 라인 ( G 1 ) 사이 에 접속 되 는 제 1 천 이 커패시터 ( C 1 ) 및 전원 전압 ( Vdd ) 과 제 5 게이트 라인 ( G 5 ) 사이 에 접속 되 는 제 2 천 이 커패시터 ( C 3 ) 를 구비 하 는 것 을 특징 으로 한다 .