도 9 를 참조 하 면 , 본 발명 의 일 실시 예 에 따른 반도체 장치 는 베이스 기판 ( SUB ) , 제 1 박막 트랜지스터 ( T 1 ) , 제 2 박막 트랜지스터 ( T 2 ) , 및 제 1 커패시터 ( CST ) 를 포함 한다 . 제 1 박막 및 제 2 박막 트랜지스터 들 ( T 1 , T 2 ) , 및 제 1 커패시터 ( CST ) 는 베이스 기판 ( SUB ) 상 에 배치 된다 .