상기 데이터 라인 , 박막 트랜지스터 및 화소 전극 을 형성 하 는 단계 는 상기 데이터 라인 , 상기 박막 트랜지스터 의 소스 전극 및 드레 인 전극 을 포함 하 는 소스 드레 인 패턴 을 형성 함 과 아울러 상기 소스 드레 인 패턴 아래 에 위치 하 는 반도체 패턴 을 형성 하 는 단계 와 ; 상기 드레 인 전극 과 접촉 되 는 화소 전극 을 형성 하 는 단계 를 포함 한다 .