제 1 딜레이 부 ( 40 A ) 는 제 1 내부 클럭 ( CLKIN 1 ) 을 모드 제 어부 ( 50 ) 의 제어 에 따라 지연 시킨 클럭 ( MIXOUT _ R ) 을 출력 한다 . 제 2 딜레이 부 ( 40 B ) 는 제 2 내부 클럭 ( CLKIN 2 ) 을 모드 제 어부 ( 50 ) 의 제어 에 따라 지연 시킨 클럭 ( MIXOUT _ F ) 을 출력 한다 . 실제로 일반 적 인 지연 고정 루프 회로 는 단 위지 연부 를 체인 으로 가지 고 있 는 코어스 딜레이 부 와 , 단위 딜레이 부 가 가지 는 지연 시간 보다 더 미세 한 지연 시간 의 지연 을 조절 하 기 위한 미세 딜레이 부 와 위상 비교기 의 결과 에 따라 코어스 딜레이 부 와 미세 딜레이 부 를 제어 하 기 위한 딜레이 제 어부 를 구비 하 게 된다 . 여기 서 는 편의 상 코어스 딜레이 부 와 미세 딜레이 부 와 딜레이 젱 부 를 제 1 딜레이 부 ( 40 A ) 와 제 2 딜레이 부 ( 40 B ) 와 같이 하나 의 회로 블럭 으로 표시 하 였 다 . 또한 , 제 1 딜레이 부 ( 40 A ) 와 제 2 딜레이 부 ( 40 B ) 는 업데이트 기준 클럭 ( P 2 ) 에 동기 되 어 지연 고정 된 클럭 ( MIXOUT _ R , MIXOUT _ F ) 의 지연 고정 된 값 을 수정 하 게 된다 .