도 1 과 도 2 를 참조 하 면 , 풀 - 다운 NMOS 트랜지스터 ( 10 a ) 와 풀 - 업 PMOS 트랜지스터 ( 10 b ) 를 형성 하 기 위하 여 실리콘 기판 에 는 N - 웰 ( 11 a ) 과 P - 웰 ( 11 b ) 이 형성 된다 . 실리콘 기판 에 형성 된 소자 분리 막 ( 12 ) 에 의하 여 활성 영역 ( 13 , active area ) 이 정해 지 며 , 활성 영역 ( 13 ) 을 가로지르 도록 게이트 ( 14 ) 가 실리콘 기판 상 에 형성 된다 . 소스 / 드레 인 ( 15 a / 15 b ) 은 게이트 ( 14 ) 양쪽 의 활성 영역 ( 13 ) 안 에 각각 형성 된다 . 소스 / 드레 인 ( 15 a / 15 b ) 과 게이트 ( 14 ) 는 각각 컨 택 ( 16 a , 16 b , 16 c ) 을 통해 상부 의 금속 배선 ( 17 ) 과 연결 되 며 , 소스 / 드레 인 ( 15 a / 15 b ) 과 게이트 ( 14 ) 의 상부 면 에 는 각각 실리사이드 막 ( 18 ) 이 형성 된다 .