본 발명 에 의하 면 , 반도체 다 마신 공정 에서 형성 되 는 퓨즈 영역 의 절단 부분 에 대해 선택 적 금속 막 을 증착 함 으로써 , 절단 부분 에 대해 바이어스 전압 을 인가 하 거나 장시간 방치 할 경우 에 도 부식 발생 , 습기 흡수 등 의 현상 을 방지 하 기 때문 에 , 디바이스 특성 을 향상 시킬 수 있 다 . 궁극 적 으로 본 발명 은 , 반도체 소자 특성 증가 및 수율 향상 을 가져와 반도체 제조 공정 에서 의 높 은 신뢰 성 을 제공 한다 .